TWI554768B

TWI554768B - Logic analyzer calibration method

Info

Publication number: TWI554768B
Application number: TW103136339A
Authority: TW
Inventors: Xiang-Rui Hong
Original assignee: Zeroplus Technology Co Ltd
Priority date: 2014-10-21
Filing date: 2014-10-21
Publication date: 2016-10-21
Also published as: TW201616146A

Description

邏輯分析儀的校正方法

本發明係與邏輯分析儀有關；特別是指一種邏輯分析儀的校正方法。

隨著數位科技的進步，如電子晶片、液晶螢幕(LCD)之影像處理晶片、互補性氧化金屬半導體(Complementary Metal-Oxide Semiconductor，CMOS)、以及電荷耦合元件(Charge Coupled Device，CCD)等使用數位訊號傳輸資料之電子裝置日漸普及。隨著數位科技的進步，如電子晶片、液晶螢幕(LCD)之影像處理晶片、互補性氧化金屬半導體(Complementary Metal-Oxide Semiconductor，CMOS)、以及電荷耦合元件(Charge Coupled Device，CCD)等使用數位訊號傳輸資料之電子裝置日漸普及。

當研發人員在研發具有上述電子裝置時，通常會利用邏輯分析儀來擷取電子裝置所輸出之數位訊號，藉以與一基礎訊號進行比對來分析上述所擷取之數位訊號來判定上述電子裝置之設計是否正常。

而由於數位資料受限於實際規格的限制，邏輯分析儀在擷取電子裝置各腳位之數位訊號時，時常會產生數位訊號的偏差，而需要外接一硬體測試裝置進行訊號的校正。然而，若硬體測試裝置異常而故障，將無法使用自動校正的功能，並且該硬體測試裝置通常體積龐大而笨重，在臨時需更換硬體測試裝置時，將造成諸多不便。

再者，以傳統上的校正方式來說，每個數位訊號的校正都只有一個結果，因此，測試工程師並無法選擇其他可能更正確的結果，導致解析數位訊號的資料時，解譯出錯誤的資料結果，有資料正確性下降之虞。

有鑑於此，本發明之目的在於提供一種邏輯分析儀的校正方法，可將須校正的數位訊號波形，進行偏移校正。

緣以達成上述目的，本發明所提供之邏輯分析儀的校正方法，該邏輯分析儀具有多個通道，各該通道係用以擷取對應之數位訊號，而該等數位訊號係對應一通訊協定，該通訊協定包含有一起始指令的解譯方式，該校正方法包括：A、利用該等通道分別擷取複數數位訊號；B、自步驟A所擷取之該些數位訊號中，選擇其中一個數位訊號中對應該起始指令的轉態緣，以作為一校正基準緣；C、將其他數位訊號的轉態緣與該校正基準緣校對，以完成第一次校正，並儲存校正結果；D、將校對後之各該數位訊號中，至少一個以上之該數位訊號往同一方向位移一預定幅度，以完成再一次校正，並儲存校正結果；E、重複步驟D，直到滿足一預設之校正次數上限。

本發明之效果在於可提供多組數位訊號的偏移校正結果供使用者選擇，以提升數位訊號校正的正確性。

10‧‧‧顯示區域

C0~C3‧‧‧時脈邊緣

D0~D7‧‧‧通道

E0~E7‧‧‧轉態緣

L‧‧‧基準點

W‧‧‧視窗

圖1係本發明一較佳實施例中尚未進行偏移校正時的原始波形。

圖2揭示本發明上述較佳實施例執行第一次偏移校正後的波形。

圖3揭示本發明上述較佳實施例執行第二次偏移校正後的波形。

圖4揭示本發明上述較佳實施例執行第三次偏移校正後的波形。

圖5揭示本發明上述較佳實施例執行第四次偏移校正後的波形。

圖6揭示視窗顯示多個校正結果可供使用者點選之示意圖。

圖7揭示本發明上述較佳實施例之流程圖。

為能更清楚地說明本發明，茲舉較佳實施例並配合圖式詳細說明如後，為本發明一較佳實施例之邏輯分析儀的校正方法，該邏輯分析儀具有多個通道，各該通道係用以擷取對應之數位訊號。而在本實施例中，該邏輯分析儀的其中八個通道D0~D7分別與嵌入式多媒體卡(Embedded MultiMediaCard,eMMC)的八個腳位對應連接，以擷取其數位訊號進行分析，其中，該等數位訊號對應一通訊協定，該通訊協定包含有eMMC的一起始指令解譯方式。

如圖1所示，為尚未開始進行偏移校正的原始波形，該邏輯分析儀之通道D0~D7係對應擷取eMMC之各腳位的數位訊號，而所擷取之各數位訊號波形依序顯示於一顯示區域10內。其中，各通道D0~D7所擷取之數位訊號波形皆有正常顯示，然而，匯流排Bus之資料的部分無法解譯出對應的資料而有Unknown的情況，因此，請參閱圖7所示，當使用者認定數位訊號的波形有偏移的情況發生時，便可執行本發明之校正方法，以對各該數位訊號波形進行校正，進而解譯出正確的波形，而上述之校正方法的詳細執行步驟如下：首先，先判斷通道D0~D7所擷取之數位訊號是否為特定命令型的資料(以本實施例而言，特定命令為eMMC Command 25，但不以此command為限)，再依據數位訊號的型態，選擇滿足對應該些數位訊號的通訊協定，並依照該通訊協定，採取對應的觸發緣(觸發緣可為上升緣或下降緣的其中之一者)。於本實施例中，是在通道D0~D7的數位訊號持續一段高電平，再轉態為低電平後，以Command訊號之時脈(CLK)的轉態緣為上升緣時，定義為資料的開始。

接著，依據所擷取之數位訊號的規則，對應該起始指令，選擇校正偏移誤差的一基準點L，並判斷該基準點L是否於該起始指令之一預定資料量之中，若是，則將當前所擷取之數位訊號解譯，以取得對應的資料作為一參考基準資料，該參考基準資料用以做後續校正的參考比較值；若否，則再重新選擇一校正偏移誤差之基準點，以符合位於該預定資料量之中。而於本實施例中，該預定資料量係定義為自該基準點L前後數位訊號的一個字節(Byte)。其中，選擇一個字節為該預定資料量的原因在於，當數位訊號偏移超過一個字節時，此時偏移量過多已不利於進行校正，而應重新再擷取數位訊號為佳。

待基準點L選定之後，依照該基準點L，自該些通道D0~D7之該些數位訊號中，選擇其中一個數位訊號中對應該起始指令(Start)的轉態緣，作為一校正基準緣。而於本實施例中，係以通道D0之數位訊號最靠近該基準點L之時脈的下降緣E0為校正基準緣。

接著，如圖2所示，將通道D1~D7之各該數位訊號之波形轉態緣E1~E7與該校正基準緣進行校對，而於本實施例中所用之校對方式，係將通道D1~D7之波形的高電平轉低電平之轉態緣E1~E7，與前一步驟所選定之該校正基準緣對齊，即，將各通道D1~D7的轉態緣E1~E7對齊至與該校正基準緣一致的時脈邊緣C0，以完成第一次的偏移校正，並儲存校正結果。其中，上述轉態緣的選定係以最靠近該基準點L之轉態緣來做校正對齊的動作。此外，於其他實際實施上，待偏移調整的轉態緣亦可選定最靠近該校正基準緣的轉態緣，而不以上述實施例為限。

之後，如圖3所示，再將校對後之各該通道D0~D7之各數位訊號中至少一個以上之該數位訊號的波形往同一方向位移一預定幅度，例如，於本實施例中，係將對齊後之全部各該數位訊號波形往左方同時位移半個時脈(Clock)週期的幅度，以使得各轉態緣E0~E7由時脈邊緣C0對齊至時脈邊緣C1，以完成第二次的偏移校正，並儲存校正結果。

接著，將各該數位訊號波形往左方同時移動半個時脈週期的幅度多次，，以如圖4所示，將各轉態緣E0~E7由時脈邊緣C1對齊至時脈邊緣C2，以完成第三次的偏移校正，並儲存校正結果；再如圖5所示，係將各轉態緣E0~E7由時脈邊緣C2對齊至時脈邊緣C3，以完成第四次的偏移校正，並儲存校正結果。於後，重複執行類似規則之多次偏移校正，直到滿足使用者所設定之一預設校正次數上限，而不再贅述。

值得一提的是，於每次偏移校正後，係將各次偏移校正結果以該通訊協定進行解譯，若解譯正確時，則儲存該次的校正結果，並儲存該次校正結果所解譯取得的資料；若無法解譯，則顯示該次校正的結果為解譯錯誤。除此之外，更將每次解譯取得對應的資料與該參考基準資料進行比對，並顯示出校正結果所解譯的資料與該參考基準資料之間的比對結果，例如：有多少個不同的字節(byte)差異。

更詳而言之，如圖6所示，於視窗W中之區塊 1~4即顯示有所儲存對應第一至四次的偏移校正的結果，以及顯示各次校正結果所解譯的資料與該參考基準資料之間的差異。其中該些區塊1~4可供使用者點選，以選擇其中一次或多次的校正結果，以及選擇是否顯示該次校正結果所解譯得資料，例如：當使用者點選區塊2的校正結果時，則顯示使用者所點選之校正結果所解譯的資料，以及顯示圖3的校正結果，以供使用者分析數位訊號的資料。因此，使用者可清楚檢視各個校正結果的差異，提升訊號校正的速度與正確性。

綜上所述可知悉，本發明所提供之邏輯分析儀的校正方法，具有以下之功效：

(1)可將訊號資料以自動位移調整誤差的方式，進行解譯、校正與分析，並在特定的規則範圍內進行自動的調整。

(2)可將校正後的訊號資料，以多種校正結果呈現，可自動替使用者找出多種資料的可能性，並且將校正結果與參考基準資料比對後之間的差異，提供統計差異資訊以及圖形化呈現結果，可供使用者切換、檢視以及比對多組分析結果。

必須說明的是，以上所述僅為本發明較佳可行實施例而已，本發明之邏輯分析儀的校正方法除應用於eMMC數位訊號以外，亦可應用於其他數位訊號的校正。此外，為了取得其他可能更符合實際資料之校正結果，於新的偏移校正程序開始時，可依序選擇比上次偏移校正次靠近該基準點L的轉態緣作為校正基準緣，例如：逐次選擇通道D2的轉態緣E2以及通道D1的轉態緣E1分別作為各次偏移校正的校正基準緣。另外，對於校對後之數位訊號作偏移校正時，依照數位訊號的波形偏移情形，亦可只將一個數位訊號或是部分數位訊號的波形作位移，且每次位移的幅度亦可選擇一個時脈週期或以上的幅度作偏移校正，而不以上述實施例為限。

除此之外，本發明所述之校對方式，除可利用將各數位訊號的轉態緣對齊該校正基準緣之方式外，於其他實際應用上，更可透過訊號調整的方式進行第一次校正。舉例來說，當通訊協定的起始指令為10101010時，若當前所擷取的數位訊號為11111111，將導致所擷取的數位訊號無法對應正確的起始指令而無法解譯成功，而需要將所擷取之數位訊號執行適當的訊號調整才可進行後續解譯，意即，將前述數位訊號11111111中的部分位元進行調整，使調整後之數位訊號轉變成10101010以對應該起始指令，藉以可供順利地進行後續之校正及解譯作業。另外，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。

Claims

一種邏輯分析儀的校正方法，該邏輯分析儀具有多個通道，各該通道係用以擷取對應之數位訊號，而該等數位訊號係對應一通訊協定，該通訊協定包含有一起始指令的解譯方式，該校正方法包括：A、利用該等通道分別擷取複數數位訊號；B、自步驟A所擷取之該些數位訊號中，選擇其中一個數位訊號中對應該起始指令的轉態緣，以作為一校正基準緣；C、將其他數位訊號的轉態緣與該校正基準緣校對，以完成第一次校正，並儲存校正結果；D、將校對後之各該數位訊號中，至少一個以上之該數位訊號往同一方向位移一預定幅度，以完成再一次校正，並儲存校正結果；E、重複步驟D，直到滿足一預設之校正次數上限。
如請求項1所述之邏輯分析儀的校正方法，於步驟A與步驟B之間，更包含將步驟A所擷取之數位訊號解譯為一參考基準資料；並於步驟E之後，將所儲存之各次校正結果以該通訊協定進行解譯以取得對應的資料，且將該資料與該參考基準資料進行比對並顯示比對結果。
如請求項1所述之邏輯分析儀的校正方法，於步驟E之後更包含有：將各次之校正結果以該通訊協定進行解譯，並儲存該次校正結果所解譯取得的資料；若無法解譯，則儲存該次校正結果之解譯結果為錯誤。
如請求項3所述之邏輯分析儀的校正方法，於執行步驟E之後，顯示所儲存之一次或多次的校正結果，當使用者選擇所顯示的其中一次或多次的校正結果時，則顯示使用者所點選之校正結果所解譯的資料。
如請求項1所述之邏輯分析儀的校正方法，於步驟B之前先選定校正偏移誤差的一基準點，並於判斷所選擇之該基準點是否位於該起始指令的一預定資料量之中，若是，則執行步驟B；若否，則重新選擇一校正偏移誤差之基準點。
如請求項5所述之邏輯分析儀的校正方法，其中於步驟B中係選擇該數位訊號最靠近該基準點之轉態緣。
如請求項5所述之邏輯分析儀的校正方法，其中於步驟C中係將各該數位訊號最靠近該基準點之轉態緣與該校正基準緣對齊。
如請求項1所述之邏輯分析儀的校正方法，其中於步驟C中係將該些數位訊號中，與該校正基準緣相符的轉態緣對齊該校正基準緣。
如請求項1所述之邏輯分析儀的校正方法，其中於步驟C中係將各該數位訊號中，最靠近該校正基準緣的轉態緣對齊該校正基準緣。
如請求項1所述之邏輯分析儀的校正方法，其中該預定幅度為半個時脈(Clock)週期。
如請求項1所述之邏輯分析儀的校正方法，其中於步驟C中，係將其他數位訊號的轉態緣與該校正基準緣對齊，以完成第一次校正，並儲存校正結果。
如請求項1所述之邏輯分析儀的校正方法，其中於步驟C中，係將其他數位訊號的轉態緣與該校正基準緣做訊號調整，以完成第一次校正，並儲存校正結果。
如請求項1所述之邏輯分析儀的校正方法，其中於步驟D中，係將對齊後之全部各該數位訊號往同一方向位移該預定幅度，以完成再一次校正，並儲存校正結果。