TWI608242B - Logic analyzer sampling selection conversion method - Google Patents

Logic analyzer sampling selection conversion method Download PDF

Info

Publication number
TWI608242B
TWI608242B TW105137849A TW105137849A TWI608242B TW I608242 B TWI608242 B TW I608242B TW 105137849 A TW105137849 A TW 105137849A TW 105137849 A TW105137849 A TW 105137849A TW I608242 B TWI608242 B TW I608242B
Authority
TW
Taiwan
Prior art keywords
signal
signal segment
edge
segment
logic analyzer
Prior art date
Application number
TW105137849A
Other languages
English (en)
Other versions
TW201819943A (zh
Inventor
Song Hui Lin
Original Assignee
Zeroplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeroplus Technology Co Ltd filed Critical Zeroplus Technology Co Ltd
Priority to TW105137849A priority Critical patent/TWI608242B/zh
Application granted granted Critical
Publication of TWI608242B publication Critical patent/TWI608242B/zh
Publication of TW201819943A publication Critical patent/TW201819943A/zh

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

邏輯分析儀之取樣選取轉換方法
本發明係與邏輯分析儀有關;特別是指一種邏輯分析儀之取樣選取轉換方法。
隨著數位科技的進步,如電子晶片、液晶螢幕(LCD)之影像處理晶片、互補性氧化金屬半導體(Complementary Metal-Oxide Semiconductor,CMOS)、以及電荷耦合元件(Charge Coupled Device,CCD)等使用數位訊號傳輸資料之電子裝置日漸普及。隨著數位科技的進步,如電子晶片、液晶螢幕(LCD)之影像處理晶片、互補性氧化金屬半導體(Complementary Metal-Oxide Semiconductor,CMOS)、以及電荷耦合元件(Charge Coupled Device,CCD)等使用數位訊號傳輸資料之電子裝置日漸普及。
而當研發人員在研究與測試時,通常會利用邏輯分析儀來量測、擷取電子裝置所輸出的數位訊號,據以透過分析該數位訊號來獲悉該電子裝置的運作正常與否。而在使用邏輯分析儀時,很重要的一點即在於指定邏輯分析儀採集數據的條件,譬如觸發條件、觸發模式的選擇,其中,就序列觸發來說,其觸發條件在於設定多個觸發字或觸發事件的序列,而於數位訊號中則須按照順序出現該序列中的各觸發字或各觸發事件才會觸發。
其中,於現有技術中,係仰賴研發人員手動逐字地輸入所欲設定之觸發條件,而當資料量龐大時,手動逐字地鍵入觸發條件是非常不便的,容易造成研發、測試時程的延宕,而有尚待改善的地方。
有鑑於此,本發明之目的在於提供一種邏輯分析儀之取樣選取轉換方法,可供使用者快速地設定觸發條件,進而縮短研究、測試的作業時程。
緣以達成上述目的,本發明提供的一種邏輯分析儀之取樣選取轉換方法,該邏輯分析儀用以擷取至少一數位訊號,並將其顯示於一顯示區域上,該轉換方法包括有以下步驟:A、於該顯示區域圈選一選取範圍,該選取範圍中具有至少一訊號段,其中該至少一訊號段具有複數個訊號邊緣;該至少一數位訊號具有該至少一訊號段;B、計算取得相鄰各該訊號邊緣之間的時間間隔;C、儲存步驟B所得之相鄰各該訊號邊緣之間的時間間隔,據以作為該邏輯分析儀之一取樣觸發條件。
本發明之效果在於,免除手動鍵入繁瑣的觸發條件,而是提供使用者可直接圈選所欲設定的波形並轉換成對應的取樣觸發條件,進而提升研發、測試的效率。
10‧‧‧邏輯分析儀
20‧‧‧電腦
22‧‧‧顯示區域
100‧‧‧待測物
A1~A3‧‧‧通道
A11~A14‧‧‧訊號邊緣
A21~A24‧‧‧訊號邊緣
R1~R4‧‧‧選取範圍
S1~S3‧‧‧訊號段
S4‧‧‧第一訊號段
S5‧‧‧第二訊號段
T1~T8‧‧‧時間點
圖1為本發明一較佳實施例之邏輯分析儀之取樣選取轉換方法所用的邏輯分析系統架構圖。
圖2揭示於顯示區域上顯示有多個通道的數位訊號,使用者圈選出一選取範圍的示意圖。
圖3為本發明上述較佳實施例之邏輯分析儀之取樣選取轉換方法的流程圖。
圖4揭示所圈選之選取範圍內具有一訊號段的示意圖。
圖5揭示於顯示區域上顯示有多個通道的數位訊號,使用者圈選出一段低電平訊號段以及一段高電平訊號段的示意圖。
圖6揭示所圈選之選取範圍內具有一段低電平訊號段的示意圖。
圖7揭示所圈選之選取範圍內具有一段高電平訊號段的示意圖。
圖8揭示於顯示區域上顯示有多個通道的數位訊號,使用者圈選出一選取範圍,該選取範圍包含有兩段訊號段的示意圖
圖9揭示所圈選之選取範圍內具有兩段訊號段的示意圖。
為能更清楚地說明本發明,茲舉一較佳實施例並配合圖式詳細說明如後。請參圖1所示,為本發明一較佳實施例所應用之邏輯分析系統,包含有一邏輯分析儀10以及一電腦20。該邏輯分析儀10具有多個通道(於本實施例中茲舉其中三個通道A1、A2、A3為例),與一待測物100電性連接,用以擷取該待測物100的數位訊號,並傳輸至該電腦20後,透過該電腦20中內建之程式進行數位訊號的解析,並顯示於該電腦20之一顯示區域22(例如一顯示器的螢幕)上,配合圖2所示,係為該顯示區域22上顯示有對應通道A1~A3的三個數位訊號之波形的示意圖。
請配合圖3所示,為本發明所提供的邏輯分析儀之取樣選取轉換方法的流程圖,其包括有以下的步驟:首先,執行步驟A:使用者係可操作該電腦20於該顯示區域22上圈選一選取範圍,該選取範圍中具有至少一訊號段,其中該至少一訊號段具有複數個訊號邊緣。請配合圖2所示,於本實施例中,使用者所圈選的選取範圍R1係包括有通道A1之數位訊號的一段訊號段S1(圖4參照),該訊號段S1具有多個訊號邊緣A11~A14,包含有兩個上升緣以及兩個下降緣,而時間點T1~T4分別代表各訊號邊緣A11~A14發生的時間點。
接著,執行步驟B:於使用者選定該選取範圍R1後,該電腦20將會對應該選取範圍R1的訊號段S1進行分析,並記錄該訊號段S1的各訊號邊緣的狀態,以及計算取得相鄰各該訊號邊緣的時間間隔,例如:於本實施例中,係計算訊號邊緣A12與訊號邊緣A11的時間間隔(T2-T1)、計算訊號邊緣A13與訊號邊緣A12的時間間隔(T3-T2)、以及計算訊號邊緣A14與訊號邊緣A13的時間間隔(T4-T3)。
接著,執行步驟C:係儲存上述步驟B所取得之相鄰各該訊號邊緣的時間間隔,並據以轉換為該邏輯分析儀的一取樣觸發條件。其中,較佳者,於實際實施上,所儲存之相鄰各該訊號邊緣之各該時間間隔係皆大於一預定時間長度。其中,於本實施例當中,所述的預定時間長度係指待測數位訊號穩定所需要的時間,亦即,僅將大於待測訊號穩定所需要的時間的相鄰各訊號邊緣的時間間隔記錄下來作為取樣觸發條件,如此一來,可有效避免因採納不穩定訊號(例如仍在轉態中而尚未轉態完成的訊號)之誤觸發的情況發生,換言之,可有效排除或忽 略訊號中的不確定因素,進而提升所採用之訊號邊緣的正確性。另外,因應不同待測訊號種類的差異,所需的預定時間長度亦可能不相同。
其中,請配合下表一所示,除了儲存相鄰各該訊號邊緣之間的時間間隔,據以轉換為取樣觸發條件之外,於一實施例當中,為進一步增加所欲設定之觸發波形的準確性,可進一步儲存各該訊號邊緣的狀態,例如是上升緣(rising edge)或是下降緣(falling edge),並與所儲存之相鄰各該訊號邊緣的時間間隔一併轉換成為取樣觸發條件。
如此一來,使用者可直覺地圈選出欲作為取樣觸發條件的訊號段,再透過上述之邏輯分析儀之取樣選取轉換方法,便可將所選取之訊號段的波形轉換成對應之取樣觸發條件的預定格式,藉以快速地將所指定的訊號段轉換成取樣觸發條件,從而能夠有效解決習用必須要倚靠使用者手動逐字地鍵入觸發條件的缺失,並得以有效提升研發、測試的效率。
另外,請配合圖5至圖7所示,本發明的邏輯分析儀之取樣選取轉換方法,除了可將上述一段多波形之訊號段轉換成為一取樣觸發條件之外,於一實施例中,使用者亦可圈選具有一段低電平的訊號段S2的一選取範圍R2,或者是圈選具有一段高電平的訊號段S3的一選取範 圍R3,來據以轉換成為一取樣觸發條件,而不以選擇上述具有多段波形之訊號段S1為限。
另外,本發明的邏輯分析儀之取樣選取轉換方法並不以選擇單一通道的訊號段轉換為取樣觸發條件為限,於一實施例中,與前世實施例不同之處在於,使用者亦可圈選兩個以上通道之訊號段來轉換為取樣觸發條件,為便於理解,茲舉選擇兩個通道之訊號段的例子佐為說明,舉例而言,請參圖8及圖9所示,使用者於顯示區域中所圈選的選取範圍R4係包含了兩個數位訊號的兩個訊號段,分別為一第一訊號段S4與一第二訊號段S5,其中第一訊號段S4為通道A1之數位訊號所有,第二訊號段S5為通道A2之數位訊號所有。
請配合圖9所示,於步驟A當中,第一訊號段S4與第二訊號段S5係基於在同一時間軸上橫向地並列顯示,其中,第一訊號段S4具有複數個訊號邊緣A11~A14,第二訊號段S5具有複數個訊號邊緣A21~A24;其中,時間點T1、T3、T5、T6分別代表訊號邊緣A11~A14發生的時間點,時間點T2、T4、T7、T8分別代表訊號邊緣A21~A24發生的時間點。
於步驟B中,特別的是,所計算之各該相鄰訊號邊緣的時間間隔係指,以該第一訊號段S4與該第二訊號段S5中的所有訊號邊緣A11~A14、A21~A24來看,計算出兩兩相鄰之訊號邊緣的時間間隔。
請配合下表二所示,於步驟C中,係儲存相鄰各該訊號邊緣的時間間隔,以及各訊號邊緣所發生的通道位置、各訊號邊緣的狀態(上升緣或下降緣)等,據以轉換為可供邏輯分析儀使用的取樣觸發條件。其中,所計算之相鄰訊號邊緣的時間間隔,並非只取單一通道之訊號段上的相鄰兩訊號邊緣的時間間隔,而是取任意訊號段之間或是單一 訊號段中兩兩在時間軸上最接近的訊號邊緣來計算時間間隔;或者是說,在時間軸上依序有N個訊號邊緣,而本發明係計算第N個訊號邊緣與第N-1個訊號邊緣之間的時間間隔。舉例而言,就Level L2來看,所儲存的時間間隔(T2-T1)為第二訊號段S5的訊號邊緣A21與相鄰的第一訊號段S4的訊號邊緣A11之間的時間間隔;就Level L6來看,所儲存之時間間隔(T6-T5)係為第一訊號段S4的訊號邊緣A14與相鄰的第一訊號段S4的訊號邊緣A13之間的時間間隔;就Level L8來看,所儲存之時間間隔(T8-T7)為第二訊號段S5的訊號邊緣A24與相鄰的第二訊號段S5的訊號邊緣A23之間的時間間隔。換言之,所計算之各該時間間隔可能是該第一訊號段中相鄰二該訊號邊緣的時間間隔,或者是該第二訊號段中相鄰二該訊號邊緣的時間間隔,或者是該第一訊號段的一該訊號邊緣與相鄰該第二訊號段的一該訊號邊緣之間的時間間隔。
藉此,本發明所提供之邏輯分析儀之取樣轉換方法,免除手動鍵入繁瑣的觸發條件,而是供使用者可直覺地直接圈選所欲設定的波形並轉換成對應的取樣觸發條件,進而提升研發、測試的效率。
以上所述僅為本發明較佳可行實施例而已,本發明之轉換方法除了可應用在單一通道的單一波形或是多個波形,或者多個通道中的多個波形外,亦可應用於轉換所選擇之普通匯流排或是特殊匯流排的波形,而不以上述實施例為限。舉凡應用本發明說明書及申請專利範圍所為之等效變化,理應包含在本發明之專利範圍內。
A1~A3‧‧‧通道
R1‧‧‧選取範圍
S1‧‧‧訊號段

Claims (3)

  1. 一種邏輯分析儀之取樣選取轉換方法,該邏輯分析儀用以擷取至少一數位訊號,並將其顯示於一顯示區域上,該轉換方法包括有以下步驟:A、於該顯示區域圈選一選取範圍,該選取範圍中具有至少一訊號段,其中該至少一訊號段具有複數個訊號邊緣;該至少一數位訊號具有該至少一訊號段;B、計算取得相鄰各該訊號邊緣之間的時間間隔;C、儲存步驟B所得之相鄰各該訊號邊緣之間的時間間隔以及各該訊號邊緣的狀態,並轉換為該邏輯分析儀之一取樣觸發條件;其中,所儲存之相鄰各該訊號邊緣的各該時間間隔皆大於一預定時間長度;其中該邏輯分析儀之取樣觸發條件包含有各該訊號邊緣的狀態,其中各該訊號邊緣的狀態包含有上升緣或下降緣。
  2. 如請求項1所述之邏輯分析儀之取樣選取轉換方法,其中該至少一訊號段包含有一第一訊號段以及一第二訊號段,且該第一訊號段以及該第二訊號段分別具有複數個該訊號邊緣;於步驟A中,該第一訊號段與該第二訊號段係基於同一時間軸上並列顯示。
  3. 如請求項2所述之邏輯分析儀之取樣選取轉換方法,其中於步驟B中,所計算之各該時間間隔為該第一訊號段中相鄰二該訊號邊緣的時間間隔,或者是該第二訊號段中相鄰二該訊號邊緣的時間間隔,或者是該第一訊號段的一該訊號邊緣與相鄰該第二訊號段的一該訊號邊緣之間的時間間隔。
TW105137849A 2016-11-18 2016-11-18 Logic analyzer sampling selection conversion method TWI608242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105137849A TWI608242B (zh) 2016-11-18 2016-11-18 Logic analyzer sampling selection conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105137849A TWI608242B (zh) 2016-11-18 2016-11-18 Logic analyzer sampling selection conversion method

Publications (2)

Publication Number Publication Date
TWI608242B true TWI608242B (zh) 2017-12-11
TW201819943A TW201819943A (zh) 2018-06-01

Family

ID=61230812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137849A TWI608242B (zh) 2016-11-18 2016-11-18 Logic analyzer sampling selection conversion method

Country Status (1)

Country Link
TW (1) TWI608242B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405605A (zh) * 2006-03-23 2009-04-08 特克特朗尼克公司 数字信号分析程序和波形显示设备
US20110261078A1 (en) * 2010-04-23 2011-10-27 C Speed LLC Interactive magnification tool
TW201339828A (zh) * 2012-03-30 2013-10-01 Zeroplus Technology Co Ltd 資料顯示方法
CN105204799A (zh) * 2015-08-18 2015-12-30 电子科技大学 一种多通道深存储逻辑分析仪显示刷新率的提高方法
TW201616146A (zh) * 2014-10-21 2016-05-01 Zeroplus Technology Co Ltd 邏輯分析儀的校正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405605A (zh) * 2006-03-23 2009-04-08 特克特朗尼克公司 数字信号分析程序和波形显示设备
US20110261078A1 (en) * 2010-04-23 2011-10-27 C Speed LLC Interactive magnification tool
TW201339828A (zh) * 2012-03-30 2013-10-01 Zeroplus Technology Co Ltd 資料顯示方法
TW201616146A (zh) * 2014-10-21 2016-05-01 Zeroplus Technology Co Ltd 邏輯分析儀的校正方法
CN105204799A (zh) * 2015-08-18 2015-12-30 电子科技大学 一种多通道深存储逻辑分析仪显示刷新率的提高方法

Also Published As

Publication number Publication date
TW201819943A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US7543173B2 (en) Timestamp generator
JP6815589B2 (ja) 試験測定装置及びトリガ方法
US11906551B2 (en) Automatic trigger type identification method, device, and oscilloscope
JP2011123070A (ja) 波形表示装置及び方法
CN203069745U (zh) 高精度时钟类芯片输出脉冲时间间隔检测装置
US20120191418A1 (en) Structure and method of data synchronization for muti measuring apparatus
JP6483368B2 (ja) スイッチング・サイクル表示方法及び試験測定装置
US20200011714A1 (en) Measurement apparatus and measurement method
TWI608242B (zh) Logic analyzer sampling selection conversion method
TWI586979B (zh) 自動測試設備的群組化時間量測模組及其方法
JP6401898B2 (ja) 試験測定装置及び試験測定装置における方法
CN201886054U (zh) 多通道复合触发数字示波器
US8575983B1 (en) Waveform generation circuit for a waveform generator
CN111368104B (zh) 信息处理方法、装置及设备
JP2011069820A (ja) 試験測定機器及び方法
US20070220352A1 (en) Method and apparatus for measuring signals in a semiconductor device
US20060294441A1 (en) Logic analyzer data retrieving circuit and its retrieving method
TWI668453B (zh) 信號週期測量電路與方法
CN209841927U (zh) 带触发的表源一体同步动态畸变功率源
US20180287899A1 (en) Information processing system and delay measurement method
US6725172B2 (en) Systems and methods for tagging measurement values
TWI427306B (zh) Data transmission method
CN110568233A (zh) 带触发的表源一体同步动态畸变功率源及实现方法
CN114095024B (zh) 一种adc数据分析系统
TW201602603A (zh) 邏輯分析系統之資料處理及顯示方法

Legal Events

Date Code Title Description
MC4A Revocation of granted patent