CN101689590B - 半导体发光器件封装和方法 - Google Patents

半导体发光器件封装和方法 Download PDF

Info

Publication number
CN101689590B
CN101689590B CN2008800208799A CN200880020879A CN101689590B CN 101689590 B CN101689590 B CN 101689590B CN 2008800208799 A CN2008800208799 A CN 2008800208799A CN 200880020879 A CN200880020879 A CN 200880020879A CN 101689590 B CN101689590 B CN 101689590B
Authority
CN
China
Prior art keywords
substrate
bond pad
solder bump
encapsulation
turning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800208799A
Other languages
English (en)
Other versions
CN101689590A (zh
Inventor
B·P·罗
N·O·肯农
N·希勒
J·埃蒙
M·杰克逊
N·W·小梅登多普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kerui Led Co
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN101689590A publication Critical patent/CN101689590A/zh
Application granted granted Critical
Publication of CN101689590B publication Critical patent/CN101689590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

一种用于发光器件封装的次粘着基台包括矩形衬底。第一接合焊盘和第二接合焊盘位于衬底的第一表面上。第一接合焊盘包括管芯附着区，该管芯附着区向衬底的第一端偏移且被配置成在其上容纳发光二极管。该第二接合焊盘包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部。第一焊料隆起焊盘和第二焊料隆起焊盘在衬底的第二表面上。该第一焊料隆起焊盘与衬底的第一端相邻并且接触第二接合焊盘。该第二焊料隆起焊盘与衬底的第二端相邻并且接触第一接合焊盘。公开了有关的LED封装以及形成LED封装的方法。

Description

半导体发光器件封装和方法
技术领域
本发明涉及半导体发光器件，而且更具体地涉及半导体发光器件的封装。
背景技术
发光二极管和激光二极管是在施加足够电压时能够生成光的众所周知的固态电子器件。发光二极管和激光二极管可以通常被称为发光器件(LED)。发光器件通常包括在生长在衬底诸如蓝宝石、硅、碳化硅、砷化镓等等上的外延层中形成的p-n结。LED所生成的光的波长分布取决于制作p-n结所用的材料以及包括器件有源区的薄外延层的结构。
LED一般包括衬底、在衬底上形成的n型外延区以及在n型外延区上形成的p型外延区(反之亦然)。为了便于向器件施加电压，阳极欧姆接触形成在器件的p型区(一般地是暴露的p型外延层)上而阴极欧姆接触形成在器件的n型区(诸如衬底或暴露的n型外延层)上。
为了将LED用于电路中，期望的是对LED进行封装以防止其受环境危害和机械损伤。LED封装还包括用于将LED芯片电连接到外部电路的装置诸如电引线。在图1A所示的典型封装10中，LED 12借助于焊接接缝(solder bond)或环氧树脂而被安装在反射杯13上。一个或多个丝焊把LED的欧姆接触连接到引线15A、15B，所述引线15A、15B可以附连到反射杯13或者与其整体成形。然后将整个组件密封在透明的(clear)保护性树脂14中，该树脂14可以被模制成透镜的形状以对从LED芯片12发射的光进行准直。
在图1B所示的另一个常规封装20中，多个LED芯片22被安装到印刷电路板(PCB)载体23上。在LED 22上的欧姆接触与PCB 23上的电迹线25A、25B之间制作一个或多个丝焊连接。每个安装的LED 22然后用一滴透明树脂24覆盖，该透明树脂24可以给芯片提供环境和机械保护同时还充当透镜。然后通过将PCB板23锯成小方块来分割各个封装的LED 22，其中每个小方块含有一个或多个LED芯片22。
对发光器件的用户而言一个品质因素是每流明成本，即获得给定光输出水平的成本。常规封装技术的高成本可能是使固态照明的每流明成本保持相对较高的一个因素。另外，常规封装技术可能导致大的、笨重封装，所述大的笨重封装不适合用于某些小型化应用诸如蜂窝电话背光。常规封装技术还可能具有不良的热阻特性，这就限制了LED芯片可以被驱动的功率水平并且对系统设计者提出了关于LED放置的约束。
发光二极管的一些封装被描述于美国授权前公开号2004/0079957，2004/0126913和2005/0269587中，它们被转让给本发明的受让人并且通过引用并入本文如同在本文中进行全部阐述。
发明内容
该发明的一些实施例提供一种用于发光器件封装的次粘着基台(submount)。该次粘着基台包括大体矩形衬底，该大体矩形衬底具有第一表面和与该第一表面相对的第二表面、第一端以及与该第一端相对的第二端。第一接合焊盘和第二接合焊盘位于衬底的第一表面上。第一接合焊盘包括管芯附着区，该管芯附着区向衬底的第一端偏移且被配置成在其上容纳发光二极管。该第二接合焊盘可以包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部。
该衬底还包括在衬底的第二表面上的第一焊料隆起焊盘和第二焊料隆起焊盘。该第一焊料隆起焊盘与衬底的第一端相邻而该第二焊料隆起焊盘与衬底的第二端相邻。该第二接合焊盘与第一焊料隆起焊盘电接触而该第一接合焊盘与第二焊料隆起焊盘电接触。
该衬底可以包括位于衬底的拐角处的缺口以及该缺口上的电迹线，该电迹线从衬底的第一表面延伸到衬底的第二表面并且电连接第二接合焊盘和第一焊料隆起焊盘。
衬底的侧边可以包括第一侧并且衬底的拐角可以包括第一拐角，并且该第一接合焊盘还可以包括第一接合焊盘延伸部，该第一接合焊盘延伸部沿与衬底的第一侧相对的衬底的第二侧从管芯附着区向衬底的第二拐角延伸，该第二拐角位于衬底的第二端且与第一拐角对角线相对。
衬底可以包括位于衬底的第二拐角处的缺口。该第二电迹线可以在第二缺口上并且可以从衬底的第一表面延伸到衬底的第二表面以电连接第一接合焊盘和第二焊料隆起焊盘
该次粘着基台还可以包括在第一焊料隆起焊盘和第二焊料隆起焊盘之间的位于衬底的第二表面上的中性焊盘。该中性焊盘与第一焊料隆起焊盘和第二焊料隆起焊盘电隔离。
该衬底可以包括电绝缘材料，诸如氮化铝、碳化硅、金刚石和/或氧化铝。
该次粘着基台还可以包括从衬底的第一表面延伸到衬底的第二表面的经过衬底的至少一个通路孔。导电材料可以在所述至少一个通路孔中并且可以电连接第一接合焊盘和第二焊料隆起焊盘。
该第一接合焊盘可以包括衬底上的种子层以及该种子层上的散热层。该散热层可以包括具有大于约5μm的厚度的一层铜。
该第一接合焊盘还可以包括与种子层相对的散热层上的阻挡层以及与散热层相对的阻挡层上的反射层。该第一接合焊盘还可以包括在种子层和散热层之间的第二阻挡层。
根据发明的一些实施例的一种发光器件封装包括：大体矩形衬底，具有第一表面和与该第一表面相对的第二表面、第一端以及与该第一端相对的第二端；以及在衬底的第一表面上的第一接合焊盘。该第一接合焊盘可以包括管芯附着区，该管芯附着区从第一表面的中心向衬底的第一端偏移且被配置成在其上容纳发光二极管。衬底可以还包括在衬底的第一表面上的第二接合焊盘，该第二接合焊盘包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部。
该衬底还包括在衬底的第二表面上的第一焊料隆起焊盘和第二焊料隆起焊盘。该第一焊料隆起焊盘与衬底的第一端相邻而该第二焊料隆起焊盘与衬底的第二端相邻。该第二接合焊盘与第一焊料隆起焊盘电接触而该第一接合焊盘与第二焊料隆起焊盘电接触。
具有电接触的发光器件被安装到第一接合焊盘上，并且接合线被接合到发光器件的电接触且接合到第二接合焊盘。
密封剂可以位于衬底的第一表面上。该密封剂可以包括在发光器件上布置的集成透镜。该集成透镜的光轴可以对准在发光器件的中心上方，以便该集成透镜从衬底的中心偏向衬底的第一端。
该封装还可以包括包含电接触的ESD保护芯片，该ESD保护芯片被安装在第一接合焊盘上，并且第二接合线电连接ESD保护芯片的电接触和第二接合焊盘。
该密封剂可以包括波长转换材料和/或分散剂。在一些实施例中，该封装可以包括在发光器件和密封剂之间的波长转换材料。该封装还可以包括密封剂上的二次(secondary)光学元件。
发明的一些实施例提供形成用于发光二极管(LED)封装的次粘着基台的方法。该方法包括提供大体矩形衬底，该大体矩形衬底具有第一表面和与该第一表面相对的第二表面、第一端以及与该第一端相对的第二端、位于第一端处的第一拐角以及位于第二端处且在衬底上与第一拐角成对角线的第二拐角。种子层形成在衬底的第一表面上，并且被图案化以在衬底的第一表面上形成第一接合焊盘图案和第二接合焊盘图案。
在第一接合焊盘图案上形成第一接合焊盘。该第一接合焊盘可以包括管芯附着区，该管芯附着区从第一表面的中心向衬底的第一端偏移且被配置成在其上容纳发光二极管。在第二接合焊盘图案上形成第二接合焊盘。该第二接合焊盘可以包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部。该方法还包括蚀刻第一接合焊盘和第二接合焊盘以增大第一接合焊盘与第二接合焊盘之间的间隔。
该方法还可以包括在衬底的第二表面上形成第一焊料隆起焊盘和第二焊料隆起焊盘。该第一焊料隆起焊盘可以被形成为与衬底的第一端相邻而该第二焊料隆起焊盘可以被形成为与衬底的第二端相邻。该第二接合焊盘可以与第一焊料隆起焊盘电接触而该第一接合焊盘可以与第二焊料隆起焊盘电接触。
该方法还可以包括从第一拐角和第二拐角去除材料以在第一拐角和第二拐角处提供相应的第一缺口和第二缺口。可以在第一缺口上形成第一电通路以电连接第二焊接焊盘和第一焊料隆起焊盘。可以在第二缺口上形成第二电通路以电连接第一焊接焊盘和第二焊料隆起焊盘。
发明的一些实施例提供形成多个封装的发光二极管的方法。该方法包括：提供包括其上安装的二维发光器件阵列的陶瓷材料片；提供其中包括多个空腔的模具；将液体密封剂材料分送到该多个空腔中的相应空腔中；以及使得该陶瓷材料片与该模具接触以便发光器件中的相应发光器件延伸到该多个空腔中的对应一个空腔中。至少部分固化该液体密封剂以便在相应发光器件周围形成密封剂涂层。
该陶瓷材料片可以包括穿过其中的多个金属化孔，并且该方法还可以包括沿分割线分割该陶瓷材料片，所述分割线延伸经过多个孔的子集从而限定包括在其拐角处的至少一个缺口的各个发光二极管衬底，所述缺口包括其上从衬底的第一表面延伸到衬底的第二表面的电通路。
附图说明
附图图解说明了发明的某些实施例(一个或多个)，这些附图被包括以提供对发明的进一步理解并且被结合在本申请中并构成本申请的一部分。在附图中：
图1A和图1B图解说明了一些常规封装的发光器件(LED)。
图2A到2C分别是根据发明的一些实施例的LED封装的次粘着基台(submount)的俯视图、底视图和截面图；
图2D是根据发明的一些实施例的包括金属叠层的衬底的部分横截面。
图3A和3B分别是根据发明的一些实施例的其上安装了LED芯片的LED封装的次粘着基台的俯视图和透视图；和
图4A到4C分别是根据发明的一些实施例的LED封装的侧视图、顶部透视图和底部透视图；
图5A到5C分别是根据发明的进一步实施例的其上安装了LED芯片的LED封装的次粘着基台的俯视图、顶部透视图和底部透视图；
图6A和6B分别是根据发明的进一步实施例的LED封装的侧视图和透视图；
图7A和7B分别是根据发明的进一步实施例的LED封装的次粘着基台的底视图和透视图；
图8是根据发明的一些实施例的一组连接的次粘着基台在分割前的俯视图；
图9是根据发明的一些实施例的次粘着基台片的俯视图；
图10A到10C图解说明根据发明的一些实施例的封装系统/方法；
图11A到11C图解说明根据发明的进一步实施例的封装系统/方法；
图12是图解说明根据发明的一些实施例的系统/方法的流程图。其是可靠的。
具体实施方式
现在将参照附图，在下文中更详细地描述本发明，在所述附图中示出了本发明的实施例。然而，该发明可以以许多不同形式进行体现并且不应当解释为限于本文所阐述的实施例。相反，提供这些实施例以使得本公开将是彻底完整的并且将向本领域的技术人员完全传达该发明的范围。在附图中，各层和各区的大小和相对大小可能为清楚起见而加以夸大。相似的编号自始至终指代相似的元件。
要理解，当诸如层、区或衬底之类的元件被称为在另一个元件“上”时，其可以是直接在另一个元件上或者还可能存在中间元件。要理解，如果元件的一部分诸如表面被称为“内部”则其比元件的其他部分更远离器件的外部。而且，相对术语诸如“在...之下”或者“在...上面”在本文中可能用来描述一层或一区与另一层或另一区相对于如图所示的衬底或基底层的关系。要理解，这些术语旨在涵盖除了图中所描绘的定向之外的器件的不同定向。最后，术语“直接地”意思是不存在中间元件。如本文所用的，术语“和/或”包括相关列举项的一个或更多的任何及所有组合。
要理解，尽管术语第一、第二等等可以在本文中用来描述各种元件、部件、区、层和/或段，但是这些元件、部件、区、层和/或段不应当受这些术语限制。这些术语仅仅用来区别一个元件、部件、区、层或段与另一个区、层或段。因而，下面讨论的第一元件、部件、区、层或段可以被称作第二元件、部件、区、层或段而不偏离本发明的教导。
如本文所用的，术语半导体发光器件可以包括发光二极管、激光二极管和/或其他包括一个或更多半导体层、衬底以及一个或更多接触层的半导体器件，所述半导体层可以包括硅、碳化硅、氮化硅和/或其他半导体材料，所述衬底可以包括蓝宝石、硅、碳化硅和/或其他微电子衬底，所述接触层可以包括金属和/或其他导电层。在一些实施例中，可以提供紫外、蓝色和/或绿色发光二极管(“LED”)。也可以提供红色和/或琥珀色LED。半导体发光器件的设计和制作对本领域技术人员是众所周知的并且无需在本文中进行更详细的描述。
图2A到2C分别是根据发明的一些实施例的LED封装的次粘着基台30的俯视图、底视图和截面图。具体而言，图2C是沿图2A和2B的线C-C截取的次粘着基台30的横截面。
参照图2A到2C，次粘着基台30包括具有第一侧31和第二侧33的大体矩形衬底32。第一接合焊盘36和第二接合焊盘34形成在衬底32的第一侧31上。第一接合焊盘36包括从衬底32的中心向衬底32的第一端32A偏移的管芯附着区36A。第二接合焊盘34包括在管芯附着区36A与衬底32的第二端32B(其与第一端32A相对)之间的接合区34A。
第二接合焊盘34包括沿衬底32的侧32D从接合区34A向位于衬底32的第一端32A处的衬底32的拐角35A延伸的第二接合焊盘延伸部34B。
第一和第二焊料隆起焊盘46、44形成在衬底32的第二侧33上。第一焊料隆起焊盘46与衬底32的第一端32A相邻，而第二焊料隆起焊盘44与衬底32的第二端32B相邻。第二接合焊盘34与第一焊料隆起焊盘46电接触，而第一接合焊盘36与第二焊料隆起焊盘44电接触。
衬底32包括位于衬底32的拐角35A处的缺口(castellation)40A。缺口40A上的电迹线42A从衬底32的第一表面31延伸到衬底32的第二表面33。电迹线42电连接第二接合焊盘34和第一焊料隆起焊盘46。
第一接合焊盘还包括第一接合焊盘延伸部36B，该第一接合焊盘延伸部36B沿衬底32的第二侧32C(与衬底32的第一侧32D相对)从管芯附着区36A向衬底32的第二拐角35B延伸，该第二拐角35B位于衬底32的第二端32B且与衬底32的第一拐角35A对角线相对。
衬底32包括位于衬底32的第二拐角35B处的缺口40B。第二电迹线42B形成在第二缺口40B上并且从衬底32的第一表面31延伸到衬底32的第二表面33。第二电迹线42B电连接第一接合焊盘36和第二焊料隆起焊盘44。
在一些实施例中，次粘着基台30可以包括通过衬底32而从衬底32的第一表面31延伸到衬底32的第二表面33的至少一个通路孔38。沉积在通路孔38中的导电材料诸如金属电连接第一接合焊盘36和第二焊料隆起焊盘44，如图2C所示。
衬底32可以包括非导电材料诸如氧化铝、氮化铝、碳化硅和/或化学汽相沉积(CVD)的金刚石，在衬底32上可以形成多个电迹线(未示出)。衬底32在某些情况下可以包括陶瓷和/或有机材料和/或金属的混合物。氮化铝和碳化硅的热导率大约为200W/MK，而CVD金刚石的热导率大约为800W/MK。衬底32的厚度可以从大约150到400μm，尽管可以使用其他厚度。
在一些实施例中，在为衬底32选择适当的材料时可以考虑材料的比热。例如，在某些应用诸如相机闪光灯中，可能期望的是材料具有高热容量(热质量)以便吸收很简短时间内生成的高热流量，这就可以提高封装的瞬态温度消散时间常数。这对于其中不提供外部热沉的应用而言可能尤其是期望的。因为氧化铝可以比AlN多大约44％的热容，所以对于某些应用而言以及尤其是对于其中不提供外部热沉的应用而言，氧化铝可能是衬底32的适当材料选择。在一些实施例中，具有大约340μm厚度和大约0.015mm/线性mm的平整度的96％氧化铝衬底可以用于衬底32。
第一接合焊盘36和第二接合焊盘34可以包括用于改善电和/或热导率的相对较厚迹线。具体而言，第一接合焊盘36和第二接合焊盘34可以包括大约75μm厚的镀铜。
在一些实施例中，第一接合焊盘36和第二接合焊盘34可以通过将铂或钛/铂的薄种子层溅射到衬底32上以及在种子层上形成厚层来形成。例如，第一接合焊盘36的部分横截面示于图2D中。第一接合焊盘36包括种子层36a、种子层36a上的可选第一阻挡层36b、以及第一阻挡层36b上的相对厚的散热层36c。第二阻挡层36d在散热层36c上，并且反射器36e在第二阻挡层36d上。第二接合焊盘34一般与第一接合焊盘36同时形成并且可以具有与第一接合焊盘36相同的结构。
种子层36a可以具有大约0.006μm的厚度，该种子层36a可以被溅射到衬底32上然后可以利用标准光刻过程进行图案化以形成接合焊盘36、34的所需轮廓。然后可以在种子层36a上形成可选的阻挡层36b，该阻挡层36b可以包括大约0.2的镍。
然后例如利用电解电镀或化学镀技术，可以在种子层36a上形成如上所述的散热层36c。散热层36c可以包括厚度为大约5μm上至数百微米厚的一层铜，并且在一些情况下可能为大约75μm厚。散热层36c的厚度会影响封装的传热属性。较厚的散热层36c可以优先横向地散热，而较薄的散热层36c可以优先垂直地散热。因而，较薄的散热层36c可以与具有较大热导率的衬底32一起使用以便垂直散热。
可以执行清除蚀刻诸如湿法铜蚀刻以去除任何不期望桥接在接合焊盘36、34之间的材料。然后可以在散热层36c上形成第二阻挡层36d，该第二阻挡层36d可以包括镍。第二阻挡层36d可以具有大约0.2μm到大约2μm的厚度。反射层36e可以形成在第二阻挡层36d上。反射层36e可以包括具有2μm或更大厚度的银，并且可以改善光提取。
还可以在反射层36e和/或阻挡层36d上提供接合层(未示出)，诸如一层金。
厚散热层36c可以为封装提供改善的热消散/提取。而且，厚散热层36可以使热量迅速扩散到衬底32的核心中。一旦热流量扩散到衬底32中，其就可以经由热接缝(joint)而被提取到外部热沉诸如MCPCB和/或散热片中。热量还可以经过自然和/或强制对流而从衬底中进行提取。
电迹线42A、42B和/或第一和第二焊料隆起焊盘46、44可以以与接合焊盘36、34相似的方式形成。通路38可以例如用铜进行填充。
LED芯片可以经由焊接接缝、共析接缝和/或银环氧树脂接缝而被安装到第一接合焊盘36或第二接合焊盘34。第一和/或第二焊料隆起焊盘46、44能够被焊接或化学接合到外部互连。要明白，衬底32的任何适当表面能够被金属化以形成用于外部电和/或热沉互连的终端和/或热沉焊盘从而满足特定的应用需要。
部分由于接合焊盘36、34、缺口40A、40B、垂直迹线42A、42B以及焊料隆起焊盘46、44的配置，如本文所示的LED封装可以包括具有单层材料的衬底32，这与包括用于电布线目的的多层的封装相比可以简化制造过程和/或降低制造成本。
而且，将缺口40A、40B用来定位迹线42A、42B可以腾出衬底32的表面31、33上的空间，所述空间例如能够用于安装芯片、连接丝焊或者其他目的。缺口40A、40B还能够用作电接触以便给安装封装提供增加的灵活性。
图3A和3B分别是其上安装了LED芯片50的LED封装的次粘着基台30的俯视图和透视图。LED芯片50包括一对接合焊盘54以及在其上表面上的电流扩散网络56。LED芯片50的接合焊盘54可以提供到LED芯片50的阴极(-)连接，而LED芯片的阳极(+)连接可以与第一接合焊盘36的第一接合区36A电接触。LED芯片50的阴极通过至少一个丝焊连接52而电连接到第二接合焊盘34的接合区34A，所述丝焊连接52可以包括例如金或铝线。
LED芯片50的阴极从而电连接到衬底32的第二侧上的第一焊料隆起焊盘46，该第一焊料隆起焊盘46被定位成与衬底的第一端32A相邻。因而，LED芯片50的中心和与LED芯片50的阴极对应的焊料隆起焊盘46均可能偏向衬底32的相同端。这种配置可以为所得到的封装提供期望的光学和/或电学布置。
如图3A和3B可见，衬底32的表面积可能大约只是其上安装的LED芯片50的大小的2-3倍，以提供真正的芯片级封装。
图4A到4C分别是根据发明的一些实施例的LED封装100的侧视图、顶部透视图和底部透视图。如图4A到4C所示，密封剂60形成在衬底32的第一表面31上从而为LED芯片50以及第一与第二接合焊盘36、36和丝焊连接52提供机械和/或环境保护。
因而，完成的封装可以具有三维固体。尽管图4A到4C示出了矩形体，但是封装体可以具有矩形、方形、半球形、抛物线或其他规则和/或不规则形状。
密封剂60可以是光学透明的和/或可以提供适当的折射率以匹配其中密封的芯片50和/或提供到外部折射率的过渡以便提高自封装的光提取。
添加剂诸如波长转换材料(例如荧光粉)和/或分散剂(dispenser)能够被添加到密封剂60。在一些实施例中，在形成密封剂60之前波长转换材料诸如嵌入在光学介质诸如硅胶中的荧光粉能够涂覆到芯片50上。
图5A和5B分别是根据发明的进一步实施例的LED封装的次粘着基台130的俯视图和顶部透视图。如其中所示，衬底32可以包括在其相对拐角处的大体半圆形缺口40C、40D。
此外，静电释放(ESD)保护芯片62可以与LED 50并行安装以给LED芯片50提供ESD保护。如图5A和5B所示，ESD保护芯片与LED芯片50一起被安装到第一接合焊盘36上。具体而言，ESD芯片62可以安装到第一接合焊盘延伸部36B上。丝焊连接64连接ESD保护芯片62到第二接合焊盘34。
图6A和6B分别是根据发明的进一步实施例的LED封装200的侧视图和透视图。LED封装200包括在衬底32的第一侧上的密封剂60。密封剂60包括光学元件，诸如从衬底32中心偏向衬底的第一端32A的集成透镜部分60A。具体而言，透镜部分60A的光轴70可以与LED芯片50的中心垂直对准，LED芯片50也偏向衬底32的第一端32A。
与密封剂体60成为整体的光学元件诸如透镜部分60A可以提高封装的流明效率和/或可以为封装的器件提供期望的辐射图案。
如图6A和6B显而易见，封装的光学中心可以置于任何期望的位置，包括封装的几何中心。可以根据本文所示的配置修改接合焊盘36、34以便获得具有期望形状的封装。
而且，在形成封装100后附加的光学元件可以被添加到封装100。例如，二次光学元件诸如透镜、反射器和/或其他成像或非成像部件能够利用折射率匹配粘合剂而被接合到密封剂60。
图7A和7B分别是根据发明的进一步实施例的LED封装的次粘着基台230的底视图和透视图。除了第一和第二焊料隆起焊盘46、44之外，次粘着基台230包括在第一焊料隆起焊盘46和第二焊料隆起焊盘44之间的、衬底32的第二表面33上的中性焊盘48。中性焊盘48与第一焊料隆起焊盘46和第二焊料隆起焊盘44电隔离，并且可以用来提供次粘着基台230和其上安装次粘着基台230的表面之间的热连接。中性焊盘48可以具有与第一和第二焊料隆起焊盘46、44相同的材料组分(其进而可以以上面关于第一和第二接合焊盘36、34描述的方式形成)。
发明的一些实施例提供形成次粘着基台的方法。在一些实施例中，次粘着基台片材料诸如陶瓷材料片可以被图案化并且被金属化以形成多个连接的次粘着基台32。例如，图8是包括一组四个连接的衬底32-1到32-4的矩形块72在分割前的俯视图。这组衬底32-1到32-4是通过在矩形块72的中心处形成方形缺口孔140B而限定的，方形缺口孔140B为衬底32-1到32-4中的每一个形成第二缺口40B。方形缺口孔140A形成在矩形块72的拐角处，并且为衬底32-1到32-4中的每一个提供第一缺口40A。由于单个方形缺口孔140B形成四个缺口40B(即一个缺口对应于衬底32-1到32-4中的每一个)，所以当衬底32-1到32-4沿水平和垂直分割线75、77进行分割时，缺口40B的大小可以被降低。
图9是根据发明的一些实施例的矩形块72的片74的俯视图，每个矩形块72可以包括四个衬底32-1到32-4。因而，通过一次图案化和金属化许多衬底32，可以大量地制作衬底32。图9还图解说明了位于块72中心处的缺口孔140B以及布置在块拐角处的缺口孔140A。当例如通过沿水平分割线75和垂直分割线77割锯该片74来分割各个衬底32时，每个所得到的衬底32将具有位于其相对拐角处的第一和第二缺口40A、40B，其上分别形成电迹线42A和42B。该片74还可以包括对准特征73，诸如在其拐角处的1/4圆孔以及在其边缘处的1/2圆孔，其可以用来在从管芯附着直至密封和割锯的制造过程中对准该片74。
图10A到10C图解说明根据发明的一些实施例的封装系统/方法。如其中所示，提供包括多个模具空腔81的模具80。模具空腔81通过侧壁82分隔并且布置成对应于其上安装了LED芯片50的金属化次粘着基台30的片74中的各个次粘着基台30。液体浇铸材料68诸如透明液体热固性材料被分送到空腔81中，并且使该片74与模具80接触以便LED芯片50延伸到模具空腔81中并用浇铸材料68进行覆盖。然后例如通过加热至少部分固化浇铸材料68。
在浇铸材料已经被至少部分固化后，该片72与模具80分离，如图10B所示，在LED芯片50上留下固化的密封剂涂层60。次粘着基台30然后可以彼此分隔，如图10C所示，以形成单一化的封装LED 100。具体而言，可以通过经由孔140B、140A锯穿该片74以在衬底32的拐角处留下缺口40A、40B，来分隔次粘着基台30。
可能有益的是为每个浇铸的LED封装提供单独的空腔81以便降低浇铸材料68和衬底片74材料之间的热膨胀系数(CTE)差异的影响。例如，如果浇铸材料68被浇铸在整个片74上，则浇铸材料68和该片74之间的CTE差异可能导致密封剂涂层60的不期望龟裂、翘曲和/或分层。
图11A到11C图解说明根据发明的进一步实施例的封装系统/方法。在图11A到11C所示的实施例中，提供包括多个各个模具空腔91的模具90。各个模具空腔91通过侧壁92分隔并且布置成对应于其上安装了LED芯片50的金属化次粘着基台30的片74中的各个次粘着基台30。而且，每个模具空腔91包括透镜模制表面94，该透镜模制表面94被整形以将浇铸材料68模制成在衬底32上的期望位置处的期望透镜形状。
如图11B所示，当形成密封剂60时，它包括与透镜模制表面94对应的集成透镜部分60A。
图12是图解说明根据发明的一些实施例的系统/方法的流程图。提供衬底材料面板诸如氧化铝和/或AlN面板。例如可以通过蚀刻在面板中形成多个缺口孔140B以及可选的通路孔38(方框510)。该面板然后被金属化以形成接合焊盘、焊料隆起焊盘以及通路孔38和/或缺口孔140B中的导电通路(方框520)。
多个LED芯片然后被安装到面板上的相应接合焊盘(方框530)。可选地，多个ESD保护芯片还可以安装到对应的接合焊盘上。然后可以形成从芯片到对应接合焊盘的丝焊(方框540)。
密封剂材料诸如热固性物然后可以被浇铸到芯片上(方框550)。如上所述，包括各个模具空腔的模具可以用液体密封剂材料至少部分填充，并且面板可以置于与模具接触以便面板上的芯片延伸到模具空腔中。模具可以被加压，并且可以在分离面板与模具之前被至少部分固化。
根据发明的一些实施例可以使用的热固性物可以包括环氧树脂、聚酰亚胺、酚醛树脂和/或任何其他可热固性材料。用于发明的一些实施例中的热固性物能够被转模到引线框架诸如冲模或蚀刻的双规格(dual-gauge)引线框架上。其他类型的模制可以用来形成引线框架的主体，诸如注模和/或浇铸。
当热固性物被化学交联(即固化)时，其将化学接合到衬底以形成坚固的三维固体热固性体。
与其他类型的材料相比，热固性体可以给安装在封装中的器件(一个或多个)提供增强的结构和/或环境保护。
热固性材料诸如热固性塑料是聚合物材料，其可以以前体形式诸如树脂进行分送并且然后经过添加能量诸如热(通常接近200℃)或辐射而被固化成更强的形式。固化过程通过交联过程将树脂转变成固体塑料，其中材料的分子链在化学活性部位处进行反应并连成刚性三维结构。交联过程形成具有较大分子量的分子，导致材料具有较高的熔点或者只变成碳或残渣而没有熔化。因而，热固性材料在固化后可以不被熔化并重新整形。由于交联相期间形成三维接合网络，热固性材料通常比热塑性材料更强。因而，热固性材料可能比热塑性材料更适合用于高温应用。
当大多数热固性物(诸如环氧树脂和/或聚酰亚胺)在交联(固化)相期间与表面接触时，它们将接合到有机和/或无机表面。表面处的这种接合可能很强和/或可能不能透过流体或气体，以致包围安装在封装中的半导体器件(一个或多个)的软凝胶密封剂可以不漏出。而且，热固性物和引线框架之间的接合可以减少或防止湿气进入到封装中，否则这会造成器件失效。
相比而言，在包括热塑性模制体的封装中，可能在塑料体和其要模制的表面之间没有接合。如此，流体和/气体能够在两个方向穿过热塑料和引线框架之间的界面。因而，使用诸如氧化树脂或酚醛树脂之类的热固性物的优点可能在于热固性物在与该热固性物被模制在其上的有机和/或无机表面的界面处的接合和密封属性。这种接合可以减少和/或防止湿气和/或其他流体或气体穿过界面。因而，热固性物可以在界面处提供比热塑料能够提供的更高的密封度。
许多热固性物能够忍受超过350℃的温度而不会变形或弯曲。一般而言，热固性物可以能够忍受比常规热塑性材料诸如PPA(例如
Figure G2008800208799D00141
)和/或LCP(例如)更高的温度，每种热塑性材料仅能忍受高达大约280℃的温度。因而，大多数热塑料材料不能忍受一般用于表面安装技术的高焊料回流温度，表面安装技术可以用来安装一些LED封装。
热固性物诸如许多环氧树脂能够通过转模、压模和/或浇铸过程进行模制以创建具有非常精细细节和/或复杂设计的塑料体。在模制/浇铸过程期间，热固性物可能一般首先转变成可流动态，然后其被固化成固态。在这个流态期间，能够给材料施加高压以允许流体树脂填充模具中甚至很小的裂缝。热塑料也许不能像热固性物一样填充那么小的空间，因为热塑料的注模一般被设定在比热塑料的熔化温度低的温度，这样热塑料一进入模具空腔就开始冷却热塑料到固态。
热固性材料的示例是来自Nitto Denko的环氧树脂和酚醛树脂。这样的材料可能装有诸如球形熔融石英和/或不规则形状的TiO2(二氧化钛)固体颗粒之类的填料颗粒和/或预定重量百分比的碳纤维，以便获得期望的物理属性，诸如热膨胀系统(CTE)、弯曲模量、光学表面反射率、热变形温度(HDT)等等。
固体或液体形式的热固性树脂然后被加载或分送到模具空腔中，该模具空腔被设置在高温(一般在大约175℃)。对热固性树脂施加压力(数百磅/平方英寸(psia))以将树脂推入模具的转子系统。此时，固体树脂将熔化成很低粘度的溶液。然后液体树脂可以容易地流经模具转子到模具空腔中，填充小裂缝和拐角。对模具的压力被提高到大约1000磅/平方英寸以将树脂装填到模具中的最小间隙内。
在模具空腔内，液体热固性物连续经受大约175℃或更高的模具高温以及大约1000磅/平方英寸的材料高压。在这些条件下，液体热固性物将在大约3-5分钟内硬化/固化。如上所提及的，当热固性物固化时，出现交联过程，其中其组成单体或聚合体彼此化学反应以形成提供固体热固性材料刚性和高熔点的三维大分子。交联动作还使得热固性物化学粘附或接合到双规格引线框架，赋予所得到主体/引线框架结构高机械稳定性以及给引线框架提供严密密封。这种接合现象对于半导体发光二极管的封装而言可能是期望的，因为密封剂接着能够被包含并保持在内而不会从封装中漏出。
由于热固性树脂容易接合到表面，所以模具空腔可以由硬化型模钢制成并抛光至镜面光洁度以减少硬化热固性物接合到模具空腔的趋势。另外，强喷射器可以用来喷射从模具模制的面板。在一些实施例中，该模具可以具有涂层以促进分离和/或可以在空腔81、91中提供脱模材料以促进分离。
在将面板与模具分离后，封装的芯片可以从面板分割(方框560)以提供各个芯片级封装的二极管。
根据发明的一些实施例封装的发光二极管可能部分由于封装占地(footprint)的芯片级大小而提供提高的每单位面积的光通量。例如，根据发明的一些实施例的封装包括由Cree公司制造的、以350mA和100％占空比工作的、型号EZXT-1000LED功率芯片，该封装能够递送大约26流明/mm2或更大。这样的封装可能在其中期望轻型小封装的应用诸如便携式安全灯、相机闪光灯和/或便携式电子设备背光中尤其有用。而且，一些实施例可以成群地安装在一起以便在诸如汽车头灯、刹车灯、交通灯等等的应用中提供高密度光源。提供封装级的光学元件诸如透镜60A还可以简化使用根据发明实施例的封装的系统中的二次光学元件的设计和/或制造。
前面描述说明了本发明并且不要解释为限制本发明。尽管已经描述了该发明的几个示例性实施例，但是本领域技术人员会容易明白在示例性实施例中许多修改是可能的而不偏离该发明的新颖教导和优点。因而，所有这样的修改旨在包含在如权利要求所定义的该发明的范围内。因此，要理解，前面说明了本发明且不要解释为限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改旨在包含在所附权利要求的范围内。该发明由权利要求和其中包含的权利要求等价物所定义。

Claims (29)

1.一种用于发光器件封装的次粘着基台，包括：
大体矩形衬底，具有第一表面和与该第一表面相对的第二表面、第一端以及与该第一端相对的第二端；
在衬底的第一表面上的第一接合焊盘，其中该第一接合焊盘包括管芯附着区，该管芯附着区向衬底的第一端偏移且被配置成在其上容纳发光二极管；
在衬底的第一表面上的第二接合焊盘，其中该第二接合焊盘包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部；以及
在衬底的第二表面上的第一焊料隆起焊盘和第二焊料隆起焊盘，其中该第一焊料隆起焊盘与衬底的第一端相邻而该第二焊料隆起焊盘与衬底的第二端相邻，且其中该第二接合焊盘与第一焊料隆起焊盘电接触而该第一接合焊盘与第二焊料隆起焊盘电接触。
2.权利要求1的次粘着基台，其中该衬底包括位于衬底的拐角处的缺口以及该缺口上的电迹线，该电迹线从衬底的第一表面延伸到衬底的第二表面并且电连接第二接合焊盘和第一焊料隆起焊盘。
3.权利要求1的次粘着基台，其中衬底的侧边包括第一侧并且衬底的拐角包括第一拐角，且其中该第一接合焊盘还包括第一接合焊盘延伸部，该第一接合焊盘延伸部沿与衬底的第一侧相对的衬底的第二侧从管芯附着区向衬底的第二拐角延伸，该第二拐角位于衬底的第二端且与第一拐角对角线相对。
4.权利要求3的次粘着基台，其中衬底包括位于衬底的第二拐角处的缺口，以及第二缺口上的第二电迹线，该第二电迹线从衬底的第一表面延伸到衬底的第二表面并且电连接第一接合焊盘和第二焊料隆起焊盘。
5.权利要求1的次粘着基台，还包括在第一焊料隆起焊盘和第二焊料隆起焊盘之间的位于衬底的第二表面上的中性焊盘，其中该中性焊盘与第一焊料隆起焊盘和第二焊料隆起焊盘电隔离。
6.权利要求1的次粘着基台，其中该衬底包括电绝缘材料。
7.权利要求6的次粘着基台，其中该衬底包括氮化铝、碳化硅、金刚石和/或氧化铝。
8.权利要求1的次粘着基台，还包括从衬底的第一表面延伸到衬底的第二表面的经过衬底的至少一个通路孔，并且导电材料在所述至少一个通路孔中且电连接第一接合焊盘和第二焊料隆起焊盘。
9.权利要求1的次粘着基台，其中该第一接合焊盘包括：
衬底上的种子层；以及
该种子层上的散热层，其中该散热层包括具有大于5μm的厚度的一层铜。
10.权利要求9的次粘着基台，其中该第一接合焊盘还包括与种子层相对的散热层上的阻挡层。
11.权利要求10的次粘着基台，其中该第一接合焊盘还包括与散热层相对的阻挡层上的反射层。
12.权利要求9的次粘着基台，其中该第一接合焊盘还包括与种子层相对的散热层上的第一阻挡层以及在种子层和散热层之间的第二阻挡层。
13.一种发光器件封装，包括：
大体矩形衬底，具有第一表面和与该第一表面相对的第二表面、第一端以及与该第一端相对的第二端；
在衬底的第一表面上的第一接合焊盘，其中该第一接合焊盘包括管芯附着区，该管芯附着区从第一表面的中心向衬底的第一端偏移且被配置成在其上容纳发光二极管；
在衬底的第一表面上的第二接合焊盘，其中该第二接合焊盘包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部；
在衬底的第二表面上的第一焊料隆起焊盘和第二焊料隆起焊盘，其中该第一焊料隆起焊盘与衬底的第一端相邻而该第二焊料隆起焊盘与衬底的第二端相邻，且其中该第二接合焊盘与第一焊料隆起焊盘电接触而该第一接合焊盘与第二焊料隆起焊盘电接触；
发光器件，具有电接触且被安装到第一接合焊盘上；
接合线，被接合到发光器件的电接触且接合到第二接合焊盘；以及
位于衬底的第一表面上的密封剂。
14.权利要求13的封装，其中该密封剂包括在发光器件上布置的集成透镜，其中该集成透镜的光轴对准在发光器件的中心上方，以便该集成透镜从衬底的中心偏向衬底的第一端。
15.权利要求13的封装，还包括包含电接触的ESD保护芯片，该ESD保护芯片被安装在第一接合焊盘上，并且第二接合线电连接ESD保护芯片的电接触和第二接合焊盘。
16.权利要求13的封装，其中该衬底包括位于衬底的拐角处的缺口以及缺口上的电迹线，该电迹线从衬底的第一表面延伸到衬底的第二表面并且电连接第二接合焊盘和第一焊料隆起焊盘。
17.权利要求13的封装，其中该第一接合焊盘还包括第一接合焊盘延伸部，该第一接合焊盘延伸部沿衬底的第二侧从管芯附着区向位于衬底的第二端处的衬底的第二拐角延伸。
18.权利要求17的封装，其中该衬底包括位于衬底的第二拐角处的缺口以及第二缺口上的第二电迹线，该第二电迹线从衬底的第一表面延伸到衬底的第二表面并且电连接第一接合焊盘和第二焊料隆起焊盘。
19.权利要求18的封装，其中第一拐角和第二拐角在衬底上彼此对角线相对。
20.权利要求13的封装，还包括在第一焊料隆起焊盘和第二焊料隆起焊盘之间的位于衬底的第二表面上的中性焊盘，其中该中性焊盘与第一焊料隆起焊盘和第二焊料隆起焊盘电隔离。
21.权利要求13的封装，其中该衬底包括电绝缘材料。
22.权利要求21的封装，其中该衬底包括氮化铝和/或氧化铝。
23.权利要求13的封装，还包括从衬底的第一表面延伸到衬底的第二表面的经过衬底的至少一个通路孔，并且导电材料在所述至少一个通路孔中并且电连接第一接合焊盘和第二焊料隆起焊盘。
24.权利要求13的封装，其中该密封剂包括波长转换材料和/或分散剂。
25.权利要求13的封装，还包括发光器件和密封剂之间的波长转换材料。
26.权利要求13的封装，还包括密封剂上的二次光学元件。
27.一种形成用于发光二极管(LED)封装的次粘着基台的方法，包括：
提供大体矩形衬底，该大体矩形衬底具有第一表面和与该第一表面相对的第二表面、第一端以及与该第一端相对的第二端、位于第一端处的第一拐角以及位于第二端处且在衬底上与第一拐角成对角线的第二拐角；
在衬底的第一表面上形成种子层；
图案化该种子层以在衬底的第一表面上形成第一接合焊盘图案和第二接合焊盘图案；
在第一接合焊盘图案上形成第一接合焊盘，其中该第一接合焊盘包括管芯附着区，该管芯附着区从第一表面的中心向衬底的第一端偏移且被配置成在其上容纳发光二极管；
在第二接合焊盘图案上形成第二接合焊盘，其中该第二接合焊盘包括在第一接合焊盘和衬底的第二端之间的接合区以及沿衬底的侧边从该接合区向位于衬底的第一端处的衬底的拐角延伸的第二接合焊盘延伸部；以及
蚀刻第一接合焊盘和第二接合焊盘以增大第一接合焊盘与第二接合焊盘之间的间隔。
28.权利要求27的方法，还包括在衬底的第二表面上形成第一焊料隆起焊盘和第二焊料隆起焊盘，其中该第一焊料隆起焊盘与衬底的第一端相邻而该第二焊料隆起焊盘与衬底的第二端相邻，且其中该第二接合焊盘与第一焊料隆起焊盘电接触而该第一接合焊盘与第二焊料隆起焊盘电接触。
29.权利要求28的方法，还包括从第一拐角和第二拐角去除材料以在第一拐角和第二拐角处提供相应的第一缺口和第二缺口；
在第一缺口上形成第一电通路，该第一电通路电连接第二焊接焊盘和第一焊料隆起焊盘；以及
在第二缺口上形成第二电通路，该第二电通路电连接第一焊接焊盘和第二焊料隆起焊盘。
CN2008800208799A 2007-04-18 2008-04-15 半导体发光器件封装和方法 Active CN101689590B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/788,001 US7964888B2 (en) 2007-04-18 2007-04-18 Semiconductor light emitting device packages and methods
US11/788,001 2007-04-18
PCT/US2008/004849 WO2008130541A2 (en) 2007-04-18 2008-04-15 Semiconductor light emitting device packages and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110302128XA Division CN102738318A (zh) 2007-04-18 2008-04-15 半导体发光器件封装和方法

Publications (2)

Publication Number Publication Date
CN101689590A CN101689590A (zh) 2010-03-31
CN101689590B true CN101689590B (zh) 2011-12-14

Family

ID=39639394

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008800208799A Active CN101689590B (zh) 2007-04-18 2008-04-15 半导体发光器件封装和方法
CN201110302128XA Pending CN102738318A (zh) 2007-04-18 2008-04-15 半导体发光器件封装和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110302128XA Pending CN102738318A (zh) 2007-04-18 2008-04-15 半导体发光器件封装和方法

Country Status (6)

Country Link
US (3) US7964888B2 (zh)
EP (1) EP2147468B1 (zh)
JP (1) JP5512509B2 (zh)
CN (2) CN101689590B (zh)
TW (2) TWI467795B (zh)
WO (1) WO2008130541A2 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355284B2 (en) 2004-03-29 2008-04-08 Cree, Inc. Semiconductor light emitting devices including flexible film having therein an optical element
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US8866169B2 (en) * 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US10256385B2 (en) * 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US7985970B2 (en) 2009-04-06 2011-07-26 Cree, Inc. High voltage low current surface-emitting LED
DE102008025756B4 (de) * 2008-05-29 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8138509B2 (en) * 2009-02-27 2012-03-20 Visera Technologies Company, Limited Light emitting device having luminescent layer with opening to exposed bond pad on light emitting die for wire bonding pad to substrate
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US9093293B2 (en) 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
WO2010131498A1 (ja) * 2009-05-12 2010-11-18 三菱電機株式会社 レーザダイオード素子
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
US8436362B2 (en) * 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
DE102009051746A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
WO2011060319A1 (en) 2009-11-13 2011-05-19 Uni-Light Llc Led thermal management
US9039216B2 (en) * 2010-04-01 2015-05-26 Lg Innotek Co., Ltd. Light emitting device package and light unit having the same
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8431942B2 (en) * 2010-05-07 2013-04-30 Koninklijke Philips Electronics N.V. LED package with a rounded square lens
JP5803926B2 (ja) * 2010-09-03 2015-11-04 日亜化学工業株式会社 発光装置、及び発光装置用パッケージアレイ
US20120068218A1 (en) * 2010-09-17 2012-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally efficient packaging for a photonic device
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
CN103782400A (zh) * 2011-07-25 2014-05-07 克里公司 包括多组发光二极管的单片多结发光装置
US10468565B2 (en) * 2012-06-11 2019-11-05 Cree, Inc. LED package with multiple element light source and encapsulant having curved and/or planar surfaces
DE102012212320A1 (de) * 2012-07-13 2014-01-16 Osram Opto Semiconductors Gmbh Trägervorrichtung, Bauteile und Verfahren zum Herstellen von Bauteilen
CN102922661A (zh) * 2012-11-05 2013-02-13 苏州东山精密制造股份有限公司 一种led模压封装工艺及一种led组件
CN103280514A (zh) * 2013-05-29 2013-09-04 华南理工大学 一种led模组封装自动化方法
DE102013213073A1 (de) * 2013-07-04 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes
US9142432B2 (en) 2013-09-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package structures with recesses in molding compound
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
US9025423B1 (en) 2014-07-14 2015-05-05 HGST Netherlands B.V. Thermally conductive features for a heat-assisted magnetic recording head
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
KR102371448B1 (ko) 2014-10-02 2022-03-08 삼성디스플레이 주식회사 광원 및 그것을 포함하는 표시 장치
JP2016081562A (ja) 2014-10-09 2016-05-16 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
US10431568B2 (en) 2014-12-18 2019-10-01 Cree, Inc. Light emitting diodes, components and related methods
DE102015111492B4 (de) * 2015-07-15 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente und Verfahren zur Herstellung von Bauelementen
JP2017135148A (ja) * 2016-01-25 2017-08-03 スタンレー電気株式会社 半導体装置
TWI626774B (zh) * 2016-06-13 2018-06-11 開發晶照明（廈門）有限公司 Led支架和led封裝結構
TWI624884B (zh) * 2016-07-15 2018-05-21 Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same
CN106784252A (zh) * 2017-01-13 2017-05-31 深圳市纽艾迪电子科技有限公司 一种led基板
KR20200062762A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 마이크로 광원 어레이, 이를 포함한 디스플레이 장치 및 디스플레이 장치의 제조 방법
CN110504231B (zh) * 2019-09-18 2021-03-02 北京大学东莞光电研究院 一种半导体功率器件的制备方法
CN111697117B (zh) * 2020-06-23 2021-08-20 深圳市聚飞光电股份有限公司 芯片级封装方法及led封装器件
CN114755852B (zh) * 2022-04-21 2024-03-29 南京京东方显示技术有限公司 背板、背板加工方法、背光模组及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US6297598B1 (en) * 2001-02-20 2001-10-02 Harvatek Corp. Single-side mounted light emitting diode module
CN1905223A (zh) * 2006-08-07 2007-01-31 陈盈君 一种使用热电分离设计的低温共烧陶瓷的led光源封装结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926746A (en) * 1973-10-04 1975-12-16 Minnesota Mining & Mfg Electrical interconnection for metallized ceramic arrays
JP2787388B2 (ja) * 1992-03-06 1998-08-13 シャープ株式会社 発光装置のレンズ成形方法
JPH07131072A (ja) * 1993-10-29 1995-05-19 Rohm Co Ltd 面実装型側面発光器、および、これを用いた発光装置、ならびにこの発光装置を用いた液晶表示装置
TW383508B (en) 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
US6274890B1 (en) * 1997-01-15 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and its manufacturing method
DE29825062U1 (de) 1997-07-29 2004-07-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
ES2142281B1 (es) 1998-06-05 2000-12-01 Fernandez Angel Alberto Arias Sistema para gaita multitimbrica.
US6204523B1 (en) 1998-11-06 2001-03-20 Lumileds Lighting, U.S., Llc High stability optical encapsulation and packaging for light-emitting diodes in the green, blue, and near UV range
US6521916B2 (en) 1999-03-15 2003-02-18 Gentex Corporation Radiation emitter device having an encapsulant with different zones of thermal conductivity
JP2001326390A (ja) 2000-05-18 2001-11-22 Rohm Co Ltd 裏面発光チップ型発光素子およびそれに用いる絶縁性基板
JP4601128B2 (ja) * 2000-06-26 2010-12-22 株式会社光波 Ｌｅｄ光源およびその製造方法
US6518600B1 (en) 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003008065A (ja) * 2001-06-21 2003-01-10 Citizen Electronics Co Ltd Ｓｍｄ型光素子モジュールの製造方法
JP3509809B2 (ja) * 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
US7264378B2 (en) 2002-09-04 2007-09-04 Cree, Inc. Power surface mount light emitting die package
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
JP2004152952A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US7692206B2 (en) 2002-12-06 2010-04-06 Cree, Inc. Composite leadframe LED package and method of making the same
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4692722B2 (ja) * 2004-01-29 2011-06-01 セイコーエプソン株式会社 電子部品用パッケージおよび電子部品
US7355284B2 (en) 2004-03-29 2008-04-08 Cree, Inc. Semiconductor light emitting devices including flexible film having therein an optical element
US7280288B2 (en) 2004-06-04 2007-10-09 Cree, Inc. Composite optical lens with an integrated reflector
US7456499B2 (en) 2004-06-04 2008-11-25 Cree, Inc. Power light emitting die package with reflecting lens and the method of making the same
US7344902B2 (en) * 2004-11-15 2008-03-18 Philips Lumileds Lighting Company, Llc Overmolded lens over LED die
US20060292747A1 (en) 2005-06-27 2006-12-28 Loh Ban P Top-surface-mount power light emitter with integral heat sink
DE102005046450A1 (de) * 2005-09-28 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zu dessen Herstellung und optoelektronisches Bauteil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US6297598B1 (en) * 2001-02-20 2001-10-02 Harvatek Corp. Single-side mounted light emitting diode module
CN1905223A (zh) * 2006-08-07 2007-01-31 陈盈君 一种使用热电分离设计的低温共烧陶瓷的led光源封装结构

Also Published As

Publication number Publication date
TW200901518A (en) 2009-01-01
WO2008130541A3 (en) 2008-12-18
US20140256072A1 (en) 2014-09-11
EP2147468B1 (en) 2018-02-28
US8791491B2 (en) 2014-07-29
US20110284903A1 (en) 2011-11-24
TW201507208A (zh) 2015-02-16
CN101689590A (zh) 2010-03-31
CN102738318A (zh) 2012-10-17
US20080258168A1 (en) 2008-10-23
TWI467795B (zh) 2015-01-01
WO2008130541A2 (en) 2008-10-30
JP2010539676A (ja) 2010-12-16
EP2147468A2 (en) 2010-01-27
US7964888B2 (en) 2011-06-21
JP5512509B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
CN101689590B (zh) 半导体发光器件封装和方法
TWI459581B (zh) 用於半導體發光裝置封裝之子基板及包含子基板之半導體發光裝置封裝
KR101162404B1 (ko) 수지 밀봉 발광체 및 그 제조 방법
CN100364114C (zh) 光耦合器预装件、其形成方法以及光耦合器装置
TWI415293B (zh) 光電元件之製造方法及其封裝結構
CN101222010B (zh) 光电元件封装结构及其封装方法
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
CN100414698C (zh) 表面安装电源的发光晶粒封装
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
WO2011136236A1 (ja) リードフレーム、配線板、発光ユニット、照明装置
CN102185090B (zh) 一种采用cob封装的发光器件及其制造方法
US9214607B1 (en) Wire bonded light emitting diode (LED) components including reflective layer
CN101997074A (zh) 一种基于硅基板的led表面贴片式封装结构及其封装方法
US8502261B2 (en) Side mountable semiconductor light emitting device packages and panels
US20120043886A1 (en) Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
CN101728466A (zh) 高功率发光二极管陶瓷封装结构及其制造方法
CN102160197A (zh) 光电元件封装基座
TW201304205A (zh) 發光二極體封裝結構的製造方法
US20120025217A1 (en) Led lighting module
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR100864004B1 (ko) 초음파를 이용한 발광다이오드의 플립칩 패키징 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210708

Address after: California, USA

Patentee after: Kerui led Co.

Address before: North Carolina, USA

Patentee before: Kerry Corp.

TR01 Transfer of patent right