CN101686599A - 线路板的线路结构及其制作方法 - Google Patents
线路板的线路结构及其制作方法 Download PDFInfo
- Publication number
- CN101686599A CN101686599A CN200810166233A CN200810166233A CN101686599A CN 101686599 A CN101686599 A CN 101686599A CN 200810166233 A CN200810166233 A CN 200810166233A CN 200810166233 A CN200810166233 A CN 200810166233A CN 101686599 A CN101686599 A CN 101686599A
- Authority
- CN
- China
- Prior art keywords
- circuit
- dielectric layer
- circuits
- wiring board
- line construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种线路板的线路结构及其制作方法。一种线路板的线路结构,包括介电层、多个第一线路以及多个第二线路。介电层具有表面以及凹刻图案。第一线路配置于介电层的表面上。第二线路配置于介电层的凹刻图案内,其中第二线路的线宽小于第一线路的线宽,且任两相邻的这些第二线路的间距小于任两相邻的这些第一线路的间距。
Description
技术领域
本发明涉及一种线路板(circuit board)的线路结构(circuit structure)及其制作方法,且特别涉及一种在同一线路层中具有内埋式线路与非内埋式线路的线路板的线路结构及其制作方法。
背景技术
现今的线路板技术已从一般常见的非内埋式线路板发展为内埋式线路板(embedded circuit board)。详细而言,一般常见的非内埋式线路板的特征在于其线路是突出于介电层的表面上,而内埋式线路板的特征在于其线路是内埋于介电层中。目前,线路板的线路结构通常都是透过光刻与蚀刻工艺或激光烧蚀方式分别所形成。有关上述形成线路板的线路结构的方法,请参考图1A至图1E、图2A至图2C以及以下的说明。
图1A至图1E为已知线路板的线路结构制作方法的剖面示意图。请先参考图1A,依照已知的线路板的线路结构制作方法,首先,提供介电层12,其中介电层12具有表面12a。接着,请参考图1B,在介电层12的表面12a上形成金属层14。接着,请参考图1C,形成图案化掩模16于金属层14上。接着,请同时参考图1C与图1D,以图案化掩模16为蚀刻掩模,蚀刻部分暴露于图案化掩模16之外的金属层14,而形成一般线路图案14a与微细线路图案14b。之后,移除图案化掩模16,以暴露出一般线路图案14a与微细线图案14b。至此,线路板的线路结构10已大致完成。
由于已知的线路板的线路结构10是利用光刻与蚀刻工艺,以同时于线路层中形成一般线路图案14a与微细线图案14b,其中微细线路图案14b的线路14b’的线宽小于一般线路图案14a的线路14a’的线宽。然而,微细线路图案14b的线路14b’受限于蚀刻的工艺能力,造成已知蚀刻工艺无法稳定地控制蚀刻变异性(蚀刻液对金属层14与介电层12表面残铜的蚀刻程度),因此已知技术制作出的微细线路图案14b的线路14b’的线宽工艺公差较大,也就是说,蚀刻工艺无法精确地控制微细线路图案14b的线路14b’的线宽。换言之,已知的线路板的线路结构10利用光刻与蚀刻工艺,无法在同一介电层12的表面12a上制作出一般线路图案14a与较精确的微细线路图案14b。
图2A至图2C为已知内埋式线路板的线路结构的制作方法的剖面示意图。请先参考图2A,依照已知的内埋式线路板的线路结构的制作方法,首先,提供介电层22,其中介电层22具有表面22a。接着,请参考图2B,在介电层22的表面22a照射激光光束L,以形成第一凹刻图案22b与第二凹刻图案22c。之后,请参考图2C,形成一般线路图案24a于第一凹刻图案22b内以及形成微细线路图案24b于第二凹刻图案22c内。至此,内埋式线路板的线路结构20已大致完成。
已知的线路板的线路结构20是利用激光烧蚀的方式,以同时于线路层形成一般线路图案24a与微细线图案24b,其中一般线路图案24a的线路24a’的线宽大于微细线路图案24b的线路24b’的线宽,也就是说,第一凹刻图案22b需通过激光光束L烧蚀较大面积的介电层22来形成一般线路图案24a的线路24a’所需的线宽。然而,激光烧蚀较大面积时,需耗费较多的激光能量与较多的时间,另介电层22于长时间的激光烧蚀下,容易造成第一凹刻图案22b的底面有平整度不均的风险。换言之,激光烧蚀的方式不适于制作内埋式线路板的线路结构20的一般线路图案24a,除了需消耗较多的时间外,也有线路品质不稳定的风险。
发明内容
本发明提供一种线路板的线路结构及其制作方法,可节省工艺时间、提升品质,并提高产能。
本发明提出一种线路板的线路结构,其包括介电层、多个第一线路以及多个第二线路。介电层具有表面以及凹刻图案。这些第一线路配置于介电层的表面上。这些第二线路配置于介电层的凹刻图案内,其中这些第二线路的线宽分别小于这些第一线路的线宽,且任两相邻的这些第二线路的间距小于任两相邻的这些第一线路的间距。
在本发明的实施例中,上述的线路板的线路结构还包括图案化沉积层。图案化沉积层配置于这些第一线路与介电层的表面之间以及这些第二线路与凹刻图案的内壁之间。
在本发明的实施例中,上述的图案化沉积层的材料包括铜、铝、镍、锌、金。
在本发明的实施例中,上述的这些第一线路的材料包括铜、铝。
在本发明的实施例中,上述的这些第二线路的材料包括铜、铝。
在本发明的实施例中,上述的这些第二线路与介电层的表面实质上切齐。
本发明提出一种线路板的线路结构的制作方法。首先,提供介电层。介电层具有表面。接着,对介电层的部分表面照射激光光束,以形成凹刻图案。接着,形成金属层于介电层上,其中金属层覆盖表面与凹刻图案。之后,进行光刻及蚀刻工艺,以形成多个第一线路与多个第二线路,其中这些第一线路位于介电层的表面上,这些第二线路位于介电层的凹刻图案内,这些第二线路的线宽分别小于这些第一线路的线宽,且任两相邻的这些第二线路的间距小于任两相邻的这些第一线路的间距。
在本发明的实施例中,上述的形成金属层于介电层上之前,还包括形成沉积层于介电层的表面上,其中沉积层覆盖凹刻图案的内壁。接着,透过沉积层而电镀形成金属层。
在本发明的实施例中,上述的形成沉积层的方式包括溅镀。
在本发明的实施例中,上述形成的沉积层的材料包括铜、铝、镍、锌、金。
在本发明的实施例中,上述的进行光刻及蚀刻工艺的步骤包括形成图案化掩模于金属层上。接着,以图案化掩模为蚀刻掩模,透过第一蚀刻程序移除部分暴露于图案化掩模之外的金属层,以及透过第二蚀刻程序移除位于被暴露出的部分金属层底下的沉积层,以形成这些第一线路与这些第二线路。之后,移除图案化掩模。
在本发明的实施例中,上述的该第一蚀刻程序与该第二蚀刻程序实质上不同。
在本发明的实施例中,上述的金属层的材料包括铜、铝。
在本发明的实施例中,上述的这些第二线路与介电层的表面实质上切齐。
基于上述,本发明先采用激光烧蚀技术于介电层形成凹刻图案,接着在采用光刻与蚀刻工艺来制作突出于介电层表面的这些第一线路(例如是一般线路)以及位于凹刻图案内的这些第二线路(例如是微细线路),相较于已知利用同一工艺技术(激光烧蚀技术或光刻与蚀刻工艺)以同时形成微细线路与一般线路而言,本发明的线路板的线路结构及其制作方法,可以缩短工艺时间、提升品质,并提高产能。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举实施例,并配合所附图作详细说明如下。
附图说明
图1A至图1E为已知线路板的线路结构制作方法的剖面示意图。
图2A至图2C为已知内埋式线路板的线路结构的制作方法的剖面示意图。
图3为本发明的实施例的一种线路板的线路结构的剖面示意图。
图4A至图4G是本发明的实施例的线路板的线路结构的制作方法的剖面示意图。
附图标记说明
10:线路板的线路结构 12a、22a:表面
12、22:介电层 14:金属层
14a、24a:一般线路图案 14a’、14b’、24a’、24b’:线路
14b、24b:微细线路图案 16:图案化掩模
20:内埋式线路板的线路结构 22b:第一凹刻图案
22c:第二凹刻图案 100:线路板的线路结构
110:介电层 124:第二线路
112:表面 130:沉积层
114:凹刻图案 132:图案化沉积层
120:金属层 140:图案化掩模
122:第一线路 L:激光光束
具体实施方式
图3为本发明的实施例的一种线路板的线路结构的剖面示意图。请参考图3,在本实施例中,线路板的线路结构100包括介电层110、多个第一线路122(图3中仅示意地绘示两个)以及多个第二线路124(图3中仅示意地绘示四个)。介电层110具有表面112以及凹刻图案114。这些第一线路122配置于介电层110的表面112上。这些第二线路124配置于介电层110的凹刻图案114内,其中这些第二线路124的线宽分别小于这些第一线路122的线宽。特别是,在本实施例中,这些第一线路122与这些第二线路124同属于一线路层,且这些第一线路122的材料与这些第二线路124的材料可以相同,其材料例如是铜、铝。
值得一提的是,线路板的线路结构100可以仅具有单一线路层,或是具有多层线路层。也就是说,线路板可以是单层线路板(single layer circuitboard)、双层线路板(double layer circuit board)或多层线路板(multi-layercircuit board)。在本实施例中,图3仅以线路板的线路结构100为单层线路层进行说明。
详细而言,这些第一线路122位于介电层110的表面112上,也就是说,这些第一线路122突出于介电层110的表面112,此为一般常见的非内埋式线路。这些第二线路124位于介电层110的凹刻图案114内,且这些第二线路124与介电层110的表面112实质上切齐,换言之,线路板的线路结构100的这些第二线路124基本上可算是一种内埋式线路。
此外,在本实施例中,这些第二线路124的线宽分别小于这些第一线路122的线宽,也就是说,这些第一线路122相对于这些第二线路124而言,可视为一般线路,这些第二线路124相对于这些第一线路122而言,可视为微细线路。举例而言,在本实施例中,这些第二线路124的线宽例如小于50微米(μm),而这些第二线路124的线宽小于第一线路122的线宽,换言之,这些第一线路122的线宽为50微米(μm)以上。另外,任两相邻的这些第二线路124的间距小于任两相邻的这些第一线路122的间距。详细而言,通常任两相邻的这些第一线路122的间距实质上与每一第一线路122的线宽相同,也就是说,第一线路122的线宽设计为50微米(μm)时,任两相邻的这些第一线路122的间距也会设计为50微米(μm)。同理,任两相邻的这些第二线路124的间距实质上与每一第二线路124的线宽相同。在此必须说明的是,在其他的实施例中,若线路有信号传输功能的特性阻抗的指定需求时,其线宽与两相邻的线路的间距亦可不相同。
简言之,本实施例的线路板的线路结构100,其在同一线路层中具有突出于介电层110的表面112的这些第一线路122以及内埋于介电层110的凹刻图案114内的这些第二线路124,其中这些第二线路124的线宽分别小于这些第一线路122的线宽,且任两相邻的这些第二线路124的间距小于任两相邻的这些第一线路122的间距。换言之,本发明的线路板的线路结构100于同一线路层中具有内埋式的微细线路与非内埋式的一般线路。
以上仅介绍本发明的线路板的线路结构100,并未介绍本发明的线路板的线路结构100的制作方法。对此,以下将以实施例来说明线路板的线路结构100A的制作方法,且实施例中以单层线路板的线路结构为例,并配合图4A至图4G对线路板的线路结构100A的制作方法进行详细的说明。
图4A至图4G是本发明的实施例的线路板的线路结构的制作方法的剖面示意图。请先参考图4A,依照本实施例的线路板的线路结构100A的制作方法,首先,提供介电层110,其中介电层110具有表面112。
接着,请参考图4B,对介电层110的部分表面112照射激光光束L,以形成凹刻图案114,而激光光束L可以是由二氧化碳激光光源、紫外光激光光源或其他适当的激光机台所提供。在此必须说明的是,由于本实施例的凹刻图案114是利用激光光束L来形成,所以凹刻图案114可以形成于介电层110的表面112的任意位置,因此,图4B的凹刻图案114的位置与排列方式仅为举例说明,并不以此限。
接着,请参考图4C,形成沉积层130于介电层110的表面112上,且沉积层130覆盖凹刻图案114的内壁。在本实施例中,形成沉积层130的方式包括溅镀,且沉积层130例如是以化学铜层所沉积而成,以有助于后续进行电镀工艺。当然,在其他未绘示的实施例中,沉积层130的材料也可以是与将来所形成的这些第一线路122与这些第二线路124(请参考图4E)的材料不同,其材料例如是铝、镍、锌、或金。
接着,请参考图4D,透过沉积层130而电镀形成金属层120,其中金属层120覆盖介电层110的表面112与凹刻图案114。在本实施例中,金属层120的材料包括铜。当然,在其他的未绘示的实施例中,金属层120的材料亦可以是包括铝。
接着,请参考图4E,进行光刻及蚀刻工艺。以下介绍形成第一线路122与第二线路124的实施例,但不以此为限。首先,形成图案化掩模140于金属层120上。接着,请同时参考图4E与图4F,以图案化掩模140为蚀刻掩模,透过第一蚀刻程序移除部分暴露于图案化掩模140之外的金属层120,以及透过第二蚀刻程序移除位于被暴露出的部分金属层120底下的沉积层130,以形成多个第一线路122(图4F中仅示意地绘示两个)、多个第二线路124(图4F中仅示意地绘示四个)以及图案化沉积层132,其中这些第二线路124的线宽分别小于这些第一线路122的线宽,且任两相邻的这些第二线路124的间距小于任两相邻的这些第一线路122的间距。
详细而言,这些第一线路122形成于介电层110的表面112上与图案化掩模140之间,而这些第二线路124形成于介电层110的凹刻图案114内,且这些第二线路124与介电层110的表面112实质上切齐。换言之,这些突出于介电层110的表面112的第一线路122可视为一般常见的非内埋式线路,而这些内埋于介电层110的凹刻图案114内的第二线路124可视为一种内埋式线路。此外,图案化沉积层132是位于这些第一线路122与介电层110的表面112之间以及这些第二线路124与介电层110的凹刻图案114的内壁之间。
具体而言,由于本实施例的这些第一线路122的线宽较大,其例如为50微米(μm)以上,所以采用适于制作较大线宽的光刻及蚀刻工艺,在介电层110的表面112上形成这些第一线路122。特别是,由于这些第一线路122的线宽较大,因此这些第一线路122不受光刻及蚀刻工艺能力的限制。此外,由于光刻及蚀刻工艺的工艺速度快,因此可缩短这些第一线路122的工艺时间。
承上述,本实施例的这些第二线路124形成于介电层110的凹刻图案114内,而凹刻图案114是利用激光光束L烧蚀介电层110所形成(请参考图4B),换言之,激光光束L所烧蚀的凹刻图案114的宽度即这些第二线路124的线宽。也就是说,可通过控制激光光束L的能量与烧蚀速率来得到所需的凹刻图案114的宽度,以精确地控制这些第二线路124的线宽。此外,由于这些第二线路124的线宽较小,其例如为小于50微米(μm),因此激光光束L(请参考图4B)烧蚀介电层110的时间很短,换言之,可缩短凹刻图案114的工艺时间。
在此必须说明的是,在其他未绘示的实施例中,当沉积层130的材料与金属层120的材料不同时,透过第一次蚀刻程序移除部分暴露于图案化掩模140之外的金属层120后,可通过金属层120底下被暴露出的沉积层130作为图案化蚀刻的指标作用,用以辨识金属层120的蚀刻进度。当然,在本实施例中,第一蚀刻程序与第二蚀刻程序实质上不同,其中蚀刻程序包括蚀刻药水与蚀刻操作条件等,换言之,移除金属层120与移除沉积层130是分别采用不同的蚀刻程序。
之后,请参考图4G,移除图案化掩模140,以暴露出这些第一线路122。至此,在介电层110的表面112已完成这些第一线路122,在介电层110的凹刻图案114内已完成这些第二线路124,换言之,线路板的线路结构100A已大致完成。
简言之,本实施例的线路板的线路结构100A是采用激光光束L以及减成法(subtractive process)所制作,线路板的线路结构100A先利用激光光束L于介电层110的表面112形成凹刻图案114,之后,电镀金属层120并以图案化掩模140为蚀刻掩模,蚀刻部分暴露于图案化掩模140之外的金属层120,然后,在移除图案化掩模140,以构成内埋于介电层110的这些第二线路124与突出于介电层110的这些第一线路122。由于本实施例采用不同的工艺技术的优势来形成这些第一线路122与这些第二线路124,因此于制作方法的过程中,可以有效地缩短工艺时间、提升品质,并提高产能。
综上所述,由于本发明采用激光烧蚀以及光刻及蚀刻工艺技术,以于同一线路层中分别形成突出于介电层表面的这些第一线路以及内埋于介电层凹刻图案内的这些第二线路,其中这些第二线路的线宽分别小于这些第一线路的线宽,且任两相邻的这些第二线路的间距小于任两相邻的这些第一线路的间距。如此,本发明的线路板的线路结构即可于同一线路层中具有内埋式的微细线路与非内埋式的一般线路,相较于已知利用同一工艺技术以同时形成微细线路与一般线路而言,本发明的线路板的线路结构及其制作方法,可以缩短工艺时间、提升品质,并提高产能。
虽然本发明已以实施例披露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的权利要求所界定的为准。
Claims (14)
1.一种线路板的线路结构,包括:
介电层,具有表面以及凹刻图案;
多个第一线路,配置于该介电层的该表面上;以及
多个第二线路,配置于该介电层的该凹刻图案内,其中所述第二线路的线宽分别小于所述第一线路的线宽,且任两相邻的所述第二线路的间距小于任两相邻的所述第一线路的间距。
2.如权利要求1所述的线路板的线路结构,还包括图案化沉积层,配置于所述第一线路与该介电层的该表面之间以及所述第二线路与该凹刻图案的内壁之间。
3.如权利要求2所述的线路板的线路结构,其中该图案化沉积层的材料包括铜、铝、镍、锌或金。
4.如权利要求1所述的线路板的线路结构,其中所述第一线路的材料包括铜或铝。
5.如权利要求1所述的线路板的线路结构,其中所述第二线路的材料包括铜或铝。
6.如权利要求1所述的线路板的线路结构,其中所述第二线路与该介电层的该表面实质上切齐。
7.一种线路板的线路结构的制作方法,包括:
提供介电层,具有表面;
对该介电层的部分该表面照射激光光束,以形成凹刻图案;
形成金属层于该介电层上,其中该金属层覆盖该表面与该凹刻图案;以及
进行光刻及蚀刻工艺,以形成多个第一线路与多个第二线路,其中所述第一线路位于该介电层的该表面上,所述第二线路位于该介电层的该凹刻图案内,所述第二线路的线宽分别小于所述第一线路的线宽,且任两相邻的所述第二线路的间距小于任两相邻的所述第一线路的间距。
8.如权利要求7所述的线路板的线路结构的制作方法,其中形成该金属层于该介电层上之前,还包括:
形成沉积层于该介电层的该表面上,其中该沉积层覆盖该凹刻图案的内壁;以及
透过该沉积层而电镀形成该金属层。
9.如权利要求8所述的线路板的线路结构的制作方法,其中形成该沉积层的方式包括溅镀。
10.如权利要求8所述的线路板的线路结构的制作方法,其中该沉积层的材料包括铜、铝、镍、锌或金。
11.如权利要求8所述的线路板的线路结构的制作方法,其中进行该光刻及蚀刻工艺的步骤,包括:
形成图案化掩模于该金属层上;
以该图案化掩模为蚀刻掩模,透过第一蚀刻程序移除部分暴露于该图案化掩模之外的该金属层,以及透过第二蚀刻程序移除位于被暴露出的部分该金属层底下的该沉积层,以形成所述第一线路与所述第二线路;以及
移除该图案化掩模。
12.如权利要求11所述的线路板的线路结构的制作方法,其中该第一蚀刻程序与该第二蚀刻程序实质上不同。
13.如权利要求7所述的线路板的线路结构的制作方法,该金属层的材料包括铜或铝。
14.如权利要求7所述的线路板的线路结构的制作方法,其中所述第二线路与该介电层的该表面实质上切齐。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101662333A CN101686599B (zh) | 2008-09-24 | 2008-09-24 | 线路板的线路结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101662333A CN101686599B (zh) | 2008-09-24 | 2008-09-24 | 线路板的线路结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101686599A true CN101686599A (zh) | 2010-03-31 |
CN101686599B CN101686599B (zh) | 2011-08-10 |
Family
ID=42049473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101662333A Active CN101686599B (zh) | 2008-09-24 | 2008-09-24 | 线路板的线路结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101686599B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108207083A (zh) * | 2016-12-19 | 2018-06-26 | 欣兴电子股份有限公司 | 线路板的制作方法及其结构 |
CN114023915A (zh) * | 2021-10-19 | 2022-02-08 | Tcl华星光电技术有限公司 | 用于显示装置的基板的线路制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960028736A (ko) * | 1994-12-07 | 1996-07-22 | 오오가 노리오 | 프린트 기판 |
DE102004005300A1 (de) * | 2004-01-29 | 2005-09-08 | Atotech Deutschland Gmbh | Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens |
JP4298558B2 (ja) * | 2004-03-29 | 2009-07-22 | 京都エレックス株式会社 | 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板 |
-
2008
- 2008-09-24 CN CN2008101662333A patent/CN101686599B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108207083A (zh) * | 2016-12-19 | 2018-06-26 | 欣兴电子股份有限公司 | 线路板的制作方法及其结构 |
CN114023915A (zh) * | 2021-10-19 | 2022-02-08 | Tcl华星光电技术有限公司 | 用于显示装置的基板的线路制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101686599B (zh) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006237619A (ja) | 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法 | |
JP2008283140A (ja) | 配線基板の製造方法及び配線基板 | |
JP4099501B2 (ja) | プリント基板の製造方法 | |
RU2543518C1 (ru) | Способ изготовления двусторонней печатной платы | |
CN111356296A (zh) | 电路板精密线路的制备方法、电路板精密线路及电路板 | |
JP2007180212A (ja) | 配線基板の製造方法、配線基板の中間製品 | |
CN101351083B (zh) | 线路板及其工艺 | |
CN101686599B (zh) | 线路板的线路结构及其制作方法 | |
US20110089138A1 (en) | Method of manufacturing printed circuit board | |
JP6381997B2 (ja) | 印刷配線板の製造方法 | |
CN103917052B (zh) | 一种用激光直接成型技术加工电路板的方法 | |
US8466369B2 (en) | Circuit structure of circuit board | |
JP2011139010A (ja) | 回路基板およびその製造方法 | |
CN102131346B (zh) | 线路板及其制作方法 | |
CN104703401A (zh) | 一种电路板的电镀方法 | |
US20120080137A1 (en) | Manufacturing method of circuit board | |
CN109429429B (zh) | 印制电路板中垂直走线的制作方法及印制电路板 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
CN105491791A (zh) | 一种带盲孔电路板及其加工方法 | |
CN103260357A (zh) | 布线基板的制造方法 | |
CN110519917B (zh) | 一种通孔的制造方法 | |
JP2006108270A (ja) | フレキシブルプリント基板の製造方法 | |
KR20180002429A (ko) | 세미 애디티브법에 의해 프린트 회로 기판을 제조하는 방법 | |
KR102279623B1 (ko) | 미세 패턴을 갖는 마스터 몰드를 이용한 연성회로기판의 제조방법 | |
TWI619415B (zh) | Method for making printed circuit board by semi-additive method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |