CN101681326A

CN101681326A - 在主从装置之间传输数据的方法

Info

Publication number: CN101681326A
Application number: CN200880017296A
Authority: CN
Inventors: P·戈尔利克; S·西曼; E·埃希
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2007-05-25
Filing date: 2008-05-07
Publication date: 2010-03-24
Anticipated expiration: 2028-05-07
Also published as: ATE516552T1; US8516174B2; CN101681326B; ES2366166T3; WO2008145494A1; EP2153334A1; DE102007024737A1; EP2153334B1; US20100138576A1; JP4917671B2; JP2010528509A

Abstract

一种在主装置(2)和一个或更多个从装置(3、4、5)之间经由总线系统(6)传输数据帧的方法，所述总线系统(6)具有至少一个请求线路(16)、响应线路(17)以及至少一个选择线路(15)，所述请求线路用于将请求数据帧(RQ1、RQ2)从所述主装置(2)传输至所述从装置(3、4、5)，所述响应线路用于将响应数据帧(RP1、RP2)从所述从装置(3、4、5)传输至所述主装置(2)，所述选择线路用于激活所述从装置(3、4、5)，其中，传输具有至少一个地址位(SA)、多个用户数据位(LD)和至少一个长度指示位(DL)的请求数据帧和响应数据帧(RQ1、RQ2、RP1、RP2)，所述地址位用于为所述从装置(3、4、5)之一寻址，所述长度指示位指示数据帧长度。

Description

在主从装置之间传输数据的方法

技术领域

本发明涉及一种在主装置和多个从装置之间传输数据帧的方法，一种计算机程序产品以及一种通信网络，所述计算机程序产品促使在一个或多个程序控制的主装置和/或从装置上执行相应的方法，所述通信网络具有主装置和从装置并适合用于执行所述方法。

背景技术

在例如作为主装置应用的微控制器这样的中央控制单元和作为从装置应用的传感器这样的外围设备之间传输数据时经常应用串行总线系统。在机动车中例如常用串行外围设备接口(SPI：Serial PeripheralInterface)总线。在此在线路上将串行时钟信号从微控制器传输至所连接的传感器。设有数据线路，其用于从微控制器至传感器的数据传输(MOSI＝Master Out Slave In)；设有数据线路，其用于从传感器至微控制器的数据传输(MISO＝Master In Slave Out)；并且设有片选线路，用于选择一个或更多个所连接的传感器(CSB＝Chip Select)。针对这种基于四线路的总线系统已经公开了各种数据协议。

例如已经建议，设置对应于现有外围装置数量的其它选择线路或者说片选线路，这在相应的微控制器上造成了多个选择端口。这使得当在选择周期之内出现请求或者响应时，在由选择信号的预定电平限定的选定或者选择周期中，经由MOSI或者MISO线路传输请求数据帧和相应的响应数据帧。然而响应的第一位，即最高有效位或最左位不是特定于请求而被占用的，这是因为所选定的从装置或者说外围装置必需首先至少部分地分析请求数据帧。因而没有有效利用数据帧的所有位。

当仅设置单个选择线路并且限定通过在请求数据帧(其是经由MOSI线路发送的)中的地址位选择选定的外围设备时，就会出现类似问题。如果在同一个选择周期中不仅传输请求数据帧也传输相应的响应数据帧，则相应的响应数据帧的第一位不能特定于具体请求而被占用。此外已经建议了在不同的选择周期中发送请求数据帧和响应数据帧。从而在时间上分开在微控制器的请求和所选的从装置或者外围装置的相应的响应。虽然可以应用完整的数据帧来传输特定于具体请求的位，但是当例如在所谓Autoliv协议的情况下各个传感器连接在片选线路上时，数据流量减半。

从此出发本发明的任务在于实现一种用于在主装置和从装置之间传输数据的改进方法。

发明内容

根据本发明规定一种用于在主装置和一个或多个从装置之间经由总线系统传输数据帧的方法。所述总线系统具有至少一个请求线路、响应线路以及至少一个选择线路，所述请求线路用于将请求数据帧从所述主装置传输至所述从装置，所述响应线路用于将响应数据帧从所述从装置传输至所述主装置，所述选择线路用于激活所述从装置。在此传输具有至少一个地址位、多个用户数据位和至少一个长度指示位的请求数据帧和响应数据帧，所述地址位用于为所述从装置之一的寻址，所述长度指示位指示数据帧长度。

主装置例如可以理解为微控制器或者用于分析传感器数据的中央计算单元。外围装置、传感器装置或者其它可控装置可以考虑作为从装置。请求数据帧和响应数据帧优选相互同步传输。例如可以想到，总是紧随请求数据帧传输对应的响应数据帧，在这里涉及两种不同选择周期。例如通过改变选择线路上的选择信号的电平启动请求数据帧和响应数据帧的相应传输。在传输请求数据帧和/或响应数据帧期间，由主装置将选择信号设定在预定的逻辑电平上。优选的是，由被寻址的从装置跟随请求数据帧地传输具有相同地址位的响应数据帧。

本发明特别实现了由所述被寻址的从装置依据请求数据帧的用户数据位发送长的例如具有32位的响应数据帧。例如当作为主装置的微控制器从作为从装置的传感器请求特别大量的数据时，这可能是必需的。当然，也可以依据请求数据帧的用户数据位传输紧随其后的延长了附加位的请求数据帧。在用户数据位中例如记录了涉及询问传感器数据的指令。因为主装置期望延长的响应数据帧，为了不影响数据传输的同步性，所以也发送跟随的延长的请求数据帧，所述请求数据帧在时间上相同地与延长的响应数据帧并列传输。延长响应数据帧也可能是必需的，例如当与写指令或者待写数据同时发送较长的请求数据帧时。

延长的请求数据帧的附加位优选具有检验位特别是用于循环冗余检验的检验位，并且长度指示位指示延长的请求帧的长度。循环冗余检验是用于确定待传输数据的校验值的方法，以便能够在传输数据时识别差错。

如果发送延长的请求数据帧，则同步发送的响应数据帧的长度指示位指示响应数据帧的未改变的长度。只要选择信号通过主装置控制地响应于有关从装置地发送这些位，那么就出现了延长的响应数据帧。

在本方法的一种变形方式中，依据长度指示位，各个数据帧均具有校验位或者用于循环冗余检验的检验位。因此例如可以在从16位至32位的各种数据帧长度之间转换，其中，作为较长数据帧的附加的安全特征实施循环冗余检验。

优选将地址位作为相应数据帧的最高位传输。因而保证了尽可能最快地识别所被寻址的从装置的地址。此外优选的是，传输处于请求数据帧中的预定比特位置(位位置)上的读写位，并且传输处于响应数据帧中的相同比特位置上的状态位。由此在从装置的情况下简化了例如指令这样的用户数据的解码。另外，状态位能够提供在数据传输中或者在从装置中关于差错的说明。优选同时确定所有数据帧的地址位、用户数据位、长度指示位、读写位、状态位、校验位和/或检验位的比特位置。

本发明还提供了一种通信网络，其具有连接在总线系统上的至少一个主装置和多个从装置，其中，所述主装置和从装置被配置用于执行传输数据帧的相应方法。该总线系统例如可以被实施为SPI总线。

本发明的其它有利构造方式是从属权利要求以及下面描述的实施例的主题。

附图说明

下面根据优选实施方式并结合附图进一步说明本发明。图中：

图1示出用于实施本发明数据传输方法的通信网络的一个实施方式；

图2举例示出数据帧结构；

图3示出请求数据帧和响应数据帧的时序；

图4是16位数据帧和延长至32位的数据帧的一个实施例；

图5是32位数据帧的一个实施例；以及

图6示出在主装置和从装置中的方法步骤。

在所有附图中，只要未加以另外说明，那么相同或者说功能相同的元件具有同样的附图标记。

具体实施方式

图1示出的通信网络1具有主装置2和多个从装置3、4、5。主装置2例如可以是微控制器。从装置3、4、5例如可以是具有传感器元件的专用集成电路(ASICs：Application Specific Integrated Circuits)。例如也可以将从装置3、4、5设计成传感器。可以想到的是例如在机动车内，通过微控制器2根据与各个车轴有关的转速数据、加速度数据、转数数据和/或转向角数据(它们是由相应传感器3、4、5提供的)来控制电子稳定系统(ESP)。以下将术语“主装置”和“微控制器”以及“从装置”、“传感器”、“传感器装置和外围装置”用作近义词。

传感器3、4、5经由总线系统6与主装置2连接，总线系统6例如是SPI总线。在此总线系统6具有选择线路或者说片选线路15、请求线路或者说MOSI线路16、响应线路或者说MISO线路17和用于时钟信号SCLK的时钟线路18。主装置2在其输出端10生成时钟信号SCLK，时钟信号SCLK经由时钟线路18被传输至从装置3、4、5的相应的输入端口14。主装置2在输出端7生成片选信号CSB，片选信号CSB经由选择线路15被传输至从装置3、4、5的相应的输入端11。片选信号通常是低电平有效的，也就是说，从装置3、4、5在片选信号是逻辑低电平情况下被激活，并且等待连接在相应接口12上的请求线路16上的请求数据。之后相应所选的从装置3、4、5经由相应的输出端13将响应数据帧传输至响应线路17，响应线路17通向主装置的相应输入端9。

图2示出典型的16位数据帧。在此，在行FR中示出请求数据帧MOSI和响应数据帧MISO的位编号，请求数据帧MOSI和响应数据帧MISO是在下方两行内示出的。在相应的响应数据线路或者请求数据线路上随着时钟信号SCLK传输数据帧的这些位。低电平有效的片选信号以CSB标识。通过彼此分离的两个请求数据线路和响应数据线路16、17使得能够同时同步传输例如包含16位的请求数据帧和响应数据帧。

然而在仅具有一个选择线路15的实施方式中，选择信号或者说片选信号CSB同时激活所有连接在选择线路15上的从装置3、4、5。因而根据本发明，通过将地址位插入请求数据帧进行寻址，从而选择相应被请求的从装置。在此本发明还规定，在由处于低电平的片选信号CSB限定的选择周期中，不同时传输所选的从装置的请求数据帧和所选的从装置的响应数据帧。与此不同，如图3进一步示出的，本发明规定，在紧随前一选择周期的选择周期内发送对应于请求数据帧RQ1的响应数据帧RP1。在图1所示的结构中，例如在选择周期CY1中将主装置2的第一请求数据帧RQ1经由MOSI线路发送至从装置3、4、5。在此请求数据帧包含对这些从装置之一寻址的地址位。在随后的选择周期CY2中，在第一请求数据帧RQ1中通过地址位标识的从装置经由MISO线路发送相应的响应数据帧RP1。这样就保证了为用户数据准备好完整的数据帧，这是因为在第一请求数据帧RQ1中被寻址的从装置有足够的时间解码请求数据帧RQ1内的相应的请求指令。不仅经由MOSI线路16发送的请求数据帧RQ1、RQ2而且由从装置经由MISO线路17发送的响应数据帧RP0、RP1都具有同样的结构。通常请求数据帧在预定的比特位置上总是具有读写位，而响应数据帧在该比特位置上具有状态位。这将在后面详细说明。

图4例示出16位数据帧。在此首先示出具有16位长的请求数据帧RQ1。在图4中左边示出的是最高有效位，右边示出的是最低有效位。请求数据帧的前三个位(也就是最高的三个位)由地址位SA0、SA1、SA2占用。这些地址位确定主装置2请求哪个从装置3、4、5。读写位RD/WR被规定为请求数据帧RQ1的第四最高位，读写位RD/WR通知所寻址的从装置3、4、5是否携带有写指令或读指令。这简化了对相应传输的指令的解码。在第五和第六最高位上设有定义请求数据帧RQ1长度的两个长度指示位DL0、DL1。在两个长度指示位的情况下例如可以想到这样的编码，其中，00代表16位请求数据帧，01代表32位帧长度，10代表48位数据帧，而11代表64位数据帧。在此其他的分配方式也是可行的。在被实施为校验位PAR的最低有效位之间设置九位用户数据LD0至LD8。在请求中的用户数据LD0至LD8通常是通过地址位SA0、SA1、SA2寻址的从装置的指令。在响应RP中的用户数据LD0至LD8是传感器数据，传感器将这些传感器数据发回至微控制器。

在图4中用RP表示相应地随后由所被寻址的从装置3、4、5发送的响应数据帧。响应数据帧RP的结构与前述选择周期中发送的请求数据帧RQ1的结构一样。地址位SA0、SA1、SA2占据了在先的或者说最高的三个位，这三个地址位对应于进行发送的从装置3、4、5的地址。代替读写位，第四最高比特位置被规定为状态位GS。当从装置3、4、5识别到例如前面的请求数据帧RQ1的数据传输有错误时，从装置3、4、5通过相应状态位GS报告错误。最低有效位仍然是校验位PAR，其中，在状态位GS和校验位PAR的比特位置之间具有例如传感器数据的用户数据位LD0至LD8。

图4还示出包含32位的加长的请求数据帧RQ1′。由于主装置2向从装置3、4、5的请求，可能使得期望更多的用户数据位。主装置2例如可以通过请求数据帧的用户数据LD中的相应指令指示所寻址的从装置3、4、5在响应数据帧中发回具有18个或者更多用户数据位LD的32位数据帧。为保证经由相应SPI总线的数据传输的同步性，在响应数据帧较长时必须延长并行地发送的后续的请求数据帧RQ1′。延长的请求数据帧RQ1′首先在前16位中具有常见的数据结构，随后具有附加位AD0至AD7和作为循环冗余检验的检验位的八个检验位CR0至CR7。在所延长的请求数据帧RQ1′的长度指示位DL0、DL1中将考虑到16位的延长。例如能够规定数据帧以16位增量延长。因而在两个长度指示位中得到具有16、32、48或者64位长度的数据帧。通过这些长度指示位可以指示在相应的数据帧中的用户数据位LD的数量，或者也可以指示数据帧的完整长度，这包括地址位SA0、SA1、SA2、状态位GS或者读写位RD/WR、长度指示位DL0、DL1、校验位PAR、CR0至CR7和用户数据位LD。

假如主装置2发送延长的请求数据帧RQ1′，则主装置2同时还接收有效的响应数据帧，该有效的响应数据帧的结构和长度如在图4中以RP表示的那样。长度指示位DL0、DL1依然指示16位数据帧长度。在并行地发送的延长的请求数据帧RQ1′的传输期间，只要选择信号CSB激活从装置，那么该从装置就继续添加其它附加位。因而本发明允许简单地在各种数据帧长度之间进行转换，这些数据帧长度例如取决于从装置3、4、5的用户数据或者说在那里嵌入的指令的类型，或者取决于发回主装置2的传感器信号。

可以确定的是，不同于简单的奇偶校验，从大于16位的数据帧长度开始插入用于8位循环冗余检验的检验位作为最低有效位。在简单的循环冗余检验CRC的情况下，将待传输数据看作为二进制的多项式系数并且用预定的生成多项式模除相应的多项式。这样得到的模余数得到了CRC检验位。为了验证所传输的数据(即，用户数据)没有差错，将所接收的加入了CRC检验位的用户数据解析为二进制序列，并且再次用所确定的CRC多项式进行模除。假如没有得到模余数，则将所传输的用户数据看做是无差错的。在此其他复杂的循环冗余检验也是可以想到的。

图5示出32位长度的请求数据帧RQ2和相应的响应数据帧RP2的一个示例。它们的最高有效比特位置均被三个地址位SA0、SA1、SA2占据。在请求数据帧RQ2中，第四最高位是读写位RD/WR；而在响应数据帧RP2中，第四最高位是状态位GS。紧随读写位RD/WD的是两个长度指示位DL0、DL1，这两个长度指示位DL0、DL1例如在编码01时，指示32位的数据帧长度。八个最低有效位被规定为CRC检验位，这些CRC检验位针对设置在长度指示位和检验位之间的用户数据位LD0至LD17。在形成片选周期的32个时钟周期中传输32位数据帧。响应数据帧RP2在选择周期中传输，该选择周期紧跟在请求数据帧RQ2中已被传输的选择周期之后。

图6示意示出主装置2和从装置3执行哪些方法步骤。如此构造相应的装置，即，在此这些装置执行前述方法并且相应地生成数据帧。例如根据图4或者图5，相应的从装置3包含请求数据帧RQ。在第一步骤S1中，根据接收的长度指示位确定是否是16位数据帧或者更长的数据帧。对长度大于16位的所有数据帧执行8位CRC。假如长度指示位指示16位请求数据帧，则仅借助于所传输的校验位PAR校验所述16位请求数据帧。随后在步骤S2中，在传感器或者从装置3的选定期间，根据长度指示位确定所需的时钟数量。进而执行安全检查，是否所有数据都已经按照所指示的长度在由长度指示位确定的时钟被获得。因为长度指示位编码请求数据帧位的数量，所以由此也确定了请求时钟的数量。可以提取请求的用户数据，这是因为这些指令具有已知的长度，并且根据读写位知道了，其是写指令还是读指令。可以提取响应的用户数据，这是因为通过长度指示位知道了数据帧终结于哪个位置或者说用户数据在帧内位于哪里。

在主装置2方面，同样首先根据长度指示位DL确定响应的有效或者适当的数据帧长度，并且或者对用户数据执行奇偶校验或者执行CRC检验。这在步骤S1′中实施。微控制器或者说主装置2知道，响应数据帧RP的长度，这是因为在前面的选择周期中主装置2已经通过用户数据传输了相应的指令。因而在步骤S2′中提取和分析例如传感器数据这样的用户数据。

本发明的优点尤其在于能够灵活处理和传输各种数据帧长度。此外这些数据帧能够完整地用于数据交换。由于请求数据帧和响应数据帧在时间上是错开的，因此可以完整利用这些数据帧。特别是通过应用校验位或者多个CRC检验位还使得数据传输特别可靠。

虽然结合优选实施例已进一步描述了本发明，然而本发明并不局限于此而是可以作出各种修改。与图4和图5所示的数据帧长度不同，其它数据帧也是可以想到的。在那里所示的地址位、读写位、长度指示位、状态位和检验位的比特位置也是可以更改的。此外可以想到的是设置多个片选线路，从而例如减少地址空间或者数据帧内必需的地址位数量。所建议的数据传输方法不局限于SPI总线，而是可以广泛应用在同步串行总线系统中。

Claims

1.一种在主装置(2)和一个或多个从装置(3、4、5)之间经由总线系统(6)传输数据帧的方法，所述总线系统(6)具有至少一个请求线路(16)、响应线路(17)以及至少一个选择线路(15)，所述请求线路用于将请求数据帧(RQ1、RQ2)从所述主装置(2)传输至所述从装置(3、4、5)，所述响应线路用于将响应数据帧(RP1、RP2)从所述从装置(3、4、5)传输至所述主装置(2)，所述选择线路用于激活所述从装置(3、4、5)，其中，传输具有至少一个地址位(SA0、SA1、SA2)、多个用户数据位(LD)和至少一个长度指示位(DL0、DL1)的所述请求数据帧和所述响应数据帧(RQ1、RQ2、RP1、RP2)，所述地址位用于为所述从装置(3、4、5)之一的寻址，所述长度指示位用于指示数据帧长度。

2.根据权利要求1所述的方法，其中，彼此同步地传输所述请求数据帧(RQ1、RQ2)和所述响应数据帧(RP1、RP2)。

3.根据权利要求1或2所述的方法，其中，紧跟着请求数据帧(RQ1)传输对应的响应数据帧。

4.根据权利要求1至3之一所述的方法，其中，通过改变所述选择线路(15)上的选择信号(CSB)的电平来启动请求数据帧和响应数据帧(RQ1、RQ2、RP1、RP2)的传输。

5.根据权利要求1至4之一所述的方法，其中，在传输所述请求数据帧和/或所述响应数据帧(RQ1、RQ2、RP1、RP2)期间，由所述主装置(2)设定所述选择信号(CSB)。

6.根据权利要求1至5之一所述的方法，其中，在跟随请求数据帧(RQ1)之后由被寻址的从装置(3、4、5)发送具有相同地址位(SA0、SA1、SA2)的响应数据帧(RP1)。

7.根据权利要求1至6之一所述的方法，其中，寻址依据请求数据帧(RQ1)的用户数据位(LD)由被寻址的从装置(3、4、5)发送延长的响应数据帧。

8.根据权利要求1至7之一所述的方法，其中，依据请求数据帧(RQ0)的用户数据位(LD)传输跟随其后的延长了附加位(AD)的请求数据帧(RQ1′)。

9.根据权利要求8所述的方法，所述附加位包含检验位(CR0-CR7)特别是用于循环冗余检验的检验位，并且所述长度指示位(DL0、DL1)指示所延长的请求帧(RQ1′)的长度。

10.根据权利要求8或9所述的方法，其中，与延长的请求数据帧(RQ1′)同步发送的响应数据帧(RP)的长度指示位(DL0、DL1)指示所述响应数据帧的未改变的长度。

11.根据权利要求1至10之一所述的方法，其中，依据所述长度指示位(DL0、DL1)，各个数据帧均具有校验位(PAR)或者用于循环冗余检验的检验位(CR0至CR7)。

12.根据权利要求1至11之一所述的方法，其中，将所述地址位(SA0、SA1、SA2)作为相应数据帧的最高有效位传输。

13.根据权利要求1至12之一所述的方法，其中，传输处于所述请求数据帧(RQ1)中的预定的比特位置上的读写位(RD/WR)和传输处于所述响应数据帧(RP)中的相同比特位置上的状态位(GS)。

14.根据权利要求1至13之一所述的方法，其中，将校验位(PAR)特别是作为所述请求数据帧(RQ1、RQ2)和/或所述响应数据帧(RP1、RP2)中的最低有效位来传输。

15.根据权利要求1至14之一所述的方法，其中，同时确定所有数据帧的地址位(SA0、SA1、SA2)、用户数据位(LD)、长度指示位(DL0、DL1)、读写位(RW/WR)、状态位(GS)、校验位(PAR)和/或检验位(CR0-CR7)的比特位置。

16.根据权利要求1至15之一所述的方法，其中，所述请求数据帧和所述响应数据帧(RQ1、RP)包含16位、32位、48位或者64位。

17.一种计算机程序产品，其促使在一个或多个程序控制的主装置和/或从装置(2、3、4、5)上执行根据权利要求1至16之一所述的方法。

18.一种通信网络(1)，其具有连接在总线(6)上的至少一个主装置(2)和一个或多个从装置(3、4、5)，其中，所述主装置和从装置(2、3、4、5)被配置成用于执行根据权利要求1至6之一所述的方法。

19.根据权利要求19所述的通信网络(1)，其中，所述总线系统(6)是时钟总线系统，并且特别是所述主装置(2)经由时钟线路(18)向所述从装置(3、4、5)提供时钟信号(SCLK)。

20.根据权利要求18或者19所述的通信网络(1)，其中，所述总线系统(6)被实施为SPI总线。