JP2010528509A - マスタ装置とスレーブ装置との間でのデータ伝送方法 - Google Patents

Abstract

本発明は、マスタ装置（２）と１つまたは複数のスレーブ装置（３、４、５）との間で、マスタ装置（２）から複数のスレーブ装置（３、４、５）へと要求データフレーム（ＲＱ１、ＲＱ２）を伝送するための少なくとも１つの要求線（１６）と、複数のスレーブ装置（３、４、５）からマスタ装置（２）へと応答データフレーム（ＲＰ１、ＲＰ２）を伝送するための応答線（１７）と、複数のスレーブ装置（３、４、５）を作動させるための少なくとも１つの選択線（１５）と、を備えるバスシステム（６）を介してデータフレームを伝送する方法であって、複数のスレーブ装置（３、４、５）のうちの１つをアドレス指定するための少なくとも１つのアドレスビット（ＳＡ）と、ユーザデータビット（ＬＤ）と、データフレーム長を示すための少なくとも１つの長さ表示ビット（ＤＬ）と、を有する要求データフレームおよび応答データフレーム（ＲＱ１、ＲＱ２、ＲＰ１、ＲＰ２）が伝送される、データフレームを伝送する方法に関する。
【選択図】図１

Description

本発明は、マスタ装置と複数のスレーブ装置との間でデータフレームを伝送する方法、１つまたは複数のプログラム制御されるマスタ装置および／またはスレーブ装置での対応する方法の実施を促すコンピュータプログラム製品、および、マスタ装置およびスレーブ装置を有する本方法の実施に適した通信ネットワークに関する。

例えばマスタ装置として使用されるマイクロコントローラのような中央制御ユニットと、例えばスレーブ装置として使用されるセンサのような周辺モジュールとの間でのデータ伝送の際には、直列バスシステムが多くの場合に利用される。車両では、例えば、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）バスが多くの場合に使用される。その際、ある線では、マイクロコントローラから接続されたセンサへと直列クロック信号が伝送される。マイクロコントローラからセンサへのデータ転送のためのデータ線（ＭＯＳＩ＝Ｍａｓｔｅｒ Ｏｕｔ Ｓｌａｖｅ Ｉｎ）と、センサからマイクロコントローラへのデータ転送のためのデータ線（ＭＩＳＯ＝Ｍａｓｔｅｒ Ｉｎ Ｓｌａｖｅ Ｏｕｔ）と、１つまたは複数の接続されたセンサを選択するための選択線（ＣＳＢ＝Ｃｈｉｐ Ｓｅｌｅｃｔ、チップ選択）と、が設けられている。４つの線に基づくこのバスシステムのために、様々なデータプロトコルが知られている。

例えば、存在する周辺装置の数に対応する更なる別の選択線またはチップ選択（Ｃｈｉｐ Ｓｅｌｅｃｔ）線を設けることが提案されたが、これは、各マイクロコントローラでの複数の選択ポートを条件とする。これにより、要求とそれに対する応答とがある選択周期内に行なわれる場合に、選択信号の所定のレベルにより定められている選択周期において、要求データ速度および対応する応答データフレームを、ＭＯＳＩ線またはＭＩＳＯ線を介して送信出来ることが可能になる。ただし、選択されたスレーブ装置または周辺装置は最初に要求データフレームを少なくとも部分的に評価する必要があるので、応答の第１ビット、すなわち最上位のビットが、要求のために固有に割り当てられることは不可能である。従って、データフレームの全ビットが、効率良く利用されるわけではない。

選択線が１つだけ設けられており、選択された周辺モジュールの数が、ＭＯＳＩ線を介して送信される要求データフレーム内のアドレスビットにより定められる場合に、同様の問題が発生する。要求データフレームも対応する応答データフレームも同一の選択周期内に送信される場合には、各応答データフレームの第１ビットが、要求のために固有に割り当てられることは不可能である。さらに、要求データフレームと応答データフレームとを異なる選択周期で送信することが提案された。従って、マイクロプロセッサからの要求と、選択されたスレーブ装置または周辺装置による対応する応答との間で、時間の補正が行なわれる。その場合には、データフレーム全体が、要求に固有のビットを伝送するために利用されることが可能であるが、例えばオートリブ・プロトコル（Ａｕｔｏｌｉｖ−Ｐｒｏｔｏｋｏｌｌ）の場合のように各センサがチップ選択線に接続されている場合には、データスループットが半減する。

従って、本発明の課題は、マスタ装置とスレーブ装置との間でデータ伝送するための改善された方法を創出することにある。

本発明に基づいて、マスタ装置と１つまたは複数のスレーブ装置との間で、バスシステムを介してデータフレームを伝送する方法が構想される。バスシステムは、マスタ装置からスレーブ装置へと要求データフレームを伝送するための少なくとも１つの要求線と、複数のスレーブ装置からマスタ装置へと応答データフレームを伝送するための応答線と、複数のスレーブ装置を作動させるための少なくとも１つの選択線と、を有する。その際、複数のスレーブ装置のうちの１つをアドレス指定するための少なくとも１つのアドレスビットと、ユーザデータビットと、データフレーム長を示すための少なくとも１つの長さ表示ビットと、を有する要求データフレームおよび応答データフレームが伝送される。

マスタ装置は、例えば、マイクロコントローラ、またはセンサデータを評価するための中央演算ユニットと解されうる。スレーブ装置としては、周辺装置、センサ装置、または更なる別の制御可能な装置が可能である。要求データフレームと応答データフレームとは、好適に、互いに同期して伝送される。例えば、要求データフレームの直後にそれぞれ対応する応答データフレームが伝送されることが構想可能であり、その場合には、２つの異なる選択周期が関連している。要求データフレームおよび応答データフレームの各伝送は、例えば、選択線上での選択信号のレベルの変更によって開始される。その際、選択信号は、要求データフレームおよび／または応答データフレームの伝送時間のために、所定の論理レベルに設定されることが可能である。好適に、要求データフレームの後に、同一のアドレスビットを有する応答データフレームが、アドレス指定されたスレーブ装置によって送信される。

本発明は、要求データフレームのユーザデータビットに従って、アドレス指定されたスレーブ装置によって、例えば３２ビットの長い応答データフレームが送信されることを特に可能にする。このことは、例えば、マスタ装置としてのマイクロコントローラが、スレーブ装置としてのセンサに特に大容量のデータを要求する場合に必要となる可能性がある。その場合には、要求データフレームのユーザデータビットに従って、その要求データフレームの後に続く、追加ビットの分だけ延長された要求データフレームが伝送されることも可能である。ユーザデータビットには、例えば、センサデータの要求に関連する命令が書き込まれている。マスタ装置は延長された応答データフレームを期待しているので、データ転送の同期性を妨げないように、後続の延長された要求データフレームも送信され、それは延長された応答データフレームと同時に並行して伝送される。延長された要求データフレームが同時に、例えば、書き込み命令および書き込まれるべきデータと共に送信される場合には、延長された応答データフレームが必要となることもある。

延長された要求フレームの追加ビットは、好適に、特に巡回冗長検査のための検証ビットを含み、長さ表示ビットは、延長された要求フレームの長さを示す。巡回冗長検査は、データ伝送の際の誤りを検出できるために、伝送されるべきデータの検証値を算定する方法に相当する。

延長された要求データフレームが送信される場合に、同期して送信される応答データフレームの長さ表示ビットは、応答データフレームの変更されていない長さを示している。マスタ装置に制御されて選択信号が関連するスレーブ装置に要求をする限り、スレーブ装置はビットを送信し、従って延長された応答データフレームが生じる。

本発明の変形例において、各データフレームは、長さ表示ビットに従って、巡回冗長検査のためのパリティビットまたは検証ビットを有する。従って、例えば、異なるデータフレーム長の間で、例えば１６ビットから３２ビットへと切り替えることが可能であり、その場合には、より長いデータフレームの追加的な信頼性の特徴として、巡回冗長検査が行なわれる。

好適には、アドレスビットは、各データフレームの最上位のビットとして伝送される。従って、アドレス指定されたスレーブのアドレスが可能な限り迅速に検出されることが保証される。有利に、さらに、書込み読取りビットが、要求データフレーム内の所定のビット位置で伝送され、状態ビットが、応答データフレーム内の同一のビット位置で伝送される。これにより、ユーザデータ、例えば命令の復号化が、スレーブ装置において容易になる。さらに、状態ビットは、データ転送時またはスレーブ装置における誤りについての情報を伝達することが可能である。好適に、アドレスビットと、ユーザデータビットと、長さ表示ビットと、書込み読取りビットと、状態ビットと、パリティビットおよび／または検証ビットと、のビット位置が、全データフレームのために同一に設定される。

本発明はさらに、少なくとも１つのマスタ装置と１つまたは複数のスレーブ装置とを備える、バスシステムに接続された通信ネットワークを提供し、その場合に、マスタ装置およびスレーブ装置は、データフレームを伝送するための対応する方法を実行するように構成されている。バスシステムは、例えば、ＳＰＩバスとして実現されることが可能である。

本発明の更なる別の好適な実施形態は、特許請求の範囲に記載の従属請求項、および以下で記載される実施形態の主題である。

以上説明したように本発明によれば、マスタ装置とスレーブ装置との間でデータ伝送するための改善された方法を創出することができる。

本発明に基づくデータ伝送方法を実施するための通信ネットワークの実施形態を示す。 一実施形態に係るデータフレーム構造を示す。 要求データフレームおよび応答データフレームの時間経過を示す。 １６ビットから３２ビットへと延長されたデータフレームの実施形態を示す。 ３２ビットのデータフレームの実施形態を示す。 マスタ装置およびスレーブ装置における工程段階を示す。

図では、他に何も記載していない限り、同一または機能的に同一の構成要素には同一の符号を付す。

図１は、マスタ装置２と複数のスレーブ装置３、４、５とを備えた通信ネットワーク１を示している。マスタ装置２は、例えば、マイクロプロセッサとして実現されることが可能である。スレーブ装置３、４、５は、例えば、適用に対して調整された、センサ構成要素を備えるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として実現されることが可能である。例えば、スレーブ装置３、４、５は、センサとして構成されることが可能である。例えば、様々な車両軸、加速度データ、エンジン速度データ、および／または、ヨーレートデータについての対応するセンサ３、４、５により伝達される速度データに従った、車両でのマイクロコントローラ２による電子的安定性システム（ＥＳＰ）の制御が構想可能である。以下では、「マスタ装置」、「マイクロコントローラ」という概念、および、「スレーブ装置」、「センサ」、「センサ装置および周辺装置」という概念は、同義語として利用される。

センサ３、４、５は、例えばＳＰＩバスとして実現されているバスシステム６を介して、マスタ装置２と接続されている。その際、バスシステム６は、選択線またはチップ選択線１５と、要求線またはＭＯＳＩ線１６と、応答線またはＭＩＳＯ線１７と、クロック信号ＳＣＬＫのためのクロック線１８と、を有する。マスタ装置２は、自身の出力部１０でクロック信号ＳＣＬＫを生成する。クロック信号ＳＣＬＫは、クロック線１８を介して、スレーブ装置３、４、５の対応する入力インタフェース１４へと導かれる。マスタ装置２は、出力部７で、チップ選択信号ＣＳＢを生成する。チップ選択信号ＣＳＢは、選択線１５を介してスレーブ装置３、４、５の対応する入力部１１へと導かれる。通常では、チップ選択信号は、ロー・アクティブ（ｌｏｗ−ａｋｔｉｖ）である。すなわち、スレーブ装置３、４、５は、チップ選択信号が論理的Ｌレベルの際に作動され、対応するインタフェース１２に接続されている要求線１６上で、要求データを待つ。その後、対応する選択されたスレーブ装置３、４、５が、対応する出力部１３を介して、応答データフレームを、マスタ装置の対応する入力部９へと導かれる応答線１７で伝達する。

図２には、典型的な１６ビットのデータフレームが図示されている。その際、行ＦＲには、下の２つの行に示されている要求データフレームＭＯＳＩおよび応答データフレームＭＩＳＯのビットの番号が記載されている。データフレームのビットは、クロック信号ＳＣＬＫにより、対応する応答線または要求線に印加される。ロー・アクティブなチップ選択信号は、ＣＳＢで示されている。２つの異なる要求線１６および応答線１７によって、同時に同期して、例えば１６ビットを含む要求データフレームおよび応答データフレームを伝送することが可能である。

しかし、選択信号またはチップ選択信号ＣＳＢは、選択線１５のみを備える実現の場合に、選択線１５に接続された全スレーブ装置３、４、５を同時に作動させる。従って、本発明に基づいて、アドレス指定、従って、各要求されたスレーブ装置の選択は、要求データフレームへのアドレスビットの挿入により行なわれる。その際、本発明はさらに、Ｌレベルにあるチップ選択信号ＣＳＢにより定められる選択周期において、選択されたスレーブ装置のための要求データフレームと、その応答データフレームとが同時には伝送されないことを構想する。むしろ、図３で詳細に解説するように、要求データフレームＲＱ１に対する応答データフレームＲＰ１を、その直後の選択周期で送信することが構想される。図１に示されるような構成の場合に、例えば、選択周期ＣＹ１において、第１要求データフレームＲＱ１が、マスタ装置２によりＭＯＳＩ線を介してスレーブ装置３、４、５へと送信される。その際、要求データフレームは、複数のスレーブ装置のうちの１つをアドレス指定するアドレスビットを含んでいる。その後に続く選択周期ＣＹ２において、第１要求データフレームＲＱ１でアドレスビットにより指定されたスレーブ装置が、ＭＩＳＯ線を介して対応する応答データフレームＲＰ１を送信する。従って、データフレーム全体がユーザデータのために提供されることが保証される。なぜならば、第１要求データフレームＲＱ１でアドレス指定されたスレーブ装置は、要求データフレームＲＱ１内の対応する要求命令を復号化するために十分な時間を有するからである。ＭＯＳＩ線１６を介して送信される要求データフレームＲＱ１、ＲＱ２も、ＭＩＳＯ線１７を介してスレーブ装置により送信される応答データフレームＲＰ０、ＲＰ１も、同一の構造を有する。ただし、要求データフレームは、所定のビット位置ごとに書込み読取りビットを有し、一方、応答データフレームは、このビット位置に状態ビットを有する。このことは、以下で詳細に解説する。

図４には、一実施形態に係る１６ビットのデータフレームが記載されている。その際、最初に、１６ビット長の要求データフレームＲＱ１が記載されている。その際、図４では、最上位のビットが左に、最下位のビットが右に記載されている。要求データフレームの第１位の３ビット、すなわち、上位ビットには、アドレスビットＳＡ０、ＳＡ１、ＳＡ２が割り当てられている。これらアドレスビットは、スレーブ装置３、４、５のうちのどれがマスタ装置２によって要求されるかについて設定する。要求データフレームＲＱ１内の第４位に、書込み読取りビットＲＤ／ＷＲが設けられている。書込み読取りビットＲＤ／ＷＲは、書込み命令または読取り命令が次に続くかどうかについて、アドレス指定されたスレーブ装置３、４、５に信号で知らせる。このことは、各伝送される命令の復号化を容易にする。第５位及び第６位には、要求データフレームＲＱ１の長さを指定する２つの長さ表示ビットＤＬ０、ＤＬ１が設けられている。長さ表示ビットが２つの場合には、例えば、００が１６ビットの要求データフレームのために、０１が３２ビットのフレーム長のために、１０が４８ビットのために、１１が６４ビットのデータフレームのために使用される符号化が構想可能である。その際、他の対応付けも可能である。パリティビットＰＡＲとして実現される最下位のビットとの間に、９ビットのユーザデータＬＤ０〜ＬＤ８が設けられている。要求におけるユーザデータＬＤ０〜ＬＤ８は、通常、アドレスビットＳＡ０、ＳＡ１、ＳＡ２によりアドレス指定されたスレーブ装置のための命令に相当する。応答ＲＰにおけるユーザデータＬＤ０〜ＬＤ８は、センサがマイクロプロセッサへと送り返すセンサデータに相当する。

図４には、その要求データフレームＲＱ１の後に続く、アドレス指定されたスレーブ装置３、４、５により送信される対応する応答データフレームが、ＲＰで表されている。これは、先行する選択周期で送信された要求データフレームＲＱ１と同一の構造を有する。第１位または最上位の３ビットには、送信スレーブ３、４、５のアドレスに対応するアドレスビットＳＡ０、ＳＡ１、ＳＡ２が割り当てられている。書込み読取りビットの代わりに、第４位のビット位置に、状態ビットＧＳが設けられている。スレーブ装置３、４、５が、例えば先行する要求データフレームＲＱ１の、誤りがあるデータ伝送を検出した場合には、スレーブ装置３、４、５はこのことを対応する状態ビットＧＳを介して知らせることが可能である。最下位のビットは、同様にパリティビットＰＡＲであり、その場合には、状態ビットＧＳのビット位置とパリティビットＰＡＲのビット位置との間に、ユーザデータビットＬＤ０〜ＬＤ８、例えばセンサデータが設けられている。

図４では、さらに、３２ビットを含む延長された要求データフレームＲＱ１’が記載されている。スレーブ装置３、４、５に対するマスタ装置２の要求によって、更なるユーザデータビットが望まれる可能性がある。スレーブ装置２は、例えば、要求データフレームのユーザデータＬＤ内の対応する命令を介して、アドレス指定されたスレーブ装置３、４、５に、１８以上のユーザデータビットＬＤを有する３２ビットのデータフレームを応答データフレームで送り返すことを促す。対応するＳＰＩバスを介したデータ伝送の同期性を保証するために、より長い応答データフレームの間に、同時に送信される後続の要求データフレームＲＱ１’が延長される必要がある。延長された要求データフレームＲＱ１’は、まず、最初の１６ビットでは通常のデータ構造を有し、その後に、追加ビットＡＤ０〜ＡＤ７と、巡回冗長検査のための検証ビットとしての８つの検証ビットＣＲ０〜ＣＲ７と、を有する。１６ビット分の延長は、延長された要求データフレームＲＱ１’の長さ表示ビットＤＬ０、ＤＬ１において考慮される。例えば、１６ビットの増分におけるデータフレームの延長が構想されることが可能である。従って、２つの長さ表示ビットの場合に、１６、３２、４８、または、６４ビット長のデータフレームが生じる。長さ表示ビットによって、各データフレームにおけるユーザデータビットＬＤの数が示されることが可能である、または、アドレスビットＳＡ０、ＳＡ１、ＳＡ２と、状態ビットＧＳまたは書込み読取りビットＲＤ／ＷＲと、長さ表示ビットＤＬ０、ＤＬ１と、検証ビットＰＡＲと、ＣＲ０〜ＣＲ７と、ユーザデータビットＬＤと、を含むデータフレームの全長も示されることが可能である。

マスタ装置２が延長された要求データフレームＲＱ１’を送信する場合に、マスタ装置２は、並行して、図４にＲＰで表されるような構造および長さの有効な応答データフレームを受信する。長さ表示ビットＤＬ０、ＤＬ１は、以前の１６ビットのデータフレーム長を示す。並行して送信される延長された要求データフレームＲＱ１’の伝送時間のための更なる別の追加的なビットが、選択信号ＣＳＢがスレーブ装置を駆動する限り、スレーブ装置によって付加される。従って、本発明は、例えば、ユーザデータの形態、もしくは、ユーザデータに挿入されたスレーブ装置３、４、５のための命令の形態、または、マスタ装置２に送り返されるセンサデータに従った異なるデータフレーム長の間での簡単な切り替えを可能にする。

１６ビット以上のデータフレーム長から、簡単なパリティチェック検証ビットとは異なる、８ビットの巡回冗長検査のための検証ビットを最下位のビットとして挿入することが設定可能である。簡単な巡回冗長検査（ＣＲＣ；Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）の場合、伝送されるべきデータは、動的な多項式の係数として見なされ、対応する多項式が、所定の生成多項式でモジュロ除算される。得られたモジュロ除算の剰余が、ＣＲＣビットとなる。伝送されたデータ、すなわちユーザデータに誤りがないことを検証するために、付加されたＣＲＣビットを有する受信されたユーザデータが、２進数列として解釈され、設定されたＣＲＣ多項式によって改めてモジュロ除算される。モジュロ除算の剰余が出ない場合には、伝送されたユーザデータは誤りがないとして見なされる。その際、更なる別のよりコストが掛かる巡回冗長検査も構想可能である。

図５には、３２ビット長の要求データフレームＲＱ２および対応する応答データフレームＲＰ２の例が示されている。各最上位のビット位置には、３つのアドレスビットＳＡ０、ＳＡ１、ＳＡ２が割り当てられている。第４位のビットは、要求データフレームＲＱ２の場合には書込み読取りビットＲＤ／ＷＲであり、応答データフレームＲＰ２の場合には状態ビットＧＳである。その後に２つの長さ表示ビットＤＬ０、ＤＬ１が続き、それらは例えば符号化０１の場合に３２ビットに対するデータフレーム長を示す。長さ表示ビットと検証ビットとの間に配置されたユーザデータビットＬＤ０〜ＬＤ１７のためのＣＲＣ検証ビットを有する、８つの最下位のビット位置が設けられている。３２ビットのデータフレームの伝送は、チップ選択周期が形成する３２クロック周期において行なわれる。応答データフレームＲＰ２は、要求データフレームＲＱ２で送信された選択周期の直後の選択周期において伝送される。

図６には、どの工程段階がマスタ装置２およびスレーブ装置３により実行されるかについて図示されている。対応する装置は、その際、先に述べた方法を実行し、データフレームを対応して生成するように実現されている。対応するスレーブ装置３は、例えば図４または図５による要求データフレームＲＱを含んでいる。第１工程Ｓ１では、受信された長さ表示ビットを用いて、１６ビットのデータフレーム、または、より長いデータフレームが関わるのかについて判定される。１６ビットよりも長いデータフレームは全て、８ビットのＣＲＣにかけられる。長さ表示ビットが１６ビットの要求データフレームを示す場合には、これは、伝送されたパリティビットＰＡＲを用いて検査される。引き続いて、工程Ｓ２では、センサまたはスレーブ装置３の選択段階の間に必要なクロックの数が、長さ表示ビットに従って判定される。従って、全データが、示された長さに対応して、長さ表示ビットにより同期されて獲得されたのかどうかについて、信頼性検査が行なわれる。長さ表示ビットは要求のデータフレームのビット数を符号化するので、これによって要求クロックの数も設定される。これらの命令は既知の長さを有しており、かつ、書込み読取りビットによって、書込み命令、または読取り命令が関わっているのかどうかが分かるので、要求のユーザデータが抽出されうる。長さ表示ビットによって、データフレームがどの箇所で終わるか、または、ユーザデータがフレームのどこに存在するのかが分かるので、応答のユーザデータが抽出されうる。

マスタ装置２の側でも同じように、最初に、長さ表示ビットＤＬによって応答の有効なデータフレーム長が判定され、ユーザデータに対するパリティ検査またはＣＲＣ検査が実行される。これは、工程Ｓ１’で行なわれる。マイクロコントローラまたはマスタ装置２には、応答データフレームＲＰがどのぐらいの長さを有するのかが分かる。なぜならば、先行する選択周期に、ユーザデータについての対応する命令がマスタ装置２により送信されたからである。工程Ｓ２’では、従って、ユーザデータ、例えばセンサデータが抽出され、評価される。

本発明は、特に、可変的に異なるデータフレーム長が処理され、伝送されることが可能であるという利点を有する。さらに、データフレーム全体がデータ交換のために利用されることが可能である。時間がずらされた要求データフレームおよび応答データフレームにより、これらを完全に利用することが可能である。検証ビットまたは複数のＣＲＣ検証ビットの使用により、データ伝送はさらに特に確実になる。

本発明は、好適な実施形態を用いて詳細に解説されてきたが、それに限定されるものではなく、多様に変更可能である。図４および図５に記載されたデータフレーム長とは異なる、更なる別のデータフレームが構想可能である。アドレスビット、書込み／読取りビット、長さ表示ビット、状態ビット、および、検証ビットのための、図４および図５に記載されるビット位置も変更することが可能である。さらに、例えば、アドレス空間、または、データフレーム内で必要なアドレスビットの数を低減するために、複数のチップ選択線を設けることが構想可能である。提案されたデータ伝送方法は、ＳＰＩバスに限定されるものではなく、同期型直列バスシステムにおいて多様に利用することが可能である。

Claims (20)

1. マスタ装置（２）と１つまたは複数のスレーブ装置（３、４、５）との間で、前記マスタ装置（２）から前記複数のスレーブ装置（３、４、５）へと要求データフレーム（ＲＱ１、ＲＱ２）を伝送するための少なくとも１つの要求線（１６）と、前記複数のスレーブ装置（３、４、５）から前記マスタ装置（２）へと応答データフレーム（ＲＰ１、ＲＰ２）を伝送するための応答線（１７）と、前記複数のスレーブ装置（３、４、５）を作動させるための少なくとも１つの選択線（１５）と、を備えるバスシステム（６）を介してデータフレームを伝送する方法であって、
   前記複数のスレーブ装置（３、４、５）のうちの１つをアドレス指定するための少なくとも１つのアドレスビット（ＳＡ０、ＳＡ１、ＳＡ２）と、ユーザデータビット（ＬＤ）と、データフレーム長を示すための少なくとも１つの長さ表示ビット（ＤＬ０、ＤＬ１）と、を有する前記要求データフレームおよび前記応答データフレーム（ＲＱ１、ＲＱ２、ＲＰ１、ＲＰ２）が伝送される、データフレームを伝送する方法。
2. 前記要求データフレーム（ＲＱ１、ＲＱ２）と前記応答データフレーム（ＲＰ１、ＲＰ２）とは、互いに同期して伝送される、請求項１に記載の方法。
3. 要求データフレーム（ＲＱ１）の直後に対応する応答データフレームが伝送される、請求項１または請求項２に記載の方法。
4. 要求データフレームおよび応答データフレーム（ＲＱ１、ＲＱ２、ＲＰ１、ＲＰ２）の伝送は、前記選択線（１５）上での選択信号（ＣＳＢ）のレベルの変更によって開始される、請求項１〜請求項３のいずれか１項に記載の方法。
5. 前記マスタ装置（２）によって、前記選択信号（ＣＳＢ）が、前記要求データフレームおよび／または前記応答データフレーム（ＲＱ１、ＲＱ２、ＲＰ１、ＲＰ２）の伝送時間のために設定される、請求項１〜請求項４のいずれか１項に記載の方法。
6. 要求データフレーム（ＲＱ１）の後に、同一のアドレスビット（ＳＡ０、ＳＡ１、ＳＡ２）を有する応答データフレーム（ＲＰ１）が、前記アドレス指定されたスレーブ装置（３、４、５）によって送信される、請求項１〜請求項５のいずれか１項に記載の方法。
7. 要求データフレーム（ＲＱ１）のユーザデータビット（ＬＤ）に従って、前記アドレス指定されたスレーブ装置（３、４、５）によって、延長された応答データフレームが送信される、請求項１〜請求項６のいずれか１項に記載の方法。
8. 要求データフレーム（ＲＱ０）の前記ユーザデータビット（ＬＤ）に従って、その後に続く、追加ビット（ＡＤ）の分だけ延長された要求データフレーム（ＲＱ１’）が伝送される、請求項１〜請求項７のいずれか１項に記載の方法。
9. 前記追加ビットは、特に巡回冗長検査のための検証ビット（ＣＲ０−ＣＲ７）を含み、前記長さ表示ビット（ＤＬ０、ＤＬ１）は、前記延長された要求フレーム（ＲＱ１’）の長さを示す、請求項８に記載の方法。
10. 延長された要求データフレーム（ＲＱ１’）と同期して送信される応答データフレーム（ＲＰ）の前記長さ表示ビット（ＤＬ０、ＤＬ１）は、前記応答データフレームの変更されていない長さを示す、請求項８または請求項９に記載の方法。
11. 前記長さ表示ビット（ＤＬ０、ＤＬ１）に従って、各データフレームが、巡回冗長検査のためのパリティビット（ＰＡＲ）または検証ビット（ＣＲ０〜ＣＲ７）を有する、請求項１〜請求項１０のいずれか１項に記載の方法。
12. 前記アドレスビット（ＳＡ０、ＳＡ１、ＳＡ２）は、各データフレームの最上位のビットとして伝送される、請求項１〜請求項１１のいずれか１項に記載の方法。
13. 書込み読取りビット（ＲＤ／ＷＲ）が、前記要求データフレーム（ＲＱ１）内の所定のビット位置で伝送され、状態ビット（ＧＳ）が、前記応答データフレーム（ＲＰ）内の同一のビット位置で伝送される、請求項１〜請求項１２のいずれか１項に記載の方法。
14. パリティビット（ＰＡＲ）は、前記要求データフレーム（ＲＱ１、ＲＱ２）および／または前記応答データフレーム（ＲＰ１、ＲＰ２）において、特に最下位のビットとして伝送される、請求項１〜請求項１３のいずれか１項に記載の方法。
15. 前記アドレスビット（ＳＡ０、ＳＡ１、ＳＡ２）、前記ユーザデータビット（ＬＤ）、前記長さ表示ビット（ＤＬ０、ＤＬ１）、前記書込み読取りビット（ＲＷ／ＷＲ）、前記状態ビット（ＧＳ）、前記パリティビット（ＰＡＲ）および／または前記検証ビット（ＣＲ０〜ＣＲ７）のビット位置が、全データフレームのために同一に設定される、請求項１〜請求項１４のいずれか１項に記載の方法。
16. 前記要求データフレームと前記応答データフレーム（ＲＱ１、ＲＰ）は、１６ビット、３２ビット、４８ビット、または６４ビットを含む、請求項１〜請求項１５のいずれか１項に記載の方法。
17. １つまたは複数のプログラム制御されるマスタ装置および／またはスレーブ装置（２、３、４、５）における、請求項１〜請求項１６のいずれか１項に記載の方法の実施を促す、コンピュータプログラム。
18. 少なくとも１つのマスタ装置（２）と１つまたは複数のスレーブ装置（３、４、５）とを備える、バスシステム（６）に接続された通信ネットワーク（１）であって、
    前記マスタ装置および前記スレーブ装置（２、３、４、５）は、請求項１〜請求項１６のいずれか１項に記載の方法が実施されるように構成されている、通信ネットワーク（１）。
19. 前記バスシステム（６）は、同期型バスシステムに相当し、特に、前記マスタ装置（２）は、クロック線（１８）を介して前記複数のスレーブ装置（３、４、５）へとクロック信号（ＳＣＬＫ）を伝達する、請求項１９に記載の通信ネットワーク（１）。
20. 前記バスシステム（６）はＳＰＩバスとして実現されている、請求項１８または請求項１９に記載の通信ネットワーク（１）。
    

Images