CN101675514A - 钨数字线及形成和操作钨数字线的方法 - Google Patents

钨数字线及形成和操作钨数字线的方法 Download PDF

Info

Publication number
CN101675514A
CN101675514A CN200880014551A CN200880014551A CN101675514A CN 101675514 A CN101675514 A CN 101675514A CN 200880014551 A CN200880014551 A CN 200880014551A CN 200880014551 A CN200880014551 A CN 200880014551A CN 101675514 A CN101675514 A CN 101675514A
Authority
CN
China
Prior art keywords
individual layer
layer
tungsten
digital line
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880014551A
Other languages
English (en)
Other versions
CN101675514B (zh
Inventor
雅耶伯·戈斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101675514A publication Critical patent/CN101675514A/zh
Application granted granted Critical
Publication of CN101675514B publication Critical patent/CN101675514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明描述用于使用及形成钨数字线的方法、装置及系统。根据本发明实施例所形成的所述钨数字线可用氮化钨(WNx)衬底(402)上的钨(W)单层(404)、所述W单层上的硼(B)单层(308)及所述B单层上的体W层(412)形成。所述体W层具有在100纳米与600纳米之间的颗粒大小。所述数字线可小于50纳米厚。因此，所述数字线的电容及电阻得以减小。

Description

钨数字线及形成和操作钨数字线的方法
技术领域
本发明大体来说涉及存储器装置，且更特定来说涉及具有钨数字线的存储器装置。
背景技术
许多电子装置及系统包含用于在装置的操作期间存储数据的集成电路。举例来说，例如计算机、打印装置、扫描装置、个人数字助理、计算器、计算机工作站、音频及/或视频装置的电子装置、例如蜂窝电话的通信装置及用于包交换网络的路由器可包含集成电路形式的存储器以用于保持数据来作为其操作的一部分。与其它形式的存储器相比，使用集成电路存储器的优点包含空间节省及小型化、节省有限电池资源、减少对存储器中所存储的数据的存取时间及降低了组装所述电子装置的成本。
动态随机存取存储器(DRAM)是集成电路存储器的实例。DRAM通常包括半导体电容器单元阵列，每一半导体电容器单元均可保存表示所存储的位的逻辑值的一定量的电荷。所述阵列中的单元通常布置成若干行及若干列。每一单元位于一行与一列的交叉点处。所述DRAM阵列中的每一单元均可通过同时寻址交叉的行与列来存取。
在操作中，DRAM中的内部放大器感测电容器上所存储的电荷的量。基于所感测的电荷，所述感测放大器的输出表示DRAM阵列中所存储的位的逻辑值。以此方式，可从DRAM集成电路中提取所述阵列中所存储的数据以由电子装置中的其它集成电路来使用。另外，DRAM上的其它内部电路刷新感测放大器已决定已经保存电荷的单元上的电荷。以此方式，DRAM补偿电荷从半导体电容器单元中的泄漏，例如泄漏到DRAM集成电路的衬底中。对单元上的电荷的此读取、写入及维持是DRAM的实质内部操作。
所述感测放大器通过数字线连接到所述单元，所述数字线包括DRAM的若干列。在从单元读取之前，DRAM移除寻址所述单元的数字线上的剩余电荷。所述剩余电荷是从对共享同一数字线的另一单元的先前读取中剩下的。DRAM通过在从所述单元读取之前将所述数字线预充电到共用电位来均化所述数字线。当DRAM寻址所述单元时，所述单元中所存储的电荷将数字线的电位从表示单元中所存储的位的逻辑值的所述共用电位升高或降低。
然而，数字线具有内部电阻、内部寄生电容及与其它数字线的寄生电容。所述电阻及电容包括RC电路，所述RC电路的时间常数增加了对数字线进行预充电的均化时间。如果所述时间常数过大，则其导致DRAM集成电路的较慢读取时间，此限制了DRAM集成电路在现代高速电子装置中的使用。随着DRAM集成电路的时钟速度增加，命令之间的最小时间缩短且数字线的均化时间应同样减小。
减小位线电阻/电容可改善写入及读取性能及故障率。可通过减少位线厚度来减小电容。然而，低于1000埃
Figure G2008800145516D00021
的线厚度减小明显地增加其电阻率，从而导致装置性能的降级。
发明内容
附图说明
图1图解说明包含连接到存储器单元的数字线及字线的DRAM存储器单元。
图2图解说明包含连接到存储器阵列中的每一存储器单元的数字线及字线的DRAM存储器阵列。
图3A到图3B图解说明根据先前方法而制造的数字线的截面图。
图4A到图4C图解说明根据本发明实施例而制造的数字线的截面图。
图5图解说明根据先前方法而制造的数字线上的钨的颗粒结构。
图6图解说明显示根据先前方法而制造的数字线的颗粒结构的数字线的截面图。
图7图解说明根据本发明实施例而制造的数字线上的钨的颗粒结构。
图8图解说明显示根据本发明实施例而制造的数字线的颗粒结构的数字线的截面图。
图9是具有包含根据本发明实施例所形成的数字线的至少一个存储器装置的电子存储器系统的功能性方块图。
图10是具有包含根据本发明实施例所形成的数字线的至少一个存储器装置的存储器模块的功能性方块图。
具体实施方式
本发明的实施例包含具有钨数字线的系统、方法及装置。一个方法实施例包含：在氮化钨(WNX)衬底上形成具有钨(W)单层的钨数字线；在所述W单层上形成硼(B)单层；及在所述B单层上形成体W层。
在某些实施例中，可使用乙硼烷(B2H6)后面是对六氟化钨(WF6)的氢(H2)还原的一个循环来生长所述钨(W)单层。此步骤可促进体钨层与所述结构的粘合。在各种实施例中，可在高温下通过B2H6的热分解来执行硼单层的沉积。硼充当表面活性剂且用于促进在体钨层中形成颗粒结构。然而，大量的硼可减小钨的粘性。在各种实施例中，可使用对WF6的H2还原通过化学气相沉积(CVD)来生长低电阻率且保形的体钨层。
所实现的体钨层的颗粒结构降低了数字线中的电阻率。根据本发明实施例，使用CVD工艺用WF6的H2还原来生长体钨层的颗粒结构在小于500埃
Figure G2008800145516D00031
厚的体钨层上形成宽度为1000到6000埃
Figure G2008800145516D00032
的颗粒。这些尺寸比通过先前的钨沉积工艺可实现的尺寸大4到5倍。颗粒结构的此增大导致数字线中的电阻率减小10微欧姆·厘米以上。此减小使得电阻率比先前钨沉积工艺的电阻率降低了一半。
图1图解说明包含连接到存储器单元的数字线及字线的DRAM存储器单元。图1中显示的DRAM存储器单元由晶体管106及电容器108组成，称为单晶体管单电容器(1T1C)单元。字线104连接到晶体管106的栅极且数字线102连接到晶体管106的源极/漏极侧。晶体管106作为电容器108与数字线102之间的开关而操作。存储器单元能够保持单条二进制信息来作为单元电容器108中所存储的电荷。实施例并不限于图1的实例性存储器单元。举例来说，在某些实施例中，存储器单元100可以是多级单元。当电容器的共用节点110上的偏压电压为Vcc/2时，逻辑1电平由跨越电容器的+Vcc/2伏特表示，且逻辑0由跨越电容器108的-Vcc/2伏特表示。在任一情况下，电容器中所存储的电荷量均为Q＝C·VCC/2库仑，其中C为以法拉为单位的电容值。
使用连接到晶体管106的栅极的字线104来激活存储器单元。在字线104及数字线102的交叉点处寻址存储器单元100。然后由通过数字线102确定单元100的状态的感测放大器(未显示)来读取存储器单元的状态。向数字线102提供电位来作为刷新操作的一部分，以刷新从存储器单元读取的状态。DRAM存储器单元始终需要被刷新，因为存储器单元100中的电容器108在不断地丢失其电荷。典型的存储器单元需要最短每几纳秒一次地来刷新。
图2图解说明包含连接到存储器阵列中的每一存储器单元的数字线及字线的DRAM存储器阵列。图2显示包含连接到存储器阵列中的每一存储器单元的数字线204-0、...、204-M及字线202-0、...、202-N的DRAM存储器阵列200。DRAM存储器阵列由在接触点处连接到字线及数字线的一系列存储器单元组成。图2中的数字线204-0、...、204-M连接到存储器阵列中的存储器单元。图2中的存储器阵列通过将选定量的存储器单元拼接在一起以使得沿既定数字线的存储器单元不共享共用字线且使得沿共用字线的存储器单元不共享共用数字线而形成。存储器单元晶体管106栅极端子连接到字线202-0、...、202-N。连接到大量存储器单元的字线由与用以形成晶体管的栅极相同的材料形成的延伸段组成。所述字线物理地正交于数字线。
数字线204-0、...、204-M由连接到存储器单元的晶体管的传导线组成。归因于大量的附加存储器单元、给定数字线的物理长度及数字线与其它特征的接近，所述数字线可易受大电容耦合的影响。例如，350纳米(nm)级制造工艺上的数字线电容的典型值可为300毫微微法拉(fF)左右。
数字线电容是存储器单元中重要的参数，因为其决定了许多其它设计方面。需要数字线中的低电容以改善存储器单元的性能。数字线中的低电容改善存储器单元中的读取及写入时间且减小存储器单元中的读取及写入故障量。可通过减小数字线的厚度来降低数字线电容。在减少数字线的厚度时，不但以有益的方式减小了电容，而且可减少存储器阵列的物理大小，从而允许更密集的存储器阵列。
减小数字线厚度以减少数字线中的电容且继而改善存储器单元的性能特性的负面影响是数字线电阻率的增加。当数字线厚度减少时，数字线中的电阻率也增加。电阻率的增加导致存储器单元性能的降级。因此，数字线厚度可减少的量是有限度的。
图3A到图3B图解说明根据先前方法而制造的数字线的截面图。如图3A中所示，数字线300形成于氮化钨(WNX)衬底302上。钨层304形成于WNX衬底302上。在先前方法中，钨层304为至少
Figure G2008800145516D00041
厚且在350℃到450℃范围内的温度下通过对六氟化钨(WF6)的SiH4还原而形成。下一步骤是在钨层304上形成体钨层308。
图3B图解说明体钨层308在350℃到450℃范围内的温度下通过对WF6的氢(H2)还原而形成。如图3B中所示，形成钨数字线300的此方法在体钨层308中形成具有精细颗粒的颗粒结构，如指向体钨层308内的垂直颗粒边界的紧密间隔的几何结构的箭头309所图解说明。体钨层308中的精细颗粒增大了数字线300中的电阻。当数字线300厚度低于
Figure G2008800145516D00042
时，具有体钨层308的颗粒结构的数字线300中的电阻导致DRAM存储器单元中的性能特性减小。归因于与数字厚度的减少相关联的数字线300中的电容的减少，小于
Figure G2008800145516D00043
的厚度是期望的。
图4A到图4C图解说明根据本发明实施例而制造的数字线的截面图。图4A图解说明在根据本发明实施例的过程步骤之后的局部钨数字线400的截面图。所述过程以氮化钨(WNX)衬底402开始。如图4A中所示，钨单层404膜形成于WNX衬底402上。钨单层404是在250℃到450℃范围内的温度下使用B2H6后面是对WF6的H2还原的一个循环而形成。所述钨单层被形成为
Figure G2008800145516D00044
到10埃的范围内的厚度。难以使体钨层成核且钨单层404经形成以促进体钨层的粘合。实施例不限于特定层及单层厚度。
如图4B中所示，硼(B)单层408可形成于钨单层404上。因此，图4B图解说明在第二过程步骤之后的局部钨数字线400的截面图。B单层408可在约350℃到450℃范围内的温度下通过对B2H6进行热沉积而形成于钨单层404上。对B2H6进行热沉积以形成B单层在从约1秒到20秒范围内的时间周期内发生。硼单层被形成为
Figure G2008800145516D00046
到
Figure G2008800145516D00047
范围内的厚度。
图4C图解说明在后续过程步骤之后的钨数字线400的截面图。在此下一过程步骤中，在硼单层408上形成体钨层412。硼充当表面活性剂且用于促进在体钨层412中形成颗粒结构。然而，大量的硼可减小钨的粘性，因此仅单层硼形成于钨单层404上。硼单层408中硼的量在体钨层412中的钨的量的约2％到20％范围内。体钨层412通过在约350℃到450℃范围内的温度下通过对WF6进行H2还原而形成。在某些实施例中，体钨层412在约400℃的温度下通过对WF6进行H2还原而形成。图4C中的体钨层412形成为小于
Figure G2008800145516D00048
的厚度。将体钨层形成为小于的厚度进一步有助于维持钨数字线400中的低电容。在图4C中，体钨层412具有相对大的颗粒大小，如指向体钨层412内的垂直颗粒边界的与先前在图3B中所示的垂直颗粒边界间隔相比更宽敞间隔几何结构的箭头409所图解说明。希望所述垂直颗粒边界的更宽敞间隔几何结构表示体钨层412相对于图3B中所示的更精细颗粒边界的相对较大颗粒大小。体钨层412的较大颗粒大小有助于减少钨数字线400中的电阻，尽管其厚度小于
Figure G2008800145516D00052
先前，实现此类大颗粒边界是不可能的，因为在先前方法中必须使氮化钨层上的钨成核是困难的。数字线的实施例不限于特定层及单层厚度。
图5及6图解说明根据如结合图3A及3B所描述的先前方法而制造的数字线上的钨的颗粒结构。图5图解说明按500纳米/英寸的比例放大的体钨层500的俯视图。体钨层500具有宽度为从到
Figure G2008800145516D00054
范围的颗粒。针对
Figure G2008800145516D00055
厚的数字线，体钨层中的相对小的颗粒结构形成约20微欧姆·厘米的中心电阻率。钨颗粒502及504图解说明使用图3A及3B的先前方法所形成的钨的各种颗粒大小。钨颗粒502具有约的宽度，且钨颗粒504具有约
Figure G2008800145516D00057
的宽度。
图6显示按500纳米/英寸的比例放大的钨数字线600的截面图。数字线的此视图图解说明钨数字线600中的体钨层606中的小颗粒结构。归因于由必须通过所述颗粒的大量边界的电流所导致的难度，小颗粒结构增大了钨数字线600中的电阻。在具有小于
Figure G2008800145516D00058
的所期望数字线厚度的情况下，使用图3A及3B中所描述的方法所形成的体钨层的颗粒大小形成宽度约为
Figure G2008800145516D00059
的具有对应中心电阻率20微欧姆·厘米的颗粒。
图7图解说明根据本发明实施例而制造的数字线上的钨的颗粒结构。图7显示按500纳米/英寸的比例放大的体钨层700的俯视图。体钨层700具有宽度为从
Figure G2008800145516D000510
到
Figure G2008800145516D000511
范围的颗粒。针对300到厚的数字线，数字线中的体钨层700的大颗粒具有约9微欧姆·厘米到11微欧姆·厘米范围内的中心电阻。钨颗粒702及704图解说明根据图4A到图4C中所描述的过程的体钨层700的各种颗粒大小。钨颗粒702具有约
Figure G2008800145516D000513
的宽度，且钨颗粒704具有约
Figure G2008800145516D000514
的宽度。
图8图解说明显示根据本发明实施例而制造的按500纳米/英寸的比例放大的数字线的颗粒结构的数字线的截面图。如图8的截面图中可观察到，颗粒边界与图6的截面图中所示的颗粒边界相比更宽敞地间隔开。希望所述更宽敞地间隔开的颗粒边界进一步图解说明根据本发明过程实施例所形成的体钨层808的较大颗粒大小。由于电流可更容易地通过少量的颗粒边界，所以大颗粒结构减小钨数字线800中的电阻。在具有小于
Figure G2008800145516D000515
的所期望数字线厚度的情况下，根据过程实施例所形成的体钨层800的颗粒大小形成宽度为从
Figure G2008800145516D000516
到范围的颗粒。这些颗粒具有对应于约10微欧姆·厘米的中心电阻率的截面宽度。
图9是具有包含根据本发明实施例(例如图4A到图4C中所描述的过程)所形成的数字线的至少一个存储器装置920的电子存储器系统900的功能性方块图。存储器系统900包含耦合到包含存储器单元的存储器阵列930的DRAM存储器装置920的处理器910。存储器系统900可包含单独的集成电路，或处理器910与存储器装置920两者可位于同一集成电路上。处理器910可以是微处理器或某一其它类型的控制电路，例如专用集成电路(ASIC)。
为清晰起见，已将电子存储器系统900简化为集中于具有与本发明有特定关联的特征。存储器装置920包含DRAM存储器单元阵列930。每一行存储器单元的控制栅极均与字线耦合，而所述存储器单元的漏极区则耦合到数字线。如所属领域的技术人员应了解，存储器单元连接到字线及数字线的方式取决于阵列架构。
图9的实施例包含地址电路940以锁存经由I/O连接962通过I/O电路960而提供的地址信号。由行解码器944及列解码器946接收并解码地址信号以存取存储器阵列930。鉴于本发明，所属领域的技术人员应了解，地址输入连接的数目取决于存储器阵列930的密集度及架构，且地址的数目随存储器单元的数目增加及存储器块及阵列的数目增加两者而增加。
存储器单元的存储器阵列930可包含根据本文中所描述的实施例所形成的钨数字线。存储器装置920通过使用在此实施例中可为读取/锁存电路950的感测/缓冲电路感测存储器阵列列中的电压及/或电流变化来读取存储器阵列930中的数据。读取/锁存电路950可经耦合以读取并锁存来自存储器阵列930的数据行。包含I/O电路960以用于经由I/O连接962与处理器910进行双向数据通信。包含写入电路955以将数据写入到存储器阵列930。
控制电路970解码由控制连接972从处理器910所提供的信号。这些信号可包含用于控制对存储器阵列930的操作(其中包含数据读取、数据写入、数据刷新及数据擦除操作)的芯片信号、允写信号及地址锁存信号。在各种实施例中，控制电路970负责执行来自处理器910的指令以执行本发明的操作及编程实施例。控制电路970可以是状态机、定序器或某一其它类型的控制器。所属领域的技术人员应了解，可提供额外的电路及控制信号，且已简化图9的存储器装置细节以便易于图解说明。
图10是具有包含根据本发明实施例(例如图4A到图4C中所描述的过程)所形成的数字线的至少一个存储器装置1010的存储器模块1000的功能性方块图。存储器模块1000图解说明为DRAM芯片，但希望其它类型的存储器也在本文中使用的“存储器模块”的范围内。另外，尽管图10中描绘了一个实例性形状因子，但这些概念也可适用于其它形状因子。
在某些实施例中，存储器模块1000将包含外壳1005(如所描绘)以封闭一个或一个以上存储器装置1010，但此外壳并非对于所有装置或装置应用均至关重要。至少一个存储器装置1010包含具有根据本文中描述的实施例所形成的钨数字线的存储器单元阵列。如果存在的话，外壳1005包含用于与主机装置通信的一个或一个以上触点1015。主机装置的实例包含数码相机、数字记录及回放装置、PDA、个人计算机、存储器卡读卡器、接口集线器等等。对于某些实施例，触点1015呈标准化接口的形式。然而，一般来说，触点1015提供用于在存储器模块1000与具有与触点1015兼容的接收器的主机之间传递控制、地址及/或数据信号的接口。
存储器模块1000可任选地包含额外电路1020，其可以是一个或一个以上集成电路及/或离散组件。对于某些实施例，额外电路1020可包含用于控制跨越多个存储器装置1010的存取及/或用于在外部主机与存储器装置1010之间提供转译层的存储器控制器。举例来说，触点1015的数目与到一个或一个以上存储器装置1010的1010连接的数目之间可不存在一对一的对应。因此，存储器控制器可选择性地耦合存储器装置1010的I/O连接(在图10中未显示)以在适当时间在适当I/O连接处接收适当信号或在适当时间在适当触点1015处提供适当信号。相似地，主机与存储器模块1000之间的通信协议可不同于存取存储器装置1010所需要的通信协议。然后，存储器控制器可将从主机接收的命令序列转译为适当的命令序列以实现对存储器装置1010的所需存取。除命令序列以外，此转译还可进一步包含信号电压电平的变化。
额外电路1020可进一步包含与存储器装置1010的控制无关的功能性，例如，ASIC可执行的逻辑功能。同样，额外电路1020可包含用来限制对存储器模块1000的读取或写入存取的电路，例如，密码保护、生物测量等等。额外电路1020可包含用以指示存储器模块1000的状态的电路。举例来说，额外电路1020可包含用以确定是否正向存储器模块1000供电及当前是否正存取存储器模块1000的功能性，及用以显示存储器模块1000的状态的指示(例如，通电时的稳态光及正被存取时的闪烁光)的功能性。额外电路1020可进一步包含无源装置(例如，去耦合电容器)以帮助调节存储器模块1000内的功率要求。
由于上述原因，且由于所属领域的技术人员阅读并了解本发明后将明了的下述其它原因，此项技术中需要足够细以降低数字线中的电容的数字线以用于增强性能同时维持数字线中的低电阻率。为满足此目的，所述数字线需要具有足够大以减少通过钨数字线的电流的阻抗的颗粒结构。
结论
已描述用于使用及形成钨数字线的方法、装置及系统。根据本发明实施例所形成的钨数字线可用氮化钨(WNX)衬底上的钨(W)单层、所述W单层上的硼(B)单层及所述B单层上的体W层形成。
虽然本文中已图解说明且描述了特定实施例，但所属领域的技术人员应了解，打算达到相同结果的布置可替代所显示的特定实施例。希望本发明涵盖本发明的各种实施例的修改或变化形式。应了解，以上说明是以图解说明方式而非限定性方式做出。在审阅以上说明后，所属领域的技术人员将明了上述实施例的组合及本文中未具体描述的其它实施例。本发明各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明各种实施例的范围应参照所附权利要求书连同归属于此类权利要求书的等效内容的全部范围来确定。
在前述具体实施方式中，出于简化本发明的目的，将各种特征一起集合在单个实施例中。本发明的此方法不应被视为反映本发明所揭示实施例打算必须使用比明确陈述于每一权利要求中更多的特征。而是，如以上权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，将以上权利要求书并入详细说明中，其中每一权利要求均独立地作为单独实施例。

Claims (32)

1、一种用于在存储器单元中形成数字线的方法，其包括：
在氮化钨(WNX)衬底上形成钨(W)单层；
在所述W单层上形成硼(B)单层；及
在所述B单层上形成体W层。
2、根据权利要求1所述的方法，其中所述方法包含使用乙硼烷(B2H6)后面是对六氟化钨(WF6)的氢(H2)还原的一个循环来形成所述W单层。
3、根据权利要求1所述的方法，其中所述方法包含以在1埃与10埃
Figure A2008800145510002C2
之间的厚度形成所述W单层。
4、根据权利要求1所述的方法，其中所述方法包含通过在350℃到450℃之间的温度下对B2H6进行热分解来形成所述B单层。
5、根据权利要求4所述的方法，其中所述方法包含通过对B2H6进行热分解达介于从1秒到20秒范围内的时间周期来形成所述B单层。
6、根据权利要求1所述的方法，其中所述方法包含以在1
Figure A2008800145510002C3
与10之间的厚度形成所述B单层。
7、根据权利要求1所述的方法，其中所述方法包含使用对WF6的H2还原通过化学气相沉积(CVD)来形成所述体W层。
8、根据权利要求1所述的方法，其中所述方法包含形成数字线，使得所述硼单层中硼的量在所述体钨层中钨的量的2％到20％范围内。
9、根据权利要求1所述的方法，其中所述方法包含形成具有宽度在1000埃与6000埃之间的颗粒大小的所述体W层。
10、根据权利要求1所述的方法，其中所述方法包含在存储器单元中形成具有小于500
Figure A2008800145510002C5
的厚度的数字线。
11、根据权利要求1所述的方法，其中所述方法包含在存储器单元中形成具有在9微欧姆·厘米与11微欧姆·厘米之间的中心电阻的数字线。
12、一种存储器装置，其包括：
若干字线；
若干数字线，其由钨单层、硼单层及体钨层形成；
其中每一字线及数字线均连接到存储器单元，且
其中所述存储器单元由电容器及晶体管组成。
13、根据权利要求12所述的存储器装置，其中所述数字线连接到与所述存储器单元相关联的晶体管的漏极侧。
14、根据权利要求12所述的存储器装置，其中所述字线连接到与所述存储器单元相关联的晶体管的栅极侧。
15、根据权利要求12所述的存储器装置，其中所述W单层小于10埃厚。
16、根据权利要求12所述的存储器装置，其中所述B单层小于10埃厚。
17、根据权利要求12所述的存储器装置，其中所述体W层小于500厚。
18、根据权利要求12所述的存储器装置，其中所述体W层具有颗粒结构，所述颗粒结构具有在1000
Figure A2008800145510003C2
与6000
Figure A2008800145510003C3
宽之间的颗粒。
19、一种存储器装置，其包括：
存储器单元阵列，其布置为由字线耦合的行及由位线耦合的列，
其中所述数字线由钨单层、硼单层及体钨层形成；及
电路，其用于对所述存储器单元阵列的控制及存取。
20、根据权利要求19所述的存储器装置，其中所述电路具有由行解码器及列解码器接收及解码的地址信号以存取所述存储器单元阵列。
21、根据权利要求19所述的存储器装置，其中额外电路包含用于控制跨越多个存储器装置的存取的存储器控制器。
22、根据权利要求19所述的存储器装置，其中所述W单层小于10
Figure A2008800145510003C4
厚。
23、根据权利要求19所述的存储器装置，其中所述B单层小于10厚。
24、根据权利要求19所述的存储器装置，其中所述体W层小于500
Figure A2008800145510003C6
厚。
25、根据权利要求19所述的存储器装置，其中所述体W层具有颗粒结构，所述颗粒结构具有在1000
Figure A2008800145510003C7
与6000
Figure A2008800145510003C8
宽之间的颗粒。
26、一种操作数字线的方法，其包括：
寻址在字线与数字线的交叉点处的存储器单元，所述数字线由氮化钨(WNX)衬底上的钨(W)单层、所述W单层上的硼(B)单层及所述B单层上的体W层形成；
使用感测放大器读取所述数字线；
作为刷新操作的一部分向所述数字线提供电位以刷新从所述存储器单元读取的状态。
27、根据权利要求26所述的方法，其中所述刷新操作包含以每1纳秒到100纳秒一次的速率重写所述存储器单元状态。
28、根据权利要求26所述的方法，其中所述方法包含使用B2H6后面是对WF6的H2还原的一个循环来形成所述W单层。
29、根据权利要求26所述的方法，其中所述W单层小于10
Figure A2008800145510003C9
厚。
30、根据权利要求26所述的方法，其中所述B单层小于10
Figure A2008800145510003C10
厚。
31、根据权利要求26所述的方法，其中所述体W层小于500
Figure A2008800145510003C11
厚。
32、根据权利要求26所述的方法，其中所述体W层具有颗粒结构，所述颗粒结构具有在1000
Figure A2008800145510003C12
与6000
Figure A2008800145510003C13
宽之间的颗粒。
CN2008800145516A 2007-05-04 2008-05-02 钨数字线及形成和操作钨数字线的方法 Active CN101675514B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/800,199 2007-05-04
US11/800,199 US20080273410A1 (en) 2007-05-04 2007-05-04 Tungsten digitlines
PCT/US2008/005681 WO2008137070A1 (en) 2007-05-04 2008-05-02 Tungsten digitlines and methods of forming and operating the same

Publications (2)

Publication Number Publication Date
CN101675514A true CN101675514A (zh) 2010-03-17
CN101675514B CN101675514B (zh) 2012-05-30

Family

ID=39642723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800145516A Active CN101675514B (zh) 2007-05-04 2008-05-02 钨数字线及形成和操作钨数字线的方法

Country Status (7)

Country Link
US (1) US20080273410A1 (zh)
EP (1) EP2186130A1 (zh)
JP (1) JP5403283B2 (zh)
KR (1) KR101146813B1 (zh)
CN (1) CN101675514B (zh)
TW (1) TWI394234B (zh)
WO (1) WO2008137070A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497017A (en) * 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
US6156382A (en) * 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
JPH11260759A (ja) * 1998-03-12 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
US5895239A (en) * 1998-09-14 1999-04-20 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts
JP3580159B2 (ja) * 1998-12-18 2004-10-20 東京エレクトロン株式会社 タングステン膜の成膜方法
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
JP2001011627A (ja) * 1999-06-21 2001-01-16 Applied Materials Inc タングステン膜の成膜方法、半導体デバイス及び成膜装置
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
JP2002151665A (ja) * 2000-11-14 2002-05-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
TW581822B (en) * 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6522570B1 (en) * 2001-12-13 2003-02-18 Micron Technology, Inc. System and method for inhibiting imprinting of capacitor structures of a memory
US20030157760A1 (en) * 2002-02-20 2003-08-21 Applied Materials, Inc. Deposition of tungsten films for dynamic random access memory (DRAM) applications
US6939761B2 (en) * 2002-11-22 2005-09-06 Micron Technology, Inc. Methods of forming buried bit line DRAM circuitry
US6844258B1 (en) * 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
KR100596794B1 (ko) * 2004-11-30 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system
US7785658B2 (en) * 2005-10-07 2010-08-31 Asm Japan K.K. Method for forming metal wiring structure
US7977190B2 (en) * 2006-06-21 2011-07-12 Micron Technology, Inc. Memory devices having reduced interference between floating gates and methods of fabricating such devices
US9000836B2 (en) * 2008-01-10 2015-04-07 Micron Technology, Inc. Voltage generator circuit

Also Published As

Publication number Publication date
TWI394234B (zh) 2013-04-21
CN101675514B (zh) 2012-05-30
EP2186130A1 (en) 2010-05-19
JP2010526441A (ja) 2010-07-29
KR101146813B1 (ko) 2012-05-21
US20080273410A1 (en) 2008-11-06
JP5403283B2 (ja) 2014-01-29
KR20100003297A (ko) 2010-01-07
WO2008137070A1 (en) 2008-11-13
TW200901389A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US11295807B2 (en) Volatile memory device with 3-D structure including memory cells having transistors vertically stacked one over another
US6781915B2 (en) Semiconductor memory device
US7319629B2 (en) Method of operating a dynamic random access memory cell
US6545933B2 (en) Semiconductor memory
CN100559504C (zh) 具有存储器单元的集成电路器件及其实现方法和半导体存储器单元
US7158428B2 (en) Semiconductor memory device having hierarchical bit line structure
US6396764B1 (en) Segmented memory architecture and systems and methods using the same
Miyaji et al. A 25-ns 4-Mbit CMOS SRAM with dynamic bit-line loads
US6307793B1 (en) Memory device, coupling noise eliminator, and coupling noise elimination method
US6552951B1 (en) Dual-port memory location
US6304494B1 (en) Semiconductor device with decreased power consumption
US20230005522A1 (en) Readout circuit structure
CN101675514B (zh) 钨数字线及形成和操作钨数字线的方法
US6483139B1 (en) Semiconductor memory device formed on semiconductor substrate
US6594195B2 (en) Low-power, high-density semiconductor memory device
US20230071414A1 (en) Sense amplification circuit and data reading method
US6928012B2 (en) Bitline equalization system for a DRAM integrated circuit
US7113438B2 (en) Semiconductor memory device and connecting method of sense amplifier
US6744658B2 (en) Semiconductor memory device capable of holding write data for long time
US6597040B2 (en) Semiconductor device having MOS transistor for coupling two signal lines
JP2001244428A (ja) 強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子
CN115565567A (zh) 读出电路结构
CN115565562A (zh) 读出电路结构
JP2003133532A (ja) 同一セル構造によるフラッシュメモリとｄｒａｍ混載回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant