CN101647115B - 半导体装置及其制造方法、拾光模块 - Google Patents

半导体装置及其制造方法、拾光模块 Download PDF

Info

Publication number
CN101647115B
CN101647115B CN200880003392XA CN200880003392A CN101647115B CN 101647115 B CN101647115 B CN 101647115B CN 200880003392X A CN200880003392X A CN 200880003392XA CN 200880003392 A CN200880003392 A CN 200880003392A CN 101647115 B CN101647115 B CN 101647115B
Authority
CN
China
Prior art keywords
jut
semiconductor device
lid
outer rim
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880003392XA
Other languages
English (en)
Other versions
CN101647115A (zh
Inventor
古屋敷纯也
森部省三
宇辰博喜
吉川则之
福田敏行
南尾匡纪
石田裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101647115A publication Critical patent/CN101647115A/zh
Application granted granted Critical
Publication of CN101647115B publication Critical patent/CN101647115B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/127—Lasers; Multiple laser arrays
    • G11B7/1275—Two or more lasers having different wavelengths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Optical Head (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法、拾光模块。半导体装置(1)将半导体元件(10)装载在近似矩形的封装体(50)中。所设置的第一突起部(70、70)在装载面(62)的一对相向的外缘上朝着上方突出，盖体(90)的外缘用粘接剂(85)固定在第一突起部上表面(70b)上。挡坝(80)设置在第一突起部上表面(70b)的外缘上，粘接剂(85)从盖体(90)的侧面连续地存在到挡坝(80)。因此，本发明提供了一种整体大小能够小型化，特别是封装体的近似矩形的四条边中相向的一对边的长度能够很小的半导体装置。

Description

半导体装置及其制造方法、拾光模块
技术领域
本发明涉及一种半导体装置及其制造方法、拾光模块。
背景技术
现今，在读取DVD等光盘中的信号的光盘驱动装置中装载有拾光模块。在该拾光模块中，射出用于读取的光的半导体激光元件和接收来自光盘的反射返回光的光检测器布置在同一个底座上。
如专利文献1所公开的那样，在光盘驱动装置中，拾光模块布置在光盘的光学记录面之下，且沿着光盘的半径方向移动。因此，为使光盘驱动装置小型化，必须使拾光模块小型化。为使拾光模块小型化，就需要使光检测器小型化。
例如，在专利文献2中公开了一种使收放固体摄像元件的框体小型化，从而使光检测器小型化的固体摄像装置的制造方法。具体而言，在该方法下，使由基板部和矩形框状的突起部形成的框体与多个金属导片一起树脂成形为一体，再由各个金属导片形成内部端子部和外部端子部，将摄像元件固定在框体的内部空间内的基板部上，将摄像元件的电极和各个金属导片的内部端子部一一地连接起来，将透光板接合到突起部的上端面上。此时，为决定透光板的位置，在突起部的上端面沿着内周设置低一些的低部形成台阶部，使透光板的大小为在形成在突起部的台阶部的内壁的内侧区域内能够放置在低部的上表面那么大，在将透光板接合到突起部的上端面之际，将粘接剂填充到低部上表面之后，边利用台阶部的内壁限定透光板的位置，边将透光板放置、接合到低部上表面的粘接剂上，最后再除去位于突起部的台阶部外侧的部分。
专利文献1：日本公开特许公报特开2001-56950号公报
专利文献2：日本公开特许公报特开2005-64292号公报
专利文献3：日本公开特许公报特开2005-79537号公报
-发明要解决的技术问题-
但是，如图32所示，在专利文献2所公开的固体摄像装置中，在放置有摄像元件205的基板部202的外缘部分设置有矩形框状的突起部203，但突起部203的矩形的四条边的宽度都一样宽。这就限制了小型化。专利文献3中所公开的固体摄像装置也存在同样的问题。
发明内容
本发明正是为解决上述技术问题而研发出来的。其目的在于：提供一种整体大小能够小型化，特别是封装体的近似矩形的四条边中相向的一对边的长度能够小一些的半导体装置。
-用以解决技术问题的技术方案-
为解决上述技术问题，本发明在包括半导体元件和装载该半导体元件的封装体的半导体装置中的封装体的结构上做了改进。
具体而言，本发明第一种半导体装置的结构如下。所述封装体具有基板部和第一突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述第一突起部仅沿着所述装载面的一对相向的外缘延伸，且所述第一突起部各自位于所述一对相向的外缘中的一个外缘上，在各个所述第一突起部上表面设置有沿着所述第一突起部上表面的外缘延伸的挡坝，同时，覆盖所述半导体元件的上方的盖体的外缘部放置在比所述挡坝离所述半导体元件近的位置上，且与所述挡坝之间留有间隙，所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上表面的盖体的侧面形成由所述粘接剂构成的填角。
本发明第二种半导体装置的结构如下。所述封装体具有基板部、第一突起部以及第二突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述第一突起部沿着所述装载面的一对相向的外缘延伸，且各自位于所述一对相向的外缘中的一个外缘上，所述第二突起部沿着与所述装载面的所述一对相向的外缘不同的另一对相向的外缘延伸，且所述第二突起部各自位于所述另一对相向的外缘中的一个外缘上，在各个所述第一突起部上表面设置有沿着所述第一突起部上表面的外缘延伸的挡坝，同时，覆盖所述半导体元件的上方的盖体的外缘部放置在比所述挡坝离所述半导体元件近的位置上，且与所述挡坝之间留有间隙，所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上表面的盖体的侧面形成由所述粘接剂构成的填角，所述第二突起部的与所述另一对相向的外缘正交的方向上的宽度比所述第一突起部的与所述一对相向的外缘正交的方向上的宽度小。
能够做成一种由所述粘接剂将所述第二突起部和所述盖体粘接起来的结构。
优选，所述粘接剂也附着在所述盖体的与所述挡坝相向的侧面上。
能够做成一种沿着设置有所述第一突起部的所述装载面外缘延伸的所述第一突起部的侧壁、和沿着所述第一突起部上表面的外缘延伸的所述挡坝的外侧侧壁齐平的结构。
本发明第三种半导体装置具有以下结构。所述封装体具有基板部和第一突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述突起部沿着所述装载面的一对相向的外缘延伸，且所述第一突起部各自位于所述一对相向的外缘中的一个外缘上，覆盖所述半导体元件的上方的盖体的外缘部放置在各个所述第一突起部上表面，所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上的所述盖体的侧面由所述粘接剂形成填角，在所述填角的与所述盖体相反的一侧的终端部留有被阻挡过的痕迹。这里所说的填角指的是粘接在盖体的侧面和第一突起部上表面两个面上的角部。
本发明第四种半导体装置具有以下结构。所述封装体具有基板部、第一突起部以及第二突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述第一突起部沿着所述装载面的一对相向的外缘延伸，且各自位于所述一对相向的外缘中的一个外缘上，所述第二突起部沿着与所述装载面的所述一对相向的外缘不同的另一对相向的外缘延伸，且所述第二突起部各自位于所述另一对相向的外缘中的一个外缘上，覆盖所述半导体元件的上方的盖体的外缘部放置在各个所述第一突起部上表面，所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上的所述盖体的侧面由所述粘接剂形成填角，在所述填角的与所述盖体相反的一侧的终端部留有被阻挡过的痕迹，所述第二突起部的与所述另一对相向的外缘正交的方向上的宽度比所述第一突起部的与所述一对相向的外缘正交的方向上的宽度小。
能够做成一种由所述粘接剂将所述第二突起部和所述盖体粘接起来的结构。
本发明的第一种半导体装置的制造方法，用来制造包括半导体元件和装载所述半导体元件的封装体的半导体装置。所述半导体装置的制造方法包括以下步骤：准备封装体集合基板的步骤，所述封装体集合基板具有相互平行的多个槽，挡坝在所述槽的侧壁的上表面的中央部分沿着所述槽延伸，装载步骤，在多个所述槽的各个槽中沿着槽的延伸方向装载多个半导体元件，涂敷步骤，在所述槽的侧壁的上表面且所述挡坝与槽之间的部分沿着所述槽连续地涂敷粘接剂，放置步骤X，将覆盖所述半导体元件的上方的盖体的外缘部放置在所述粘接剂上，固化步骤，使所述粘接剂固化，以及分离步骤Y，沿着所述槽延伸的方向将相邻的两个所述槽的中央部分切断，将封装体集合基板分开。
本发明的第二种半导体装置的制造方法，用来制造包括半导体元件和装载所述半导体元件的封装体的半导体装置。所述半导体装置的制造方法包括以下步骤：准备封装体集合基板的步骤，在所述封装体集合基板中，多个凹部以多个行与列的形状排列，在所述凹部的相邻行之间的中央部位挡坝沿着所述行延伸，装载步骤，将多个半导体元件装载在多个所述凹部中的每个凹部中，涂敷步骤，在所述凹部的行间且所述挡坝的两侧部分沿着所述挡坝连续地涂敷粘接剂，放置步骤X，将覆盖所述半导体元件的上方的盖体的外缘部放置在所述粘接剂上，固化步骤，使所述粘接剂固化，以及分离步骤Z，沿着所述行的方向将相邻两个所述凹部的行间的中央部位切断，将所述封装体集合基板分开。
优选相邻的所述凹部的列间的宽度在相邻的所述凹部的行间的宽度以下。
在所述步骤Y或步骤Z中，也能够将挡坝的一部分切断。
优选，在所述步骤X中，所述粘接剂附着在所述盖体的侧面形成填角。
使本发明的拾光模块具有以下结构。包括上述任一种半导体装置、激光模块以及分光镜。所述盖体由透明材料制成，装载在所述半导体装置中的半导体元件是受光元件。
优选拾光模块进一步包括反射镜和物镜；优选所述拾光模块放置在光盘的信息记录面的下侧，所述突起部的延伸方向实质上与所述信息记录面垂直。
所述激光模块包括蓝紫色激光装置和双波长激光装置，从所述蓝紫色激光装置射出的光的峰值波长在385nm以上且425nm以下，从所述双波长激光装置射出的光的峰值波长在630nm以上且670nm以下和760nm以上且800nm以下。
-发明的效果-
本发明的半导体装置，因为盖体粘接在一对相向的第一突起部上表面，相向的另一对第二突起部的宽度比第一突起部的宽度小或者是不存在第二突起部，所以能够使半导体装置整体小一些；因为在第一突起部上表面设置阻挡粘接剂的挡坝，所以能够防止粘接剂越出来。需提一下，可以在粘接剂固化后除去挡坝。
附图说明
图1(a)是将第一实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图1(b)是从图1(a)的背面看到的图。
图2(a)是第一实施方式所涉及的半导体装置的取走盖体后的俯视图，图2(b)是沿图2(a)的A-A’线剖开的剖视图，图2(c)是沿图2(a)的B-B’线剖开的剖视图。
图3(a)到图3(e)是按时间顺序说明第一实施方式所涉及的半导体装置的制造过程的图。
图4是表示图3(c)所示状态下的一部分半导体装置的俯视图。
图5是第一实施方式所涉及的封装体集合基板的另一例的图。
图6(a)是将第二实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图6(b)是从图6(a)的背面看到的图。
图7(a)到图7(f)是按时间顺序说明第二实施方式所涉及的半导体装置的制造过程的图。
图8(a)是将第三实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图8(b)是从图8(a)的背面看到的图。
图9(a)是第三实施方式所涉及的半导体装置的取走盖体后的俯视图，图9(b)是沿图9(a)的A-A’线剖开的剖视图，图9(c)是沿图9(a)的B-B’线剖开的剖视图。
图10是表示格子状部件之例的图。
图11是表示格子状部件之另一例的图。
图12(a)是将第四实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图12(b)是从图12(a)的背面看到的图。
图13(a)是将第五实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图13(b)是从图13(a)的背面看到的图。
图14(a)是第五实施方式所涉及的半导体装置的取走盖体后的俯视图，图14(b)是沿图14(a)的A-A’线剖开的剖视图，图14(c)是沿图14(a)的B-B’线剖开的剖视图。
图15是一部分俯视图，表示第五实施方式所涉及的半导体装置的制造中途的情况。
图16是一部分俯视图，表示第五实施方式所涉及的半导体装置的制造中途的另一种情况。
图17(a)是将第六实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图17(b)是从图17(a)的背面看到的图。
图18(a)是第一参考方式所涉及的半导体装置的立体图，图18(b)是从图18(a)的背面看到的图。
图19(a)是第一参考方式所涉及的半导体装置的省略封装树脂后的俯视图，图19(b)是沿图19(a)的A-A’线剖开的剖视图，图19(c)是沿图19(a)的B-B’线剖开的剖视图。
图20(a)到图20(f)是按时间顺序说明第一参考方式所涉及的半导体装置的制造过程的图。
图21是第一参考方式所涉及的另一半导体装置的剖视图。
图22(a)是第二参考方式所涉及的半导体装置的立体图，图22(b)是从图22(a)的背面看到的图。
图23(a)是第三参考方式所涉及的半导体装置的立体图，图23(b)是从图23(a)的背面看到的图。
图24(a)是第三参考方式所涉及的半导体装置的省略封装树脂后的俯视图，图24(b)是沿图24(a)的A-A’线剖开的剖视图，图24(c)是沿图24(a)的B-B’线剖开的剖视图。
图25(a)是第四参考方式所涉及的半导体装置的立体图，图25(b)是从图25(a)的背面看到的图。
图26(a)是第七实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图26(b)是从图26(a)的背面看到的图。
图27(a)是第七实施方式所涉及的半导体装置的取走盖体后的俯视图，图27(b)是沿图27(a)的B-B’线剖开的剖视图，图27(c)是沿图27(a)的A-A’线剖开的剖视图。
图28(a)是将第八实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图28(b)是沿图28(a)中的B-B’线剖开的剖视图。
图29(a)是将第九实施方式所涉及的半导体装置的一部分切去后的剖开立体图，图29(b)是沿图29(a)中的B-B’线剖开的剖视图。
图30是第一实施方式所涉及的拾光模块的示意立体图。
图31是第一实施方式所涉及的拾光模块的示意主视图。
图32是现有的包括受光元件的半导体装置的俯视图。
-符号说明-
1，2，3，4，5，6-半导体装置，1’，3’，5’-半导体装置，10-半导体元件，22-金属细线，30-板状侧壁部，41-第一激光装置，42-第二激光装置，43-分光镜，45-反射镜，46-物镜，47-光盘，49-激光模块，50，51，52，53-封装体，60，60’-基板部，62，62’-装载面，64，64’-非装载面，70，70’-第一突起部，70a，70a’-第一突起部外侧侧壁，70b，70b’-第一突起部上表面，71，71’-第二突起部，75，75’-连接电极，76，76’-内部布线，77-外部连接部，80，80’-挡坝，80a-挡坝外侧侧壁，85-粘接剂，90，91-盖体，90a-盖体侧壁，94，94a，95-透明部件，96-封装树脂，100，101，102-封装体集合基板。
具体实施方式
下面，参考附图对本发明的实施方式做详细的说明。在以下各图中，为简化说明，用同一参考符号表示实质上具有同一功能的构成要素。
(第一实施方式)
-半导体装置-
第一实施方式所涉及的半导体装置，是用集成化受光元件作半导体元件的光检测器。需提一下，既可以用光敏二极管、光敏三极管、光敏集成电路(IC)等受光元件作半导体元件，也可以用LED(半导体发光二极管)、半导体激光元件等发光元件作半导体元件。
如图1所示，该实施方式中的半导体装置1，半导体元件10内装在槽的剖面形状是“U”字形的封装体50的槽中，由透明的平板状盖体90盖住。图2(a)到图2(d)也示出了该实施方式中的半导体装置1，但为便于说明，图2(a)示出的是取走盖体90后的情况，盖体90未表示在该图2(a)中。
该实施方式中的封装体50具有：矩形的基板部60、两个第一突起部70、70以及挡坝(dam)80、80。该两个第一突起部70、70朝着基板部60的上方突出且分别沿着该矩形的一对对边中的一条边延伸，该挡坝80、80设置在该第一突起部上表面70b的外缘部分。第一突起部70、70各自仅设置在基板部60中装载半导体元件10的矩形装载面62的相向的一对外缘中的一个外缘上，该第一突起部70、70的形状是一沿着装载面62的外缘延伸的长方体。需提一下，第一突起部70、70仅设置在装载面62的相向的一对外缘上意味着：第一突起部70、70设置在所述一对外缘上，在与该一对外缘不同的另一对外缘上没有设置第一突起部70、70，在装载面62的中央部位及其周围都没有设置第一突起部70、70。
在装载面62上且所装载的半导体元件10与第一突起部70之间的部分，多个连接电极75、75、…排列成一列，各个连接电极75延伸到第一突起部70之下，且有一部分隐藏在第一突起部70之下。连接电极75连接在埋入基板部60内的埋入电极76、76、…上。在基板部60的装载面62的背面即非装载面64上设置有多个外部连接部77、77、…，多个外部连接部77、77、…连接在埋入电极76、76、…上。也就是说，连接电极75、75、…经由埋入电极76、76、…与外部连接部77、77电连接。
在半导体元件10的一个矩形面上，沿着相向的一对对边分别排列有由多个电极垫20、20、…形成的电极垫列。设置有电极垫20、20、…的面的背面装载在封装体50的装载面62上，并用粘接剂固定在装载面62上。此时，半导体元件10装载到封装体50中，并做到由电极垫20、20、…排成的列延伸的方向与第一突起部70、70延伸的方向大致平行。电极垫20、20、…与连接电极75、75、…由金属细线22连接在一起。
挡坝80、80在第一突起部上表面70b位于离半导体元件10最远的位置上，且沿着第一突起部70、70的延伸方向延伸。矩形盖体90的外缘部放置在第一突起部上表面70b且离开挡坝80、80的位置上，并用粘接剂85固定在第一突起部70、70上。这里，粘接剂85存在于盖体90的外缘部下面和第一突起部上表面70b之间，也存在于挡坝80和盖体90的侧面之间。需提一下，因为第一突起部70、70的上表面70b和盖体90之间的粘接剂85的厚度薄，所以在图2(a)中省略图示粘接剂85。在对第二实施方式以后的实施方式进行说明的剖视图中，也同样省略图示粘接剂85。
这里，因为粘接剂85存在于挡坝80和盖体90的侧面之间，所以，与粘接剂85仅存在于盖体90的外缘部下面和第一突起部上表面70b之间的情况相比，盖体90被更加牢固地固定在第一突起部70上。特别是，在该实施方式中，也存在于挡坝80和盖体90的侧面之间的粘接剂85在盖体90的侧面与第一突起部上表面70b所成的角部呈填角(fillet)形状。因此，即使粘接剂85的量很少，盖体90也会被更加牢固地固定在第一突起部70上。
半导体装置1的侧壁部中，第一突起部外侧侧壁70a和挡坝外侧侧壁80a是同一个平面。这样便能够缩短半导体装置1的两个第一突起部70、70之间的长度，有益于小型化；而且，粘接剂85被挡坝80挡住，而没有越出半导体装置1的侧壁到外面来。这里所说的外侧侧壁是第一突起部70、70和挡坝80、80的侧壁中与靠近半导体元件10的侧壁相向的侧壁。
在该实施方式中，因为在基板部60的外缘中与设置有第一突起部70、70的一对外缘不同的另一对相向的外缘部未设置突起部，所以该另一对外缘部之间的距离是由半导体元件10的大小、设置连接电极75、75、…所需要的空间等决定的。也就是说，能够制作出所述另一对外缘部之间的距离最小的装载半导体元件10的封装体。
-半导体装置的制造方法-
下面，对该实施方式所涉及的半导体装置1的制造方法进行说明。
首先，准备图3(a)所示的封装体集合基板100。该封装体集合基板100所具有的形状是：多个所述封装体50排列起来，相邻封装体50的第一突起部外侧侧壁70a互为一体，多个封装体50也排列在突起部延伸的方向上，多个封装体50互为一体。
利用公知的方法即能够制造出该封装体集合基板100。例如，让多个通孔在平板状基板上排列成一列，再平行于该列设置多列。之后，将导电体埋入该通孔中，并以其作埋入电极76、76、…，在基板的上表面形成与这些埋入电极76、76、…相连接的连接电极75、75、…，在基板的下面形成外部连接部77、77、…。然后，在连接电极75、75、…的列间，且每隔一个列间就放置上四棱柱体的第一突起部前驱体70’、70’、…并进行固定，再在第一突起部前驱体70’的上表面中央部位放上挡坝80’，封装体集合基板100就做出来了。此时，相邻第一突起部前驱体70’、70’、…夹住的地方就成为槽55。且挡坝80’与槽55平行延伸。
接下来，在多个槽55、55、55中各个槽的底面沿着槽55、55、55的延伸方向装载上多个半导体装置1并进行固定，即成为图3(b)所示的状态。
接下来，利用线焊将半导体元件10的电极垫20和连接电极75连接起来。之后，在第一突起部前驱体70’的上表面且挡坝80’与槽55之间的地方，沿着槽55连续地涂敷粘接剂85，就成为电极垫20和连接电极75由金属细线22连接在一起且粘接剂85放置在第一突起部前驱体70’上表面的状态，如图3(c)所示。
如图4所示，连续地涂敷粘接剂85，意味着所涂敷的粘接剂85在对应于相邻的半导体元件之间的部分也不会中断，是顺着挡坝80’成为一条直线。
接下来，给封装体集合基板100中的每个半导体元件10设置一个透明盖体90，且使得该盖体90的外缘部分位于粘接剂85之上。所布置的盖体90要将每一个半导体元件10的上方遮盖起来。之后，使粘接剂85固化，将盖体90粘接、固定好。该状态是图3(d)所示的状态。因为此时盖体90的外缘放置在已涂敷的大约一半左右的粘接剂85上，所以粘接剂85不仅存在于盖体90的下面和第一突起部前驱体70’上表面，盖体90侧面也附着有粘接剂85。粘接剂85被推向挡坝80’，但被挡坝80’挡住，而不会越出到相邻的封装体区域。而且，此时，粘接剂85成为附着在盖体90的侧面，朝向挡坝80’的方向下陷的填角。
接下来，用切片锯(dicing saw)40从相邻的两个槽55、55之间挡坝80’的中央部位进行切割，将挡坝80’一分为二。这样侧壁就保持齐平。进一步垂直于槽55的延伸方向把相邻的两个半导体元件10切开。这样切开后的状态就是图3(e)所示的状态。一个一个的半导体装置1就制造出来了。
需提一下，上述半导体装置1的制造方法只是一个例子而已，该实施方式中的制造方法并不限于此例。从相邻的槽55、55之间进行切割并分开后，再放上盖体90也无妨。而且，槽55的形成方法并不限于将第一突起部前驱体设置在基板上的方法。除此以外，既可以采用切削具有一定厚度的基板形成槽的方法，也可以采用用激光形成槽的方法。如图5所示，使用在相邻的槽55、55之间具有切口(slit)86的封装体集合基板101亦可。若使用这样的封装体集合基板101，则即使封装体集合基板101变大(面积变宽)，也能够抑制该封装体集合基板101发生翘起、变形等，同时还能够用切片锯40很容易地且在短时间内从槽55、55之间切开，因此加工容易。
-拾光模块-
图30是一示意立体图，示出了该实施方式所涉及的拾光模块放置在光盘47之下的状态。图31是从侧面观看该状态时得到的图。需提一下，图31右端的半导体装置1是作为参考示出的，示出的是将设置在位于该右端的半导体装置1之左侧的底座48上的半导体装置1(光检测器)绕上下方向的轴旋转90度后所看到的受光面一侧，并非在拾光模块中装载有两个半导体装置1。
该拾光模块包括：所述半导体装置1(光检测器)、第一及第二激光装置41、42、分光镜43、反射镜45以及物镜46。第一及第二激光装置41、42构成激光模块49。从该第一及第二激光装置41、42射出的光44通过分光镜43，在反射镜45发生反射后，再通过物镜46朝着光盘47的信息记录面入射，光44在信息记录面上发生反射，经由物镜46、反射镜45、分光镜43后入射到半导体装置1中。
这里，第一激光装置41是射出峰值波长405nm的激光的蓝紫色激光装置；第二激光装置42是射出峰值波长650nm的红色激光和峰值波长780nm的红外激光这两个波长的激光的双波长激光装置。
构成拾光模块的各个部件放在底座48上且光盘47的信息记录面的下侧。拾光模块在旋转的光盘47下在光盘47的径向上移动。底座48的放置有各个部件的面与光盘47的信息记录面平行。
这里，出于对布线的考虑，布置半导体装置1时，要做到第一突起部70、70延伸的方向垂直于底座48。也就是说，要做到突起部70、70延伸的方向垂直于光盘47的信息记录面。这样一布置，就成为半导体装置1的多个外部连接部77、77、…垂直于底座48的设置面排成两列的状态。于是，能够将从多个外部连接部77、77、…引出的用于与外部连接的布线收纳在半导体装置1的从底座48的设置面算起高度为H的范围内。结果是，能够使拾光模块整体的高度减小。
如上所述，半导体装置1的第一突起部70、70垂直于底座48延伸，不存在平行于底座48延伸的突起部。因此，能够使半导体装置1的高度H大致接近与所装载的半导体元件10的一条边的长度相等的长度。这样一来，就能够使拾光模块整体变薄，从而能够实现拾光模块的小型化。
该实施方式中的半导体装置1，在封装体50中将盖体90粘接在设置在一对相向的外缘部的第一突起部70、70的上表面70b上，在另一对相向的外缘部没有设置突起部。因此能够使半导体装置1整体变小。而且，因为被挡坝80、80挡住的粘接剂85附着在盖体90的侧面形成填角，所以能够将盖体90牢固地固定在封装体50上。
在该实施方式的制造工序中，在从相邻的槽55、55之间进行切开之际切断挡坝80’，所以粘接剂85内部不会产生应力，负荷也不会施加在粘接剂85上，盖体90与第一突起部70、70之间的的粘接强度就一定不变。专利文献3中的图9所示的半导体装置，因为把粘接剂本身切断，所以粘接剂内部就会产生应力，粘接强度就有可能出现偏差，同时，在涂敷粘接剂时，粘接剂会从凹部越出来；安装盖体时，若一个一个地安装盖体，粘接剂在凹部两侧的附着量就会不同，若多个盖体同时安装，粘接剂就有可能遭受两侧的挤压，而窜到盖体之上。但该实施方式不可能发生上述不良现象。
(第二实施方式)
第二实施方式所涉及的半导体装置与第一实施方式所涉及的半导体装置1的不同之处仅在于：第二实施方式的半导体装置中去掉了挡坝80，其它各方面都相同。因此，下面仅对与第一实施方式不同的地方进行说明。
图7是用剖视图显示该实施方式的半导体装置2的制造工序的图。图7(a)到图7(e)所示的制造工序与图3所示的第一实施方式的半导体装置1的制造工序相同。在该实施方式中，用切片锯40从相邻的槽55、55之间切开后，再将挡坝80、80、…去掉，如图7(f)所示。此时，挡坝80、80、…用的是粘接剂85不会粘上的材质。
因此，如图6所示，与第一实施方式一样，该实施方式中的半导体装置2，使用封装体50、半导体元件10以及盖体90。与第一实施方式中的半导体装置1一样，盖体90由粘接剂85连接在第一突起部70、70上。与第一实施方式不同之处是没有挡坝。在该实施方式中，半导体装置2的粘接剂85附着在盖体90的侧面，朝着第一突起部上表面70b形成填角，但在该填角的远离盖体90的侧面的那一侧(侧面的相反一侧)的终端部留下了曾经被挡坝80挡住过的痕迹。该痕迹的形状象断崖一样。即，粘接剂85从盖体90的侧面朝着第一突起部上表面70b平缓地下沉，在下沉中途突然一下到达第一突起部上表面70b。
就这样，该实施方式中的半导体装置2去掉了挡坝。因此，在将半导体装置2安装到拾光模块上时，中途不会受阻，安装作业能够很顺利地进行下去；该实施方式也能够收到与第一实施方式一样的效果。
(第三实施方式)
第三实施方式所涉及的半导体装置，是在第一实施方式所涉及的半导体装置1中增加了第二突起部而构成的。除此以外其它各方面都与第一实施方式相同。因此，下面仅对与第一实施方式不同的地方进行说明。
如图8、图9所示，在该实施方式中的半导体装置3中，设置有第一突起部70、70和第二突起部71、71。在第一实施方式的半导体装置1中，朝着外部打开的半导体装置1的侧面被第二突起部71、71关闭起来，半导体元件10成为密闭状态。第二突起部71、71延伸的方向与第一突起部70、70延伸的方向正交。需提一下，为便于说明，图9(a)示出的是取走盖体90的状态，未图示盖体90。
第二突起部71、71设置在基板部60的装载面62的外缘上，朝着基板部60的上方突出。设置有第二突起部71、71的装载面62的外缘是与设置有第一突起部70、70的装载面的外缘不同的另一对相向的外缘，这两对外缘相互正交。
在该实施方式中，第二突起部71、71的上表面的朝向封装体51内侧的边缘部分与盖体90的外缘接触，而且，粘接剂85借助毛细管现象进入并粘接在第一突起部70、70附近且第二突起部71、71与盖体90的接触部分。半导体元件10由于二者的接触成为密闭状态。因此，能够防止尘埃等侵入封装体51内，同时能够防止布线短路。在半导体元件10是光源元件的情况下，能够防止尘埃进入光学功能面上损害功能。
第二突起部71的宽度a(在与第二突起部71延伸的方向垂直的方向上的宽度)比第一突起部70的宽度b(与第一突起部70、70的延伸方向垂直的方向上的宽度)小。之所以第二突起部71的宽度a比第一突起部70的宽度b小，是因为第一突起部70起的是固定盖体90的作用，而第二突起部71不具备这样的作用，第二突起部71只要能够防止尘埃侵入即可之故。
在该实施方式中，半导体装置3的在第一突起部70、70延伸的方向上的长度比第一实施方式中的半导体装置1长出第二突起部71、71的宽度a×2那么多，但a比第一突起部70、70的宽度b小，因此所增加的长度被抑制在一个很小的值上。需提一下，优选a在b的1/2以下，更优选a在b的1/4以下。但a要在10μm以上。因此，半导体装置3包括第二突起部71、71，便能够防止尘埃进入封装体51内，同时，能够使半导体装置3在第一突起部70、70的长边方向上的长度比现有的半导体装置的长度短，从而能够使半导体装置3整体小。利用该实施方式中的半导体装置3，除了能够收到上述效果外，还能够收到与第一实施方式一样的效果。
在制作该实施方式中的半导体装置3之际，将图10(a)所示的格子状部件120贴到平板状的基板上，制作封装体集合基板，并使用该封装体集合基板。需提一下，图10(a)所示的是，整个格子状部件120的一部分，省略了其它部分。构成格子状部件120的部件中放置了挡坝80’部分是第一部件111，该第一部件111的一部分成为第一突起部70，与该第一部件111正交的是第二部件112，该第二部件112中的一部分成为第二突起部71。
将该格子状部件120与基板贴合起来制成的封装体集合基板是这样的，在格子的孔部分由基板形成底，该部分即成为凹部，该凹部排列成多个行和列。也就是说，多个凹部形成矩阵，半导体元件10放置在这些凹部的每一个凹部中，并被线焊。这里，在由多个凹部形成的行中，第一部件111存在于相邻的行之间，在第一部件111的上表面中央部位，挡坝80’沿着由凹部形成的行延伸。在由多个凹部形成的列中，第二部件112存在于相邻的列之间。
与第一实施方式一样，沿着挡坝80’连续地涂敷粘接剂85，给每一个凹部放上一个盖体90，并将该盖体90贴合到封装体集合基板上。此时，盖体90的外缘部分放置在粘接剂85之上。
之后，利用热、紫外线等使粘接剂85固化，再用切片锯从挡坝80’的中央部位进行切割，将各个第一部件111一分为二，进一步用切片锯从各个第二部件112的中央部位进行切割，将各个第二部件112一分为二，以其作半导体装置3。
需提一下，利用图10(b)、图11(a)及图11(b)所示的格子状部件121、122、123制作封装体集合基板也无妨。与图5所示的封装体集合基板一样，图10(b)所示的格子状部件121，在第一部件113的中央部分设置有切口86，将第一部件113分开就很容易了；图11(a)所示的格子状部件122，在第二部件114的中央部分设置有切口87，将第二部件114分开就很容易了；图11(b)所示的格子状部件123，在第一部件113上设置有切口86，在第二部件114上设置有切口87，将第一部件113、第二部件114中之任一个部件分开都是很容易的。
为使是最终产品的半导体装置3中，第一突起部70的宽度b比第二突起部71的宽度a大，所述格子状部件120、121、122、123，使成为相邻凹部的列与列之间的第二部件112、114的宽度在将成为相邻凹部的行与行之间的第一部件111、113的宽度以下。
需提一下，在该实施方式中，第二突起部71、71与盖体90接触，半导体元件10被密闭起来。但即使二者不接触，二者间留有几十微米左右的距离，也能够防止灰尘等侵入，导致半导体元件10的功能下降、短路等。因此，第二突起部71、71不与盖体90接触亦可。
(第四实施方式)
从第三实施方式所涉及的半导体装置3中取走了挡坝80这一点，是第四实施方式所涉及的半导体装置与第三实施方式唯一不同的地方，其它各方面都相同。因此，下面仅对与第三实施方式不同的地方进行说明。
在制作出第三实施方式中的半导体装置3之后，或者在制作第三实施方式中的半导体装置3的中途取走挡坝80，即制作出该实施方式中的半导体装置4，如图12所示。因此，该实施方式中的半导体装置4，具有从第三实施方式中的半导体装置3中取走挡坝80后的构造、构成和形状。与第二实施方式中的半导体装置2一样，粘接剂85附着在盖体90的侧面上，朝着第一突起部上表面70b形成填角。但该填角的远离盖体90的侧面的一侧(与侧面相反的一侧)的终端部留下了曾经被挡坝80挡住过的痕迹。
该实施方式中的半导体装置4，除了产生第三实施方式的效果以外，还产生以下效果。即，在将半导体装置4安装到拾光模块上时，中途不会受阻，安装作业能够很顺利地进行下去。
(第五实施方式)
第五实施方式所涉及的半导体装置与第三实施方式所涉及的半导体装置的不同之处在第二突起部71、71与盖体90的关系上，其它方面都相同。下面，仅对与第三实施方式不同的地方进行说明。
如图13、图14所示，在该实施方式中的半导体装置5中，盖体91的端部与第二突起部71、71的上表面重叠，二者在该重叠部分夹着粘接剂85粘接在一起。也就是说，该实施方式中的盖体91，在第一突起部70、70延伸的方向上的长度比第三实施方式中的盖体90长，延伸到第二突起部71、71的上表面，盖体91的侧面与第二突起部71、71的外壁面齐平。需提一下，为便于说明，图14(a)中示出的是取走盖体91的状态，盖体91未示。同样，为便于说明，在图14(b)和图14(c)也省略未示存在于盖体91、第一突起部70、70与第二突起部71、71之间的粘接剂85。
接下来，参考图15、图16对盖体91与封装体51间的粘接情况进行说明。
图15示出了将半导体元件10装载、焊接到封装体集合基板102中的凹部，再在将成为第一突起部的第一部件113的上表面沿着挡坝80连续地涂敷了粘接剂85后的状态。需提一下，封装体集合基板102在图的上下方向以及左右方向进一步延伸，这里仅示出了封装体集合基板102的一部分。该封装体集合基板102是利用图10(b)所示的格子状部件121制成的。所涂敷的粘接剂85在由凹部130形成的列与行之间(存在第二部件的部分)也没有中断。
之后，如图16所示，将盖体91放在各个凹部130上，将凹部130堵住。在一个凹部130放置一个盖体91，但在行方向上相邻的盖体91之间要留出间隙。因为此时盖体91中放在第一部件113上表面的外缘部分被直接放置在第一部件113上的粘接剂85上，所以粘接剂85附着在该外缘部分上。另一方面，在盖体91中放在第二部件112上表面的外缘部分，粘接剂85借助毛细管现象进入盖体91和第二部件112之间。因此，尽管在第二部件112上不涂敷粘接剂85，第二部件112与盖体91也会由粘接剂85粘接在一起。与第三实施方式相比，盖体91被更加牢固地粘接在封装体51上。因为盖体91将凹部130的开口堵得很严实，所以一定能够防止尘埃侵入。还能够产生与第三实施方式一样的效果。
需提一下，在制作该实施方式所涉及的封装体集合基板之际，可以使用图10(a)、图11(a)及图11(b)所示的格子状部件120、122、123。在使用格子状部件120、122之际，因为第一部件111上没有切口而是放置有宽度宽的挡坝80’，所以为将这些行分开，同时将第一部件113和放在该第一部件113上的挡坝80’切断。
(第六实施方式)
只有从第五实施方式所涉及的半导体装置5中取走了挡坝80这一点，是第六实施方式所涉及的半导体装置与第五实施方式的不同之处，其它各方面都一样。下面，仅对与第五实施方式不同的地方进行说明。
在制作出第五实施方式中的半导体装置5之后或者在制作第五实施方式中的半导体装置5的中途取走挡坝80，即制作出图17所示的该实施方式中的半导体装置6。因此，该实施方式中的半导体装置6，具有从第五实施方式中的半导体装置5中取走挡坝80后的构造、构成和形状。与第二实施方式中的半导体装置2一样，粘接剂85附着在盖体90的侧面上，朝着第一突起部上表面70b形成填角。但该填角的远离盖体90的侧面的一侧(与侧面相反的一侧)的终端部留下了曾经被挡坝80挡住过的痕迹。
该实施方式中的半导体装置6，除了具有第五实施方式的效果以外，还具有以下效果。即，在将半导体装置6安装到拾光模块上时，中途不会受阻，安装作业能够很顺利地进行下去。
(第七实施方式)
第七实施方式所涉及的半导体装置，封装体与第一实施方式所涉及的半导体装置1不同。下面，参考图26、图27以与第一实施方式所涉及的半导体装置不同的地方为中心，对该实施方式所涉及的半导体装置1’进行说明。
该实施方式中的封装体52具有：矩形的基板部60’、两个分别沿着该矩形的一对对边中的一条边延伸的第一突起部70’、70’以及设置在该第一突起部上表面70b’的挡坝80、80。还形成有从第一突起部上表面70b’朝半导体元件10下降一些后而形成的突起部台阶部73。该突起部台阶部73上形成有连接电极75’、75’、…。所设置的第一突起部70’、70’从基板部60’中装载有半导体元件10的矩形装载面62’的相向的一对外缘部分朝着上方突出，具有沿着装载面62’的外缘延伸的长方体形状。
在第一突起部70’、70’内部设置有多个内部布线(埋入布线)76’、76’、…。内部布线76’在突起部台阶部73与连接电极75相连接，在突起部台阶部73的反面(非装载面64)与外部连接部77连接。半导体元件10的电极垫20、20、…与突起部台阶部73的连接电极75由金属细线22连接在一起。所设置的挡坝80、80在第一突起部上表面70b且连接电极75的外侧与突起部70、70平行地延伸。
盖体90的外缘部分放置在第一突起部上表面70b’，与第一实施方式一样，盖体90由粘接剂85粘接在封装体52上。
因为第一突起部上表面70b’和突起部台阶部73的距离比金属细线22的直径大，且将金属细线22焊接到连接电极75’上是第二焊，所以放置在第一突起部上表面70b’的盖体90不会与金属细线22接触，遭受金属细线22挤压，金属细线22的连接可靠性就保持得很高；因为将第一突起部上表面70b’与突起部台阶部73的距离设定在金属细线22的直径的2倍以下，所以能够使半导体装置1’的厚度更薄，从而能够使半导体装置1’更小。
该实施方式中的半导体装置1’，其盖体90与封装体52的粘接状态与第一实施方式一样，在第一突起部70’、70’的延伸方向上的封装体52的长度也相同，因此能够产生与第一实施方式相同的效果。因为将连接电极75’设在突起部台阶部73上，所以能够使装载半导体元件10的部分的面积最小，这将有利于半导体装置1’的小型化。
能够用与第一实施方式中的半导体装置1一样的方法制造该实施方式中的半导体装置1’。需提一下，在制造好该实施方式中的半导体装置1’后将挡坝80、80取走也无妨。
(第八实施方式)
第八实施方式所涉及的半导体装置，是在第七实施方式所涉及的半导体装置1’中加上第二突起部后构成的。除此以外其它方面都与第七实施方式一样。因此，下面仅对与第七实施方式不同的地方进行说明。
图28示出了该实施方式所涉及的半导体装置3’。在该实施方式中的半导体装置3’中，在基板部60’上沿着与设置有第一突起部70’、70’的一对外缘不同的另一对外缘，从一个第一突起部70’的长边方向的端部到另一个第一突起部70’的长边方向的端部设置有第二突起部71’、71’。也就是说，在第七实施方式中的封装体52中增加第二突起部71’、71’，即成为该实施方式中的封装体53。
第二突起部71’、71’与突起部外侧侧壁70a一起构成封装体53的四个侧壁。第二突起部71’、71’的从基板部装载面62’算起的高度与第一突起部70’的高度相等。而且，第二突起部71’上表面的宽度(垂直于长边方向的方向上的宽度)比第一突起部70’上表面的宽度(垂直于长边方向的方向上的宽度)小。有了第二突起部71’、71’，就能够防止来自外部的灰尘、尘埃等进入半导体装置3’内，从而能够防止灰尘、尘埃等附着到半导体元件10的受光面上。半导体装置3’的在第一突起部70’、70’延伸的方向上的长度比第七实施方式中的半导体装置1’大出两个第二突起部71’、71’的宽度。但第二突起部71’的宽度比第一突起部70’的宽度小，因此所增加的长度被抑制在一个很小的值上。优选第二突起部71’的宽度在第一突起部70’的宽度的1/2以下，更优选在1/4以下。但第二突起部71’的宽度要在10μm以上。
在该实施方式中，第二突起部71’、71’上表面的朝向封装体53内侧的缘部分与盖体90的外缘接触，而且，在第一突起部70’、70’附近，粘接剂85借助毛细管现象进入并粘接在第二突起部71’、71’与盖体90的接触部分。
该实施方式中的半导体装置3’，能够用与第七实施方式中的半导体装置一样的制造方法制造出来。也就是说，制造好第七实施方式中的半导体装置后，再安装上第二突起部71’、71’，即制成该实施方式中的半导体装置3’。需提一下，制造好该实施方式中的半导体装置3’后再取走挡坝80、80也无妨。
(第九实施方式)
第九实施方式所涉及的半导体装置与第八实施方式所涉及的半导体装置3’的不同之处在第二突起部71’、71’与盖体90的关系上，其它方面都相同。因此，下面仅对与第八实施方式不同的地方进行说明。
如图29所示，该实施方式中的半导体装置5’，盖体91的端部与第二突起部71’、71’的上表面重叠，二者在该重叠部分夹着粘接剂85粘接在一起。也就是说，该实施方式中的盖体91在第一突起部70’、70’延伸的方向上的长度比第八实施方式中的盖体90长，延伸到第二突起部71’、71’的上表面上，盖体91的侧面与第二突起部71’、71’的外壁面齐平。因为盖体91的端部与第二突起部71’、71’的上表面的粘接情况与第五实施方式相同，所以省略说明。
与第八实施方式相比，该实施方式中，盖体91被更加牢固地固定在封装体53上；因为盖体91严严实实地堵住封装体53的开口，所以一定能够防止尘埃侵入；还能够产生与第八实施方式一样的效果。需提一下，在制造好该实施方式中的半导体装置5’后再取走挡坝80、80也无妨。
(第一参考方式)
-半导体装置-
第一参考方式所涉及的半导体装置与第一实施方式所涉及的半导体装置的不同之处在于，用板状透明部件取代透明的平板状盖体，并将该板状透明部件放到半导体元件上，将封装树脂注入到封装体的槽中，以将该透明部件的侧面与金属细线掩埋起来。下面，以与第一实施方式不同的地方为中心对第一参考方式进行说明。有时省略对与第一实施方式相同之处的说明。
该实施方式所涉及的半导体装置7示于图18(a)、图18(b)以及图19(a)到图19(c)中。需提一下，为便于说明，在图19(a)中省略图示封装树脂96。在该实施方式中，封装体50、半导体元件10、挡坝80、80、第一突起部70、70以及金属细线22都与第一实施方式一样，连接电极75与外部连接部77的连接结构以及半导体元件10与连接电极75的连接结构也与第一实施方式一样。
装载在封装体50中的半导体元件10通过金属细线22与连接电极75连接。板状的透明部件94隔着透明的粘接剂放在半导体元件10上，并做到覆盖住半导体元件10的受光面。透明部件94是上表面为矩形的由玻璃形成的板状部件，被粘接在半导体元件10上。
除了透明部件94的上表面、挡坝80、80的上表面以外，封装体50的槽(凹部)内的部件皆被封装树脂96封装起来。也就是说，透明部件94的侧面、第一突起部70、70的上表面、金属细线22等被埋入封装树脂96中。当从上往下观看该参考方式中的半导体装置7时，仅有透明部件94的上表面与挡坝80、80的上表面露出来，剩余部分被封装树脂96覆盖。因此，灰尘、尘埃不会附着在半导体元件10的受光面、电极垫20、连接电极75及金属细线22等上，也就不会出现由于灰尘、尘埃等所导致的短路等不良现象。能够优选使用热固化环氧树脂、夹杂着含有SiO2等的填料的树脂、含有染料且具有遮光性的树脂等作封装树脂。
在被填入封装体50的槽内之际，封装树脂96是粘度很高的液体，之后固化成为固体。半导体装置7的侧壁中第一突起部外侧侧壁70a以外的侧壁与封装树脂96及第一突起部70、70的端面齐平。这里，因为金属细线22被全部埋入封装树脂96中，所以金属细线22与电极垫20及连接电极75的连接部分被固定，连接可靠性就提高。再就是，因为透明部件94的上表面露出，透明部件94的侧面却被埋入封装树脂96中，所以只有通过透明部件94的上表面而来的光到达半导体元件10的受光面。因此，即使光想要从透明部件94的侧面部分射入，这样的无用光也不会到达受光面，漫射光(光的漫反射)也就没有了，光学特性就会提高。
在以基板部60的装载面62为基准的高度(距离)下，透明部件94的上表面的高度比挡坝80、80的上表面的高度大，因此，在将半导体装置7装载到拾光模块中之际，就能够很容易地以平行于半导体元件10的受光面且面积较大的透明部件94的上表面作装载作业的基准面，也就能够很容易地提高将半导体装置3装载到拾光模块中的装载精度。同时，因为透明部件94的上表面的高度比挡坝80、80的上表面的高度大，所以装载作业能够很容易地在短时间内完成。
-半导体装置的制造方法-
下面，对该参考方式所涉及的半导体装置7的制造方法进行说明。需提一下，与第一实施方式的制造方法一样的地方，要么省略说明，要么仅做简单的说明。
首先，准备图20(a)所示的封装体集合基板100。该封装体集合基板100与第一实施方式中的封装体集合基板100一样。
接下来，依次在槽55、55、…的底面沿着槽55、55、…的延伸方向装载、固定上多个半导体元件10，再将透明部件94放到半导体元件10的受光面上，并用透明粘接剂进行固定。此时，保护薄片92a设置在透明部件94的上表面。若进一步在挡坝80’的上表面放置保护薄片92b，则成为图20(b)所示的状态。
之后，利用线焊将半导体元件10的电极垫20和连接电极75连接起来。于是，就成为电极垫20和连接电极75由金属细线22连接在一起的状态，如图20(c)所示。
之后，将封装树脂96填充到槽55内。既可以利用灌注进行填充，也可以利用注塑成型进行填充。此时，因为由保护薄片92a、92b盖住了透明部件94的整个上表面和挡坝80’的上表面，所以透明部件94的上表面和挡坝80’的上表面一定不会被封装树脂96覆盖住，而是露出来。图20(d)表示的是封装树脂96已填充好且已固化的状态。
接下来，用切片锯40从相邻的两个槽55、55之间挡坝80’的中央部位进行切割，将挡坝80’一分为二。这样切开后的状态是图20(e)所示的状态。侧壁部分所在的平面齐平。
之后，从透明部件94和挡坝80’上将保护薄片92a、92b揭下来，则成为图20(f)所示的状态。进一步垂直于槽55的延伸方向将相邻的两个半导体元件10之间切断。于是，一个一个的半导体装置7就制造出来了。这里，因为封装树脂96在固化时收缩，所以封装树脂96的上表面位于比透明部件94的上表面以及挡坝80的上表面之下几微米处。
该参考方式中的半导体装置7与第一实施方式中的半导体装置1一样，会制作得比现有技术下的半导体装置更小。
亦可改变透明部件94，制成在图21(a)、图21(b)所示的上表面的外缘部具有台阶的半导体装置17、17’。图21(a)所示的透明部件94a在它的上表面部分设置有台阶。该透明部件94a包括上表面部98和台阶面部99，该上表面部98设置在所述上表面部分的中央部位且与半导体元件10的光学功能面的形状、大小相对应；该台阶面部99比上表面部98低一些。封装树脂96覆盖到台阶面部99的上表面，但封装树脂96没有载入上表面部98。这样一设置台阶面部99，就一定能够抑制封装树脂96载入上表面部98。因此，所需要的光一定能够到达半导体元件10的光学功能面；从光学功能面发出的光能够毫无浪费地射出。
如图21(b)所示，半导体装置17’中，台阶面部99、上表面部98双方皆不被封装树脂96覆盖也无妨。
(第二参考方式)
只有从第一参考方式所涉及的半导体装置7中取走了挡坝80这一点，是第二参考方式所涉及的半导体装置与第一参考方式的不同之处，其它各方面都相同。因此，下面仅对与第一参考方式不同的地方进行说明。
在制作出第一参考方式中的半导体装置7之后，或者在制作第一参考方式中的半导体装置7的中途取走挡坝80，即制作出该参考方式中的半导体装置7’，如图22所示。因此，该参考方式中的半导体装置7’，具有从第一参考方式所涉及的半导体装置7中取走挡坝80后的构造、构成和形状。与第二实施方式中的半导体装置2一样，存在于第一突起部70的外缘附近的封装树脂96的终端部留下了曾经被挡坝80挡住过的痕迹。
该实施方式中的半导体装置7’，除了产生第一参考方式的效果以外，还产生以下效果。即，在将半导体装置7’安装到拾光模块上时，中途不会受阻，安装作业能够很顺利地进行下去。
(第三参考方式)
第三参考方式所涉及的半导体装置，是在第一参考方式所涉及的半导体装置7中增加了第二突起部而构成的。其它各方面都与第一参考方式相同；封装体与第三实施方式相同。下面，以与第一参考方式、第三实施方式不同之处为中心对第三参考方式进行说明。有时省略对与第一参考方式、第三实施方式相同之处做说明。
该实施方式所涉及的半导体装置8示于图23(a)、图23(b)以及图24(a)到图24(c)中。需提一下，为便于说明，在图24(a)中省略图示封装树脂96。在该实施方式中，封装体51、半导体元件10、挡坝80、80、第一突起部70、70以及金属细线22都与第三实施方式一样，连接电极75与外部连接部77的连接结构以及半导体元件10与连接电极75的连接结构也与第三实施方式一样。
在第一参考方式的半导体装置7中，在封装树脂96裸露出来的侧面上设置第二突起部71、71，将侧面的封装树脂96遮挡起来后，即构成该参考方式中的半导体装置8。
该参考方式中的半导体装置8，能够产生与第一参考方式的半导体装置7一样的效果。
(第四参考方式)
从第三参考方式所涉及的半导体装置8中取走了挡坝80这一点，是第四参考方式所涉及的半导体装置与第三参考方式的不同之处，其它各方面都相同。因此，下面仅对与第三参考方式不同的地方进行说明。
在制作出第三参考方式中的半导体装置8之后，或者在制作第三参考方式中的半导体装置8的中途取走挡坝80，即制作出第四参考方式中的半导体装置8’，如图25所示。因此，该参考方式中的半导体装置8’，具有从第三参考方式中的半导体装置8中取走挡坝80后的构造、构成和形状。与第二实施方式中的半导体装置2一样，存在于第一突起部70的外缘附近的封装树脂96的终端部留有曾经被挡坝80挡住过的痕迹。
该参考方式中的半导体装置8’，除了产生第三参考方式的效果以外，还产生以下效果。即，在将半导体装置8’安装到拾光模块上时，中途不会受阻，安装作业能够很顺利地进行下去。
(其它实施方式)
到此叙述的实施方式是本发明的示例，但本发明并不限于以上这些例子。
外部连接部设置在基板部的非装载面以外的部分上也无妨。例如，既可以在突起部的外侧侧壁上设置外部连接部，也可以从非装载面到突起部的外侧侧壁连续地设置外部连接部。连接外部连接部与连接电极的布线也不限于设置在突起部内的贯穿电极，沿着突起部的侧壁设置连接外部连接部与连接电极的布线也无妨。
既可以用固体摄像元件以外的光敏耦合器等受光元件作半导体元件，也可以用LED、激光元件等发光元件作半导体元件，还可以用光学元件以外的半导体元件作半导体元件，光学元件以外的半导体元件例如有：表面声波(SAW)元件、振子、压力传感器、加速度传感器、声传感器等。此时，盖体无需透明。甚至是利用微电子机械系统(MEMS)制造的元件也可以作半导体元件用。
在制造第一、第二实施方式那样的没有第二突起部的半导体装置的情况下，使用图10、图11所示的格子状部件和基板制作封装体集合基板也无妨。在该情况下，切割分离各个半导体装置时，对切割位置进行调整，不用留出第二突起部部分。
-产业实用性-
综上所述，本发明所涉及的半导体装置，能够实现小型化，作为拾光模块的光检测器等很有用。

Claims (22)

1.一种半导体装置，包括半导体元件和装载所述半导体元件的封装体，其特征在于：
所述封装体具有基板部和第一突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述第一突起部仅沿着所述装载面的一对相向的外缘延伸，且所述第一突起部各自位于所述一对相向的外缘中的一个外缘上，
在各个所述第一突起部上表面设置有沿着所述第一突起部上表面的外缘延伸的挡坝，同时，覆盖所述半导体元件的上方的盖体的外缘部放置在比所述挡坝离所述半导体元件近的位置上，且与所述挡坝之间留有间隙，
所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上表面的盖体的侧面形成由所述粘接剂构成的填角。
2.根据权利要求1所述的半导体装置，其特征在于：
所述粘接剂也附着在所述盖体的与所述挡坝相向的侧面上。
3.根据权利要求1所述的半导体装置，其特征在于：
沿着设置有所述第一突起部的所述装载面外缘延伸的所述第一突起部的侧壁、和沿着所述第一突起部上表面的外缘延伸的所述挡坝的外侧侧壁齐平。
4.一种半导体装置，包括半导体元件和装载所述半导体元件的封装体，其特征在于：
所述封装体具有基板部、第一突起部以及第二突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述第一突起部沿着所述装载面的一对相向的外缘延伸，且各自位于所述一对相向的外缘中的一个外缘上，所述第二突起部沿着与所述装载面的所述一对相向的外缘不同的另一对相向的外缘延伸，且所述第二突起部各自位于所述另一对相向的外缘中的一个外缘上，
在各个所述第一突起部上表面设置有沿着所述第一突起部上表面的外缘延伸的挡坝，同时，覆盖所述半导体元件的上方的盖体的外缘部放置在比所述挡坝离所述半导体元件近的位置上，且与所述挡坝之间留有间隙，
所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上表面的盖体的侧面形成由所述粘接剂构成的填角，
所述第二突起部的与所述另一对相向的外缘正交的方向上的宽度比所述第一突起部的与所述一对相向的外缘正交的方向上的宽度小。
5.根据权利要求4所述的半导体装置，其特征在于：
所述粘接剂也附着在所述盖体与所述挡坝相向的侧面上。
6.根据权利要求4所述的半导体装置，其特征在于：
沿着设置有所述第一突起部的所述装载面外缘延伸的所述第一突起部的侧壁、和沿着所述第一突起部上表面的外缘延伸的所述挡坝的外侧侧壁齐平。
7.根据权利要求4所述的半导体装置，其特征在于：
所述第二突起部与所述盖体由所述粘接剂粘接在一起。
8.一种半导体装置，包括半导体元件和装载所述半导体元件的封装体，其特征在于：
所述封装体具有基板部和第一突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述突起部沿着所述装载面的一对相向的外缘延伸，且所述第一突起部各自位于所述一对相向的外缘中的一个外缘上，
覆盖所述半导体元件的上方的盖体的外缘部放置在各个所述第一突起部上表面，
所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上的所述盖体的侧面由所述粘接剂形成填角，在所述填角的与所述盖体相反的一侧的终端部留有被阻挡过的痕迹。
9.一种半导体装置，包括半导体元件和装载所述半导体元件的封装体，其特征在于：
所述封装体具有基板部、第一突起部以及第二突起部，所述基板部是矩形，且包括装载所述半导体元件的装载面，所述第一突起部沿着所述装载面的一对相向的外缘延伸，且各自位于所述一对相向的外缘中的一个外缘上，所述第二突起部沿着与所述装载面的所述一对相向的外缘不同的另一对相向的外缘延伸，且所述第二突起部各自位于所述另一对相向的外缘中的一个外缘上，
覆盖所述半导体元件的上方的盖体的外缘部放置在各个所述第一突起部上表面，
所述第一突起部与所述盖体由粘接剂粘接在一起，在存在于所述第一突起部上的所述盖体的侧面由所述粘接剂形成填角，在所述填角的与所述盖体相反的一侧的终端部留有被阻挡过的痕迹，
所述第二突起部的与所述另一对相向的外缘正交的方向上的宽度比所述第一突起部的与所述一对相向的外缘正交的方向上的宽度小。
10.根据权利要求9所述的半导体装置，其特征在于：
所述第二突起部和所述盖体由所述粘接剂粘接在一起。
11.一种半导体装置的制造方法，所述半导体装置包括半导体元件和装载所述半导体元件的封装体，其特征在于：
所述半导体装置的制造方法包括以下步骤：
准备封装体集合基板的步骤，所述封装体集合基板具有相互平行的多个槽，挡坝在所述槽的侧壁的上表面的中央部分沿着所述槽延伸，
装载步骤，在多个所述槽的各个槽中沿着槽的延伸方向装载多个半导体元件，
涂敷步骤，在所述槽的侧壁的上表面且所述挡坝与槽之间的部分沿着所述槽连续地涂敷粘接剂，
放置步骤X，将覆盖所述半导体元件的上方的盖体的外缘部放置在所述粘接剂上，
固化步骤，使所述粘接剂固化，以及
分离步骤Y，沿着所述槽延伸的方向将相邻的两个所述槽的中央部分切断，将封装体集合基板分开。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于：
在所述步骤Y中，也将所述挡坝的一部分切断。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于：
在所述步骤X中，所述粘接剂附着在所述盖体的侧面形成填角。
14.一种半导体装置的制造方法，所述半导体装置包括半导体元件和装载所述半导体元件的封装体，其特征在于：
所述半导体装置的制造方法包括以下步骤：
准备封装体集合基板的步骤，在所述封装体集合基板中，多个凹部以多个行与列的形状排列，在所述凹部的相邻行之间的中央部位挡坝沿着所述行延伸，
装载步骤，将多个半导体元件装载在多个所述凹部中的每个凹部中，
涂敷步骤，在所述凹部的行间且所述挡坝的两侧部分沿着所述挡坝连续地涂敷粘接剂，
放置步骤X，将覆盖所述半导体元件的上方的盖体的外缘部放置在所述粘接剂上，
固化步骤，使所述粘接剂固化，以及
分离步骤Z，沿着所述行的方向将相邻两个所述凹部的行间的中央部位切断，将所述封装体集合基板分开。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
相邻的所述凹部的列间的宽度在相邻的所述凹部的行间的宽度以下。
16.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述步骤Z中，也将挡坝的一部分切断。
17.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述步骤X中，所述粘接剂附着在所述盖体的侧面形成填角。
18.根据权利要求11或14所述的半导体装置的制造方法，其特征在于：
进一步包括：在使所述粘接剂固化的步骤后除去所述挡坝的步骤。
19.一种拾光模块，包括激光模块、分光镜以及权利要求1～10中任一项所述的半导体装置，其特征在于：
所述盖体由透明材料制成，
装载在所述半导体装置中的半导体元件是受光元件。
20.根据权利要求19所述的拾光模块，其特征在于：
进一步包括反射镜和物镜。
21.根据权利要求19所述的拾光模块，其特征在于：
所述拾光模块放置在光盘的信息记录面的下侧，所述第一突起部的延伸方向与所述信息记录面垂直。
22.根据权利要求19所述的拾光模块，其特征在于：
所述激光模块包括蓝紫色激光装置和双波长激光装置，从所述蓝紫色激光装置射出的光的峰值波长在385nm以上且425nm以下，从所述双波长激光装置射出的光的峰值波长在630nm以上且670nm以下和760nm以上且800nm以下。
CN200880003392XA 2007-03-14 2008-03-10 半导体装置及其制造方法、拾光模块 Expired - Fee Related CN101647115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007064795A JP5132957B2 (ja) 2007-03-14 2007-03-14 半導体デバイス、その製造方法および光ピックアップモジュール
JP064795/2007 2007-03-14
PCT/JP2008/000512 WO2008111303A1 (ja) 2007-03-14 2008-03-10 半導体デバイス、その製造方法および光ピックアップモジュール

Publications (2)

Publication Number Publication Date
CN101647115A CN101647115A (zh) 2010-02-10
CN101647115B true CN101647115B (zh) 2012-04-25

Family

ID=39759246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880003392XA Expired - Fee Related CN101647115B (zh) 2007-03-14 2008-03-10 半导体装置及其制造方法、拾光模块

Country Status (4)

Country Link
US (1) US20100001174A1 (zh)
JP (1) JP5132957B2 (zh)
CN (1) CN101647115B (zh)
WO (1) WO2008111303A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222104A (ja) * 2010-04-14 2011-11-04 Sharp Corp 受光素子、光ピックアップ装置およびその製造方法
CN102176432B (zh) * 2011-02-24 2012-11-21 北京时代民芯科技有限公司 一种数字化三维组装结构设计的光探测器
JP6743880B2 (ja) * 2016-03-02 2020-08-19 ソニー株式会社 発光装置及び発光装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1507295A2 (en) * 2003-08-14 2005-02-16 Matsushita Electric Industrial Co., Ltd. Method for manufacturing solid-state imaging devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891385B2 (ja) * 1991-01-30 1999-05-17 新光電気工業株式会社 電子部品収納装置とその製造方法
US6125087A (en) * 1996-11-07 2000-09-26 Hitachi, Ltd. Optical pickup for optical disk apparatus
US5949655A (en) * 1997-09-09 1999-09-07 Amkor Technology, Inc. Mounting having an aperture cover with adhesive locking feature for flip chip optical integrated circuit device
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
JP2004129089A (ja) * 2002-10-04 2004-04-22 Toyo Commun Equip Co Ltd 表面実装型圧電発振器、その製造方法、及びシート状基板母材
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
JP3838572B2 (ja) * 2003-09-03 2006-10-25 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4315833B2 (ja) * 2004-02-18 2009-08-19 三洋電機株式会社 回路装置
JP2005327403A (ja) * 2004-05-14 2005-11-24 Sony Corp 光ピックアップ及び光学記録媒体記録再生装置
JP2006197547A (ja) * 2004-12-15 2006-07-27 Tokyo Denpa Co Ltd 圧電発振器の製造方法、圧電発振器シート基板、及び圧電発振器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1507295A2 (en) * 2003-08-14 2005-02-16 Matsushita Electric Industrial Co., Ltd. Method for manufacturing solid-state imaging devices

Also Published As

Publication number Publication date
CN101647115A (zh) 2010-02-10
WO2008111303A1 (ja) 2008-09-18
JP5132957B2 (ja) 2013-01-30
US20100001174A1 (en) 2010-01-07
JP2008227231A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
US20040214380A1 (en) Process for producing microelectromechanical components
GB2213640A (en) Electronic device package with peripheral carrier structure of a different material
EP1715520A1 (fr) Dispositif de protection d'un circuit électronique
US20110266587A1 (en) Semiconductor device and production method thereof
CN107845653B (zh) 影像传感芯片的封装结构及封装方法
CN101606242B (zh) 半导体装置及其制造方法、拾光模块
US20090127690A1 (en) Package and Manufacturing Method for a Microelectronic Component
JP4618639B2 (ja) 半導体装置の製造方法
CN107546194B (zh) 用于具有玻璃顶盖的混合式光学封装的结构和方法
CN101647115B (zh) 半导体装置及其制造方法、拾光模块
US8599263B2 (en) Camera module and method of manufacturing the same
CN101595556A (zh) 半导体装置及其制造方法、拾光模块
US7449765B2 (en) Semiconductor device and method of fabrication
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP2002118225A (ja) マルチチップパッケージ及びそれを用いた高密度メモリカード
CN101595558B (zh) 半导体装置的制造方法、拾光模块以及半导体装置
US20210134688A1 (en) Pressure sensors on flexible substrates for stress decoupling
JP4482434B2 (ja) 撮像モジュール
JP4681648B2 (ja) 樹脂封止モジュール、光モジュールおよび樹脂封止方法
JP2006005612A (ja) 撮像モジュール
EP1079439A1 (fr) Procédé de mise en boítier d'une puce à capteurs et dispositif semi-conducteur ou boítier
JP2008159889A (ja) 半導体レーザの製造方法
JP3022818B2 (ja) 固体撮像装置およびその製造方法
KR200393882Y1 (ko) 카메라 모듈의 화상소자용 패키징 구조물
JP2006041644A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20140310