CN101646309B - 电路板处理方法 - Google Patents
电路板处理方法 Download PDFInfo
- Publication number
- CN101646309B CN101646309B CN200810303385.3A CN200810303385A CN101646309B CN 101646309 B CN101646309 B CN 101646309B CN 200810303385 A CN200810303385 A CN 200810303385A CN 101646309 B CN101646309 B CN 101646309B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- sunk area
- processing method
- cover layer
- board processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000007788 liquid Substances 0.000 claims abstract description 14
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 4
- 238000011282 treatment Methods 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- 239000003963 antioxidant agent Substances 0.000 claims description 2
- 230000003078 antioxidant effect Effects 0.000 claims description 2
- 235000006708 antioxidants Nutrition 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 66
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种电路板处理方法，包括步骤：提供电路板，所述电路板具有外表面，所述外表面具有凹陷区域；以液态光阻剂覆盖所述外表面，形成一层覆盖层；移除凹陷区域以外的覆盖层，以暴露出凹陷区域以外的电路板，再移除凹陷区域的部分覆盖层，并使所述外表面为平面；抛光所述外表面，以去除其余覆盖层，从而获得外表面为平面的电路板。所述电路板处理方法可有效提高电路板外表面的平整度。
Description
技术领域
本发明涉及表面处理技术领域，尤其涉及一种电路板的表面处理方法。
背景技术
随着电子产业的飞速发展，作为电子产品基本构件的电路板的制作技术显得越来越重要，线路和孔的制作要求也越来越精细。电路板具有单面板、双面板和多层板之分，均由覆铜基板经裁切、钻孔、蚀刻、曝光、显影等一系列制程制作而成。具体可参阅C.H.Steer等人在Proceedings of the IEEE，Vol.39，No.2(2002年8月)中发表的“Dielectric characterization of printedcircuit board substrates”一文。
电路板制作过程中，通常采用在覆铜基板上钻孔并在导通孔内壁镀铜的方式实现电路板各层间线路的连通。然而，在镀铜后，电路板外表面的导电层极易形成凹陷区域，使得电路板外表面不平整。该凹陷区域的深度通常约为几微米，当其凹陷深度超过5微米时，将会直接影响到后续的线路制作与防焊处理等制程，进而影响电路板的线路导通质量以及良率。
而现有技术通常为将电路板直接进行磨刷处理，以磨平外表面导电层的凹陷区域。但是，将电路板直接进行磨刷处理时，由于刷轮本身相对于电路板会产生一定的弹性变形，其对外表面导电层的各个区域即凹陷区域与非凹陷区域所施加的磨刷力几乎相同。因此，并不能有效磨平电路板外表面。
因此，有必要提供一种可有效磨平电路板外表面的电路板处理方法。
发明内容
下面将以具体实施例说明一种电路板处理方法。
本技术方案提供一种电路板处理方法，包括步骤：提供电路板，所述电路板具有外表面，所述外表面具有凹陷区域；以液态光阻剂覆盖所述外表面，形成一层覆盖层；移除凹陷区域以外的覆盖层，以暴露出凹陷区域以外的电路板，再移除凹陷区域的部分覆盖层，并使所述外表面为平面；抛光所述外表面，以去除其余覆盖层，从而获得外表面为平面的电路板。
相对于现有技术，本技术方案的电路板处理方法首先利用液态光阻剂覆盖电路板的外表面并形成覆盖层，再移除部分覆盖层，以暴露出凹陷区域以外的电路板，并使所述外表面为平面，然后抛光所述外表面时，由于电路板的外表面为平面，外表面的各个区域同时均匀受力。因此，在外表面抛光后仍为平面，也就是说，可以获得抛光后外表面为平面的电路板。当然，在抛光过程中，在覆盖层被磨去的同时凹陷区域也在逐渐消失，其余覆盖层被完全去除时，凹陷区域也完全消失。
附图说明
图1是本技术方案实施例提供的待处理电路板的剖视图。
图2是本技术方案实施例提供的已形成覆盖层的电路板的剖视图。
图3是本技术方案实施例提供的已移除凹陷区域以外的覆盖层的电路板的剖视图。
图4是本技术方案实施例提供的已移除凹陷区域的覆盖层的电路板的剖视图。
图5是本技术方案实施例提供的已完成表面处理的电路板的剖视图。
具体实施方式
下面将结合实施例和附图对本技术方案的电路板处理方法作进一步的详细说明。
本技术方案实施例的电路板处理方法包括以下步骤：
第一步，提供电路板100，所述电路板100具有外表面102，所述外表面102具有凹陷区域。
请参阅图1，所述电路板100包括绝缘层10、第一导电层20、第二导电层30。所述第一导电层20与第二导电层30分别位于绝缘层10的两个相对的表面。所述第一导电层20与第二导电层30之间具有导通孔40。所述导通孔40电镀后可以实现第一导电层20与第二导电层30间的电气连接。本实施例中，所述电路板100的外表面102是指第一导电层20远离绝缘层10的表面。所述外表面102具有凹陷区域22。本实施例中，所述凹陷区域22位于与导通孔40相对应的位置。
第二步，以液态光阻剂覆盖所述电路板100的外表面102，形成一层覆盖层50。
请参阅图2，以液态光阻剂覆盖电路板100之第一导电层20，从而于外表面102上形成覆盖层50。所述覆盖层50可以通过喷涂、涂布或印刷等技术手段形成，从而，在覆盖层50形成过程中不会对第一导电层20造成挤压，可避免第一导电层20发生进一步的变形和凹陷。所述覆盖层50覆盖于所述电路板100的整个外表面102，且填充满位于所述外表面102的凹陷区域22。所述覆盖层50覆盖于第一导电层20后，由于液态光阻剂具有一定流动性能，因此，其远离第一导电层20的表面为平面。
所述液态光阻剂可为正光阻剂或负光阻剂。本实施例中为正光阻剂。
第三步，移除部分覆盖层50，以暴露出凹陷区域22以外的电路板100，并使所述外表面102为平面。
移除部分覆盖层50包括如下步骤：首先，半固化所述覆盖层50。
请参阅图3，将所述电路板100进行烘烤处理，蒸发掉液态光阻剂中的部分水分，即去除覆盖层50中的部分水分，使覆盖层50处于半固化状态，从而覆盖层50可具有一定的强度且不会轻易从第一导电层20的表面分离脱落。
其次，通过曝光、显影移除凹陷区域22以外的覆盖层50，以暴露出凹陷区域22以外的电路板100。
由于本实施例中，所述覆盖层50由正光阻剂形成，其本身难溶于碱性的显影液，但受光照射反应后，会解离成易溶于显影液的酸性高分子化合物。因此，利用具有一定图案的光罩遮挡于电路板100的覆盖层50的上方进行曝光处理时，该光罩的不透光区域对应着电路板100的凹陷区域22，而凹陷区域22以外的覆盖层50对应着透光区域。曝光后，用显影液将经过曝光的覆盖于凹陷区域22以外的正光阻剂覆盖层50去除，从而可以暴露出凹陷区域22以外的电路板100，而对应于凹陷区域22的覆盖层50仍附着于第一导电层20。
当然，当所述覆盖层50由负光阻剂形成时，仅需使得光罩的不透光区域与电路板100的非凹陷区域相对应，而透光区域与电路板100的凹陷区域22相对应，同样可以移除凹陷区域22以外的覆盖层50。
再次，固化所述覆盖层50。
请参阅图4，将所述电路板100再次进行烘烤处理，完全烘干液态光阻剂，即完全去除覆盖层50中的水分，使覆盖层50处于完全固化状态，从而覆盖层50可紧密地附着于第一导电层20的表面。
最后，利用物理磨刷移除凹陷区域22的部分覆盖层50，使液态光阻剂仅保留在第一导电层20的凹陷区域22内，从而使外表面102形成一个平面。
第四步，抛光电路板100的外表面102，即抛光第一导电层20，以去除其余覆盖层50，从而获得外表面102为平面的电路板100。
对第一导电层20进行抛光处理，即利用化学蚀刻、化学机械研磨或电解处理等技术手段对所述外表面102进行表面微处理。本实施例中，采用化学蚀刻的方法对外表面102进行表面微蚀，其先后经过水洗、微蚀刻、水洗与抗氧化处理等工序。当然，若一次表面微蚀不能完全去除外表面102高于凹陷区域22最低点的导电层与液态光阻剂时，可对所述外表面102进行多次表面微蚀处理。从而，使得凹陷区域22的凹陷深度降低直至消失，同时外表面102上高于凹陷区域22的表面导电层也会被蚀刻掉，从而提高第一导电层20表面的平整度，获得外表面102为平面的电路板100，即实现了电路板100表面的平整处理，如图5所示。
当然，所述电路板处理方法可适用于硬性印刷电路板、软性印刷电路板或软硬结合印刷电路板中的单面板、双面板或多层板。
相对于现有技术，本技术方案的电路板处理方法首先利用液态光阻剂覆盖电路板100的外表面102并形成覆盖层50，再移除部分覆盖层50，以暴露出凹陷区域22以外的电路板100，并使所述外表面102为平面，然后抛光所述外表面102时，由于电路板100的外表面102为平面，外表面102的各个区域同时均匀受力。因此，在外表面102抛光后仍为平面，也就是说，可以获得抛光后外表面102为平面的电路板100。当然，在抛光过程中，在覆盖层50被磨去的同时凹陷区域22也在逐渐消失，其余覆盖层50被完全去除时，凹陷区域22也完全消失。
可以理解的是，对于本领域的普通技术人员来说，可以根据本技术方案的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本技术方案权利要求的保护范围。
Claims (9)
1.一种电路板处理方法，包括步骤：
提供电路板，所述电路板具有外表面，所述外表面具有凹陷区域；
以液态光阻剂覆盖所述外表面，形成一层覆盖层；
移除凹陷区域以外的覆盖层，以暴露出凹陷区域以外的电路板，再移除凹陷区域的部分覆盖层，并使所述外表面为平面；
抛光所述外表面，以去除其余覆盖层，从而获得外表面为平面的电路板。
2.如权利要求1所述的电路板处理方法，其特征在于，通过曝光和显影工序移除凹陷区域以外的覆盖层。
3.如权利要求2所述的电路板处理方法，其特征在于，移除凹陷区域以外的覆盖层之前，烘烤电路板以半固化所述覆盖层。
4.如权利要求1所述的电路板处理方法，其特征在于，通过物理磨刷移除凹陷区域的部分覆盖层。
5.如权利要求4所述的电路板处理方法，其特征在于，移除凹陷区域的部分覆盖层之前，烘烤电路板以完全固化所述覆盖层。
6.如权利要求1所述的电路板处理方法，其特征在于，所述液态光阻剂通过喷涂、涂布或印刷方式覆盖于所述外表面。
7.如权利要求1所述的电路板处理方法，其特征在于，利用化学蚀刻、化学机械研磨或电解处理抛光所述外表面。
8.如权利要求7所述的电路板处理方法，其特征在于，所述化学蚀刻包括水洗、微蚀刻、水洗与抗氧化处理工序。
9.如权利要求1所述的电路板处理方法，其特征在于，所述电路板具有导通孔，所述凹陷区域与导通孔相对应。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810303385.3A CN101646309B (zh) | 2008-08-05 | 2008-08-05 | 电路板处理方法 |
| US12/467,291 US8227175B2 (en) | 2008-08-05 | 2009-05-17 | Method for smoothing printed circuit boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810303385.3A CN101646309B (zh) | 2008-08-05 | 2008-08-05 | 电路板处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101646309A CN101646309A (zh) | 2010-02-10 |
| CN101646309B true CN101646309B (zh) | 2011-06-29 |
Family
ID=41653251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810303385.3A Active CN101646309B (zh) | 2008-08-05 | 2008-08-05 | 电路板处理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8227175B2 (zh) |
| CN (1) | CN101646309B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013106032A (ja) * | 2011-11-14 | 2013-05-30 | Sda Co Ltd | クリアランス・フィリング・ｐｃｂ及びその製造方法 |
| CN103781282B (zh) * | 2014-01-17 | 2016-09-28 | 重庆航凌电路板有限公司 | 一种覆铜线路板蚀刻工艺 |
| CN108866592A (zh) * | 2018-07-11 | 2018-11-23 | 江西景旺精密电路有限公司 | 一种pcb电镀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198104A (ja) * | 2001-12-26 | 2003-07-11 | Sony Chem Corp | フレキシブル配線板の製造方法 |
| CN1805658A (zh) * | 2006-01-16 | 2006-07-19 | 深圳市深南电路有限公司 | 一种厚铜箔细线路制作方法 |
| CN101080143A (zh) * | 2006-05-23 | 2007-11-28 | 中华映管股份有限公司 | 去除基板外围金属残余的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884337A (en) * | 1986-11-26 | 1989-12-05 | Epicor Technology, Inc. | Method for temporarily sealing holes in printed circuit boards utilizing a thermodeformable material |
-
2008
- 2008-08-05 CN CN200810303385.3A patent/CN101646309B/zh active Active
-
2009
- 2009-05-17 US US12/467,291 patent/US8227175B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198104A (ja) * | 2001-12-26 | 2003-07-11 | Sony Chem Corp | フレキシブル配線板の製造方法 |
| CN1805658A (zh) * | 2006-01-16 | 2006-07-19 | 深圳市深南电路有限公司 | 一种厚铜箔细线路制作方法 |
| CN101080143A (zh) * | 2006-05-23 | 2007-11-28 | 中华映管股份有限公司 | 去除基板外围金属残余的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101646309A (zh) | 2010-02-10 |
| US8227175B2 (en) | 2012-07-24 |
| US20100035187A1 (en) | 2010-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7802361B2 (en) | Method for manufacturing the BGA package board | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| CN103582304A (zh) | 透明印刷电路板及其制作方法 | |
| TWI538590B (zh) | 印刷電路板及其製作方法 | |
| EP3557957B1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
| US20020164836A1 (en) | Method of manufacturing printed circuit board | |
| JPH02260491A (ja) | プリント回路板及びその製造方法 | |
| CN101547568A (zh) | Pcb印刷黑色阻焊的方法 | |
| TW201446103A (zh) | 電路板及其製作方法 | |
| CN101646309B (zh) | 电路板处理方法 | |
| WO2022039062A1 (ja) | プリント配線板の製造方法 | |
| KR100440605B1 (ko) | 양면구조의 연성 인쇄회로기판의 제조 방법 | |
| US20120298409A1 (en) | Circuit board and method of manufacturing the same | |
| CN103898498A (zh) | 黑化药水及透明印刷电路板的制作方法 | |
| KR100736455B1 (ko) | 연성인쇄회로기판의 제조방법 | |
| CN105430925A (zh) | 厚铜线路板制作方法 | |
| TW518924B (en) | Multi-layer printed wiring board and manufacturing method therefor | |
| TWI420992B (zh) | 電路板製作方法 | |
| TW201703589A (zh) | 電路板及其製作方法 | |
| KR20110110664A (ko) | 양면 인쇄회로기판의 제조방법 | |
| JP2002368380A (ja) | 両面可撓性回路基板の製造法 | |
| TW201010543A (en) | Method for treating printed circuit board | |
| CN103813657A (zh) | 形成有局部镀铜的柔性印刷基板的厚度最小化方法 | |
| KR101153680B1 (ko) | 인쇄회로기판의 제조 방법 | |
| US20230147650A1 (en) | Method of manufacturing multi-layer circuit board including extreme fine via and multi-layer circuit board manufactured by the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Co-patentee after: Zhen Ding Technology Co.,Ltd. Patentee after: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Co-patentee before: Hongsheng Technology Co.,Ltd. Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161201 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220708 Address after: Area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240205 Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105 Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region after: China Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |