CN101630660A

CN101630660A - 提高cmos晶体管抗辐照的方法、cmos晶体管及集成电路

Info

Publication number: CN101630660A
Application number: CN200910088447A
Authority: CN
Inventors: 薛守斌; 黄如; 张兴
Original assignee: Peking University
Current assignee: Peking University
Priority date: 2009-07-07
Filing date: 2009-07-07
Publication date: 2010-01-20
Anticipated expiration: 2029-07-07
Also published as: CN101630660B

Abstract

本发明公开了一种提高CMOS晶体管抗辐照的方法、CMOS晶体管及集成电路，属于集成电路制备技术领域。本发明CMOS晶体管的N型晶体管和P型晶体管的侧墙所选用的材料不同，具体为：N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获空穴的介质材料。本发明CMOS晶体管及集成电路的制备与常规CMOS工艺兼容，可有效提高抗辐照特性，且不增加额外的费用。

Description

提高CMOS晶体管抗辐照的方法、CMOS晶体管及集成电路

技术领域

本发明是关于集成电路制备技术，具体涉及一种用于CMOS晶体管抗辐照加固的方法及CMOS集成电路。

背景技术

以大规模和超大规模集成电路技术为基础、以计算机为核心的信息技术带来了新的世纪性产业革命。深亚微米器件以其高速、低功耗、大规模集成、低价格和高成品率被广泛地应用在各个领域。目前我国航天技术发展迅速，卫星和宇宙飞船的某些关键核心集成电路仍依赖进口的抗辐照加固器件，且价格昂贵，由于禁运，很多甚至只能采用非加固器件。神舟六号发射成功后这种情况更加严重，航天事业的发展和宇宙探索的进步对于先进集成电路在空间自然辐射环境下抗辐照技术的研究需求十分迫切。此外，随着放射性医学的进步与核技术应用的推广，微电子技术在这些环境中的应用也越来越广泛。因此，不仅是航天和军事领域，微电子技术的民用领域也要求提高半导体器件及集成电路的抗辐照能力。

半导体器件是组成集成电路的基本元件，x射线、质子、中子、重粒子等辐照源在器件中引起的效应直接影响着电路的可靠性。在传统器件受辐照后，主要考虑辐照效应对器件栅氧化层和隔离区的影响，在氧化层中产生电荷、界面处产生界面态等，例如引起阈值漂移、跨导下降、亚阈摆幅增加、泄漏电流增加等等，高能粒子也会引起永久损伤如栅击穿等等。而相对于栅氧化层和隔离区，辐照对侧墙的影响可以忽略不计。随着器件尺寸的缩小，特征尺寸进入超深亚微米时代，也带来了与可靠性有关的各种小尺寸效应和可靠性问题，辐照效应的影响会发生变化，增加了辐照损伤效应的复杂性。其中之一的问题，器件的侧墙都是利用同一种材料，辐照对器件侧墙的影响已经凸显出来。当高能粒子或射线辐照半导体器件，与之作用产生电子空穴对，侧墙中的介质会俘获电荷，这些电荷会直接影响器件沟道的局部反型层的形成，从而影响了器件的开启电压，造成了阈值漂移，这就严重地影响了器件以及电路的在空间辐照环境下的可靠性。

发明内容

针对上述超深亚微米器件中侧墙受辐照后引起阈值漂移的问题，为了保证基于超深亚微米制造工艺的集成电路在辐射环境中的安全运行，本发明从侧墙设计进行创新，提出了一种提高CMOS晶体管抗辐照的方法及CMOS晶体管，进一步提高半导体器件和集成电路的抗辐照性能。

本发明的技术方案是：

一种提高CMOS晶体管抗辐照的方法，其特征在于，在辐照环境下，通过CMOS晶体管结构中的N型MOS晶体管侧墙表现为不俘获电子，通过P型MOS场效应晶体管侧墙表现为不俘获空穴，使N型MOS场效应晶体管和P型MOS场效应晶体管的阈值保持不变，从而提高CMOS晶体管的抗辐照性能。

一种CMOS晶体管，其特征在于，N型晶体管和P型晶体管的侧墙所选用的材料不同，具体为：N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用表现为不俘获空穴的介质材料。

一种CMOS集成电路，包括若干个N型晶体管和P型晶体管，其特征在于，N型晶体管和P型晶体管的侧墙所选用的材料不同，具体为：N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获空穴的介质材料。

所述N型晶体管和P型晶体管的隔离区所选用的材料也不同，具体为：N型MOS场效应晶体管的隔离区选用辐照后表现为不俘获空穴的介质材料，而P型MOS场效应晶体管的隔离区则选用辐照后表现为不俘获电子的介质材料。

上述在辐照环境下，表现为不俘获电子的介质材料是二氧化硅或氧化铪。

上述在辐照环境下，表现为不俘获空穴的介质材料是氮化硅或氮氧硅。

常规CMOS集成电路中基本半导体器件制备侧墙工艺中所用的材料都是相同的、单一的，比如说是二氧化硅材料或氮化物材料等。当在辐射环境下，辐照引起二氧化硅介质的退化，主要原因是存在中性陷阱以及辐照产生的新生陷阱对空穴的俘获，由于原始的电子陷阱俘获截面小3个数量级，一般情况下电子俘获可以忽略；但对氮化物的情况并非如此，因为生长过程中形成的电子陷阱密度高，而且由于辐照引入新生的中性电子陷阱俘获电子，所以俘获的空穴可以忽略。因此可以看成，辐照对二氧化硅介质表现为净的空穴俘获，而氮化物表现为净的电子俘获。当器件特征尺寸进入超深亚微米级，侧墙俘获的电荷的影响已经变得非常严重。如常规CMOS器件侧墙所用的材料如果是二氧化硅，当半导体器件受到辐照之后，会在侧墙二氧化硅中俘获大量空穴，这些空穴形成的电场会影响靠近源漏延伸区附近的沟道反型层的形成。对于N管，这些被俘获的空穴会使延伸区附近沟道的电子的浓度增大，源漏延伸区附近首先形成反型沟道(阈值电压小于辐照之前的)，随着所加栅压的增大，沟道中间其它的部分反型，整个沟道反型层也就形成了。所以器件整个沟道反型层决定于中间沟道的反型层的形成，对于N管最终的阈值电压辐照前后没有变化，也就是不受辐照的影响，相当于是抗辐照的。而对P型晶体管，侧墙俘获的空穴使源漏延伸区附近的沟道的空穴浓度降低，不易形成反型层(阈值电压大于辐照之前的)，中间沟道其它部分的反型层的形成不受影响，整个管子的开启决定于靠近源漏附近的沟道反型层的形成，所以晶体管的最终的阈值电压相对于辐照前变大了。因此，所用侧墙栅材料为二氧化硅，辐照后对于N型晶体管不受影响，而对P型晶体管会引起阈值漂移。相当于如果侧墙材料用二氧化硅，对N型晶体管是抗辐照的。

同理，如果侧墙材料是氮化物，辐照后主要是俘获电子，会对N型晶体管造成阈值漂移，而对P型晶体管相当于是抗辐照的。

综上所述，如果N型晶体管侧墙所用的材料譬如二氧化硅、氧化铪，P型晶体管侧墙所用材料譬如氮化物(氮化硅、氮氧硅)，器件的阈值没有变化，相当于是辐照加固的。

本发明具有如下优点：

1、与常规CMOS工艺兼容；

2、所用的侧墙材料都是CMOS工艺常用的材料；

3、与现有技术相比，没有降低器件的其它性能；可提高抗辐照的同时不增加额外的花费。

附图说明

图1(a)-(f)为本发明的一种CMOS场效应晶体管隔离区制备方法的工艺流程及各步所对应的剖面示意图。

101---有源区；102---淀积的二氧化硅；103---二氧化硅介质的沟槽隔离区；104---光刻胶；105---淀积的氮化物层；106---氮化物隔离区；107---p阱有源区；108---n阱有源区。

图2(a)-(f)为本发明的一种CMOS场效应晶体管侧墙制备方法的工艺流程及各步所对应的剖面示意图。

201---P+多晶硅栅；202---淀积的二氧化硅；203---P+管栅氧化层；204---N+管栅氧化层；205---N+多晶硅栅；206---光刻胶；207---淀积的氮化硅层；208---氮化硅侧墙；209---二氧化硅侧墙。

具体实施方式

下面结合附图对本发明CMOS晶体管作进一步详细描述：

以一个CMOS反相器为例，参考图1、图2，本发明CMOS场效应晶体管的制备步骤为：

1)在p型体硅衬底上，采用双阱工艺来定义nMOS和pMOS晶体管的有源区；

2)浅槽隔离工艺：STI槽刻蚀，

A.LPCVD淀积一层二氧化硅，如图1(a)；

B.CMP化学机械抛光，如图1(b)；光刻，HF湿法腐蚀，形成沟槽，如图1(c)；

C.LPCVD淀积氮化物层，如图1(d)；CMP化学机械抛光，形成不同介质的沟槽区，如图1(e)；俯视图，如图1(f)；

3)多晶硅栅结构的工艺：热生长一薄层的二氧化硅，LPCVD淀积多晶硅层，反应离子刻蚀，形成多晶硅栅条；

4)轻掺杂漏(LDD)注入工艺；

5)侧墙的形成：

A.LPCVD淀积一层二氧化硅层，如图2(a)；

B.然后进行光刻和反应离子刻蚀二氧化硅，如图2(b)；

C.去胶，淀积氮化硅层，如图2(c)；

D.氮化硅反刻，在P+多晶硅栅的侧墙上留下一层氮化硅，如图2(d)；

E.光刻，如图2(e)；

F.二氧化硅反刻，在N+多晶硅栅的侧墙上留下一层二氧化硅，如图2(f)。

6)源漏注入工艺

7)淀积低温氧化层，刻蚀引线孔，淀积金属，光刻、刻蚀形成金属线，合金，钝化。

器件的侧墙设计不限于体硅器件，还适用于SOI器件、功率器件、存储器件等推广到所有器件侧墙问题。

同时，在集成电路中为了避免CMOS器件的寄生晶体管开启(或增大寄生晶体管的开启电压)，降低关态电流，增强抗辐照效果，本发明器件的隔离区(STI)所选用的材料也不同，具体是：N型MOS场效应晶体管的隔离区选用辐照后表现为不俘获空穴的材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获电子的材料。比如N型晶体管的隔离区用氮化物，而P型晶体管的隔离区用二氧化硅材料等。

因此，本发明所提出的提高CMOS晶体管抗辐照的方法，可以用于半导体器件和集成电路抗辐照设计，在提高集成电路的抗辐照能力、降低加固费用的应用中，有着明显的优势和广泛的前景。

以上通过详细实施例描述了本发明所提供的CMOS晶体管，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明做一定的变形或修改；不限于实施例中所公开的内容。

Claims

1、一种提高CMOS晶体管抗辐照的方法，其特征在于，在辐照环境下，通过CMOS晶体管结构中的N型MOS晶体管侧墙表现为不俘获电子，通过P型MOS场效应晶体管侧墙表现为不俘获空穴，使N型MOS场效应晶体管和P型MOS场效应晶体管的阈值保持不变。

2、一种CMOS晶体管，其特征在于，N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获空穴的介质材料。

3、如权利要求2所述的CMOS晶体管，其特征在于，N型MOS场效应晶体管的隔离区选用辐照后表现为不俘获空穴的介质材料，而P型MOS场效应晶体管的隔离区则选用辐照后表现为不俘获电子的介质材料。

4、如权利要求2或3所述的CMOS晶体管，其特征在于，上述辐照后表现为不俘获电子的介质材料是二氧化硅或氧化铪。

5、如权利要求2或3所述的CMOS晶体管，其特征在于，上述辐照后表现为不俘获空穴的介质材料是氮化硅或氮氧硅。

6、一种CMOS集成电路，包括若干个N型晶体管和P型晶体管，其特征在于，N型MOS场效应晶体管的侧墙选用辐照后表现为不俘获电子的介质材料，而P型MOS场效应晶体管的侧墙则选用辐照后表现为不俘获空穴的介质材料。

7、如权利要求6所述的CMOS集成电路，其特征在于，N型MOS场效应晶体管的隔离区选用辐照后表现为不俘获空穴的介质材料，而P型MOS场效应晶体管的隔离区则选用辐照后表现为不俘获电子的介质材料。

8、如权利要求6或7所述的CMOS集成电路，其特征在于，上述辐照后表现为不俘获电子的介质材料是二氧化硅或氧化铪。

9、如权利要求6或7所述的CMOS集成电路，其特征在于，上述辐照后表现为不俘获空穴的介质材料是氮化硅或氮氧硅。