CN101617398B - 半导体集成电路器件 - Google Patents

Abstract

控制电路控制电源电压馈送电路，并且控制被馈送到目标电路的电源电压。基准速度监控器监控目标电路中的关键路径的延迟时间是否满足所要求的操作速度。电压差监控器监控目标电路的电源电压和目标电路的阈值电压之间的差，以输出电压差信息。控制电路基于由基准速度监控器监控的结果确定增加还是减少电源电压。控制电路确定电源电压的变化速率使得电源电压的控制速率与从电压差监控器输出的电压差信息成比例。

Description

半导体集成电路器件 

技术领域

本发明涉及半导体集成电路器件，更具体地，涉及为了保证速度和/或减少半导体集成电路器件的功率消耗而执行电源电压的控制的半导体集成电路器件。 

背景技术

在使用CMOS逻辑门的半导体集成电路器件中，作为用于减少功率消耗的技术，有效的是，使用根据所要求的速度控制电源电压的“动态电压和频率缩放(DVFS)”。在使用DVFS的情况下，为了增强减少功率消耗的效果，需要在改变所要求的操作速度(时钟频率)之后，在尽可能短的时段内以尽可能高的精确度控制电源电压。 

作为用于DVFS中的电源电压控制的技术，存在下述技术，该技术在使用速度监控器的同时，根据电路的操作速度和所要求的操作速度之间的比较结果来控制电压，如JP-2001-244421A中所述。在同一公开中，还存在下述描述，即预先准备电源电压与操作速度的转换表，并且电路根据所要求的操作速度立即切换到最佳的电源电压。 

为了在短的时段内将电源电压改变为最佳的电压，需要加速改变电源电压的速率，即电源电压控制速率。然而，如果采用极高的电源电压控制速率，那么延迟从速度监控器到诸如调节器的电源电压控制电路的反馈，从而被控制的电源电压可能在最佳电压的附近振荡，并且可能延迟到最佳电压的收敛。或者，可能没有实现收敛。 

另一方面，如果采用较低的电源电压控制速率，那么如果很大地改变操作速度，即最佳电压之间的差较大，那么延长了在速度变化之 后将电源电压控制到最佳电压所需要的时间长度。 

在JP-2001-244421A中，通过基于通过速度监控器与基准速度的比较结果控制电源电压控制速率来解决上述问题。但是，在此技术中，其主要目标在于通过如果电源电压低于电源电压所要求的最小电压那么快速地增加电源电压，来减少操作速度不足期间的时间长度。因此，能够满足以较高的精确度控制到最佳的电压的要求。在基于转换表控制电源电压的变化速率的情况下，还存在下述问题，即预先需要与诸如温度的环境中的差异相对应的较大数目的转换表。 

发明内容

本发明的目标是解决上述传统技术的问题并且提供一种半导体集成电路器件，该半导体集成电路器件能够在没有预先准备电路的操作速度的电源电压依赖性的情况下以较高的精确度在短的时段内将电源电压控制到所想要的电压。 

本发明提供了一种半导体集成电路器件，其包括：目标电路，对于该目标电路至少电源电压是可变的；电压馈送电路，该电压馈送电路将电源电压馈送到目标电路；控制电路，该控制电路控制由电压馈送电路馈送的电源电压，其中控制电路以与目标电路中的操作速度相对应的变化速率增加或者减少电压馈送电路馈送到目标电路的电源电压。 

结合附图，根据下面的描述，本发明的以上和其它目标、优点和特征将更加明显。 

附图说明

图1是示出根据本发明的第一实施例的半导体集成电路的构造的框图。 

图2是示出基准速度监控器的构造的框图。 

图3是示出电压差监控器的构造的框图。 

图4是示出阈值电压生成电路的构造的电路图。 

图5是示出电源电压馈送电路的构造的框图。 

图6是示出基准电压生成电路的构造的电路图。 

图7是示出基准电压生成电路的另一构造的电路图。 

图8是示出阈值电压生成电路的另一构造的电路图。 

图9是示出阈值电压生成电路的另一构造的电路图。 

图10是示出根据本发明的第二实施例的半导体集成电路器件的构造的框图。 

图11是示出电源电压馈送电路中的基准电压生成电路的构造的框图。 

图12是示出根据本发明的第三实施例的半导体集成电路器件的构造的框图。 

图13是示出延迟比率监控器的构造的框图。 

图14是示出根据本发明的第四实施例的半导体集成电路器件的构造的框图。 

图15是示出速度监控器的构造的框图。 

具体实施方式

下面，将会参考附图详细地描述本发明的示例性实施例。图1示出根据本发明的第一实施例的半导体集成电路器件的构造。半导体集成电路器件10包括基准速度监控器20、电压差监控器30、控制电路40、以及电源电压馈送电路(调节器)50。电源电压馈送电路50生成用于是为其控制电源电压的目标的目标电路60的电源电压。基准速度监控器20包括目标电路60的关键路径的复制(replica)，并且使用该复制将目标电路60的操作速度与所要求的速度进行比较。电压差监控器30输出与目标电路60的阈值电压与电源电压之间的差相对应的电压差信息。 

控制电路40基于基准速度监控器20和电压差监控器30的输出控 制被馈送到目标电路60的电源电压。更具体地，控制电路40根据基准速度监控器20中的目标电路60的操作速度和所要求的操作速度之间的比较结果确定电源电压的控制方向，即增加还是减少操作速度。控制电路40还基于从电压差监控器30输出的电压差信息确定在增加或者减少电源电压时电源电压的变化速率，即电源电压控制速率。 

图2示出基准速度监控器20的电路构造。基准速度监控器20包括关键路径的复制21、延迟元件22、以及触发器230-232。等于被馈送到目标电路60的电源电压的电源电压被馈送到复制21和延迟元件22，并且复制21中的延迟时间(信号传播时间)和延迟元件22中的延迟时间根据被馈送到目标电路60的电源电压而变化。与具有和目标电路60所要求的操作频率fCLK的周期相等的周期的时钟信号同步地驱动触发器中的每一个。 

触发器230以特定的时序接收输入数据，并且向复制21输出接收到的数据。从触发器230输出的数据经过复制21，并且到达在延迟元件22的前面的节点23A。另外，数据经过复制21和延迟元件22到达在延迟元件22的后面的节点23B。触发器231和232基于目标电路60的操作时钟信号，即具有与目标电路60所要求的操作速度相对应的周期的时钟信号fCLK分别锁存节点23A和23B的数据。 

基准速度监控器20在触发器230向复制21输出数据所在的时钟之后的时钟分别在触发器231和232上锁存节点23A和23B的数据。换言之，在从触发器230输出数据以后流逝了与目标电路60所要求的操作速度相对应的特定时间长度之后，触发器231和232分别锁存节点23A和23B的数据。 

如果被馈送到目标电路60的电源电压较低，并且复制21的信号延迟时间长于所要求的操作速度，那么从触发器230输出的数据在时钟信号fCLK的单周期内没有到达节点23A，从而触发器231不能正确地接收数据。另一方面，如果被馈送到目标电路60的电源电压高于合适的电压，并且与所要求的操作速度相比较复制21的信号延迟时间较短，那么从触发器230输出的数据在时钟信号fCLK的单周期内经过延迟元件22到达节点23B，从而触发器231和232都能够正确地锁存数据。注意的是，延迟元件22的延迟时间对应于关于所要求的操作速度的裕量。

如果被馈送到目标电路60的电源电压是适合的，并且复制21的信号延迟时间关于操作速度是适当的，那么从触发器230输出的数据在时钟信号fCLK的单周期内经过复制21到达节点23A。但是，数据不能经过延迟元件22并从而没有到达节点23B。因此，在这样的情况下，只有触发器231能够正确地锁存数据，并且触发器232不能够正确地锁存数据。由触发器231和232锁存的数据被输出至控制电路40作为监控基准速度的结果。控制电路40基于从基准速度监控器20输出的监控结果与所要求的操作速度相比较来判断被馈送到目标电路60的电源电压较低、较高还是适合。 

图3示出电压差监控器30的电路构造。电压差监控器30包括阈值电压生成电路31、电压差生成电路33、以及A/D转换器34。电压差监控器30输出构造目标电路60的关键路径的晶体管的阈值电压与目标电路60的电源电压之间的电压差信息。阈值电压生成电路31检测目标电路60的关键路径的阈值电压VTH。在这里所述的阈值电压VTH意指提供在目标电路60的关键路径中的MOS晶体管的阈值电压。 

图4示出阈值电压生成电路31的具体电路构造。在本示例中，阈值电压生成电路31包括阈值电压生成部件311A，通过具有被连接在一起的栅极和源极的NMOSFET构造该阈值电压生成部件311A；和电流源312，该电流源312施加特定电流IL。阈值电压生成电路31检测在特定电流IL经过阈值电压生成部件311A中的NMOSFET时NMOSFET的栅极电势，并且将相同电势检测为阈值电压VTH。 

返回到图3，电压差生成电路33输出目标电路60的电源电压VDD与由电压生成电路31检测到的阈值电压VTH之间的差。A/D转换器34执行从电压差生成电路33输出的VDD和VTH之间的差的A/D转换，并且将VDD和VTH之间的数字化的差输出至控制电路40作为控制信号35。 

在这里，通常通过下面的近似公式，同时使用电源电压VDD和阈值电压VTH，表达电路的操作速度： 

f＝A(VDD-VTH)(1) 

从上面的公式中，如下地获得改变电源电压时的操作频率的变化速率： 

$\frac{\∂f}{\∂V_{\mathrm{DD}}}\·\frac{1}{f}=\frac{1}{V_{\mathrm{DD}}-V_{\mathrm{TH}}}---\left(2\right).$

因此，如果假定电源电压控制速率是： 

$\frac{\∂V_{\mathrm{DD}}}{\∂t}=k(V_{\mathrm{DD}}-V_{\mathrm{TH}})---\left(3\right),$

那么，由以下表达每单位时间操作频率的变化速率： 

$\frac{\∂f}{\∂t}\·\frac{1}{f}=k---\left(4\right),$

其中k是常数。从上面的描述中理解到，如果采用与VDD-VTH成比例的电源电压变化速率的控制，那么能够在将每单位时间的时钟频率的变化速率保持不变的情况下，改变电源电压。 

控制电路40基于从基准速度监控器20输出的监控结果判断目标电路60的关键路径的延迟时间长于、还是短于所要求的操作速度，以确定增加还是减少目标电路60的电源电压。更具体地，如果从触发器230输出的数据在单时钟周期内没有到达节点23A，那么判断相对于所 要求的操作速度，关键路径的延迟时间较长，并从而确定增加电源电压用于加速目标电路60的操作速度。 

另一方面，如果触发器231和232都能够接收从触发器230输出的数据，那么控制电路40判断复制21的延迟时间相对于所要求的操作速度来说较短，并且确定减少被馈送到目标电路60的电源电压以便于延迟目标电路60的操作速度。如果触发器231能够正确接收数据并且触发器232不能够正确地接收数据，那么控制电路40判断复制21的延迟时间相对于所要求的操作速度来说处于适当的范围内。在这样的情况下，控制电路40将目标电路60的电源电压保持在当前值。 

控制电路40在确定增加还是减少电源电压时，基于从电压差监控器30输出的控制信号35(图3)确定电压的宽度(电压变化量)要增加还是减少。更具体地，基于从电压差监控器30输出的控制信号35确定变化量使得每单个控制的电压变化量(电源电压的控制速率)呈现与VDD-VTH成比例的值。例如，如果电源电压VDD和阈值电压VTH之间的差是0.5V，那么每单个控制的电压变化量被设置在50mV，而如果电源电压VDD和阈值电压VTH之间的差是0.6V，那么每单个控制的电压变化量被设置在60mV。 

图5示出电源电压馈送电路50的电路构造。电源电压馈送电路50包括基准电压生成电路51、运算放大器53、以及NMOSFET 54。基准电压生成电路51输出基准电压VREF。从基准电压生成电路51输出的电压VREF被输入至运算放大器53的非反转输入端子，从而控制从NMOSFET 54输出的电源电压馈送电路50的输出电压VDD使得VDD＝VREF。基于来自于控制电路40的控制信号控制从基准电压生成电路51输出的电压VREF，并且基准电压VREF的变化改变电源电压馈送电路50的输出电压VDD。 

图6示出基准电压生成电路51的示例电路构造。基准电压生成电 路51包括被串行地连接的S个电阻器510-1、510-2、...、510-S，和被插入在相邻的电阻器之间所提供的节点与输出之间的S-1个开关(SW：SW1至SW(S-1))。该构造使得基于来自于控制电路40的控制信号仅将S-1个开关中的一个控制为导通，并且输出与被控制为导通的开关相对应的节点的电压作为基准电压VREF。 

在本实施例中，电压差监控器30监控电源电压和阈值电压之间的差，并且基于监控到的值确定增加或者减少目标电路60的电源电压时的电压变化量。在目标电路60中，电源电压VDD和阈值电压VH之间较大的差提供了较小的关于电源电压的变化的操作速度变化，而电源电压VDD和阈值电压VH之间较小的差提供了较大的关于电源电压的变化的操作速度变化。基于电源电压VDD与阈值电压VTH之间的较大的差由控制电路40影响的较大的电源电压的变化速率能够提供用于在相对于所要求的操作速度来说适当的电压控制目标电路60的电源电压，而没有降低电源的控制精确度所需要的时间长度的减少。在本实施例中，与电源电压VDD与阈值电压VTH之间的差成比例的电源电压的变化速率使能每单位时间的操作频率的恒定的变化速率，从而能够不管电源电压如何而将电压控制的精确度保持在所需要的值。 

在上面的描述中，具有诸如图6中所示的构造的电路被用作基准电压生成电路51，这不限于本示例。图7示出基准电压生成电路的另一示例构造。在该示例中，通过电流源55和可变电阻器56构造基准电压生成电路51a。假定IREF和R分别是电流源55的电流和可变电阻器56的电阻，并且将电流源55和可变电阻器56连接在一起的节点具有输出VREF，通过VREF＝IREF×R来表达VREF。在此构造中，通过控制电路40改变可变电阻器56的电阻R来改变基准电压生成电路51a的输出电压VREF。 

尽管在本实施例中描述了使用图5中所示的串联调节器作为电源电压馈送电路50的示例，但是构造不限于上述示例，电源电压馈送电 路50能够控制输出电压的变化速率即足够。例如，电源电压馈送电路的构造使得根据时钟信号的占空比控制其输出电压，其中控制电路40控制时钟信号的占空比，并且电源电压馈送电路50控制电源电压。 

在上面的描述中，图4中所示的阈值电压生成电路31被采用为阈值电压生成电路31；但是，阈值电压生成电路31不限于图4中所示的电路构造。图8示出阈值电压生成电路的另一示例构造。在该示例中，阈值电压生成电路31a使用包括被层叠的两个MOSFET的阈值电压生成部件311B。在由包括层叠的MOSFET的诸如NAND的逻辑门限制目标电路60的关键路径的速度的情况下，可以使用从阈值电压生成电路31a输出的阈值电压，同时使用具有图8中所示的构造的阈值电压生成电路31a控制目标电路60的电源电压。 

图9示出阈值电压生成电路的另一示例构造。在该示例中，阈值电压生成电路31b使用包括PMOSFET和NMOSFET的阈值电压生成部件311C。在由PMOSFET和NMOSFET控制目标电路60的关键路径的速度的情况下，可以使用由阈值电压生成电路31b生成的阈值电压，同时使用具有图9中所示的构造的阈值电压生成电路31b来控制目标电路60的电源电压。由于与这样控制关键路径的器件相对应的阈值电压生成部件的构造，使得能够改进电源电压的控制精确度。 

在上面的描述中，由电压差监控器30监控限制关键路径的速度的元件的电压与目标电路60的电源电压之间的差；但是，除了限制关键路径的速度的器件的电压之外的电压可以被采用作为与电源进行比较的电压(特定基准电压)。例如，构造可以使得为目标电路60获得处于操作电源电压的范围内的操作速度的电源电压依赖性，从电源电压依赖性获得在操作速度呈现零的电源电压(例如，在电源电压为纵轴的情况下，在朝着较低的电压范围延伸电源依赖性的图之后与坐标相交的电源电压的值)，所获得的电压被采用作为特定基准电压，并且电压差监控器30监控特定基准电压和电源电压之间的差。 

图10示出根据本发明的第二实施例的半导体集成电路器件的构造。本实施例的半导体集成电路器件10a使得从第一实施例的半导体集成电路器件10中去除电压差监控器30。电源电压馈送电路50a具有与图5中所示的电源电压馈送电路50的构造相类似的基本构造，并且在图5中所示的基准电压生成电路51的部分的构造方面不同于第一实施例的电源电压馈送电路50。基准速度监控器20和目标电路60与第一实施例中的相类似。 

图11示出电源电压馈送电路50a中的基准电压生成电路的构造。基准电压生成电路51b包括阈值电压生成部件91A和91B、固定电阻92、运算放大器93、电流镜94、以及可变电阻器95。注意的是，电路的阈值电压VTH的定义与第一实施例中的阈值电压的相同。例如，阈值电压生成部件91A和91B的构造与第一实施例的相类似，即与图4中所示的构造或者图8中所示的构造相类似。 

在基准电压生成电路51b中，由于来自于运算放大器93和电流镜94中的PMOSFET的反馈使得节点98的电势被保持在被输入至运算放大器93的非反转输入端子的电势VMAX。因此，经过固定电阻92(R1)的电流被设置在(VMAX-VTH)/R1。在此级，经过可变电阻器95的电流等于经过固定电阻92的电流，并且是(VMAX-VTH)/R1。作为将可变电阻器95和电流镜94连接在一起的节点的电压而被输出的基准电压VREF被表达为： 

$V_{\mathrm{REF}}=V_{\mathrm{TH}}+\frac{R2}{R1}(V_{\mathrm{MAX}}-V_{\mathrm{TH}})---\left(5\right),$

其中R2是可变电阻器95的电阻并且满足0＜R2≤R1。从公式(5)，较大值的电阻R2引起较大值的VREF，从而增加目标电路60的电源电压。如果保持R2＝R1那么VREF呈现VMAX的最大值。 

公式(5)的重新安排提供下面的公式： 

$V_{\mathrm{REF}}-V_{\mathrm{TH}}=\frac{R2}{R1}(V_{\mathrm{MAX}}-V_{\mathrm{TH}})---\left(6\right).$

从公式(6)中理解的是，如果改变可变电阻器95的电阻R2从而电阻R2与当前电阻R2成比例的变化，那么能够不管电源电压如何，在保持操作速度的变化速率的同时改变电源电压，如公式(3)中所示。 

与第一实施例相类似地确定控制电路40中的电源电压的控制的方向。更具体地，如果从触发器230(图2)输出的信号在单时钟周期内没有到达节点23A，那么确定增加电源电压，而如果从触发器230输出的信号到达节点23A和节点23B，那么确定减少电源电压。另外，如果从触发器230输出的信号到达节点23A并且没有到达节点23B，那么确定保持电源电压。 

在增加或者减少电源电压时，控制电路40改变基准电压生成电路51b(图11)中的可变电阻器95的电阻R2以增加或者减少电源电压。在此级，控制电路40确定可变电阻器95的电阻R2改变与变化之前电阻R2的值相对应的变化量。更具体地，确定第t个控制中的电阻R2(t)使得保持下面的关系： 

$R2\left(t\right)=\frac{R2(t-1)}{R1}\×\mathrm{\ΔR},$

其中R1是可变电阻器95的电阻R2的最大值，并且当R2＝R1时AR是电阻R2的变化宽度。对于较大的电阻R2的情况，即，对于较高的目标电路60的操作速度的情况这样的控制提供了较高的电压的变化速率。另外，能够在将操作速度的变化速率保持在常数的同时，改变电源电压。 

在本实施例中，如果操作速度较高并且关于电源电压的变化的操作速度变化较大，那么控制电路40增加可变电阻器95的电阻R2的变化以增加电源电压的变化速率，而如果操作速度较低并且关于电源电压的变化的操作速度变化较小，那么减少电源电压的变化速率。这样，能够减小目标电路60的电源电压达到所需要的电压所需要的时间长 度，而没有降低电源电压的精确度。另外，由于可变电阻器95的电阻R2与在其变化之前的电阻成比例的变化，因此每单位时间的操作频率的变化速率被保持为恒定，从而能够不管电源电压如何，而将电压控制的精确度保持在所需要的值。 

图12示出根据本发明的第三实施例的半导体集成电路器件的构造。本实施例的半导体集成电路器件10b使得用延迟比率监控器80替换图1中的电压差监控器30。在第一实施例中，使用电压差监控器30确定电源电压的控制速率，而在本实施例中，使用延迟比率监控器80确定电源电压的控制速率。基准速度监控器20、控制电路40、电源电压馈送电路50、以及目标电路60与第一实施例中的相类似。 

图13示出延迟比率监控器80的电路构造。延迟比率监控器80包括用于数据输出的触发器800、N个延迟元件801-1至801-N、以及锁存来自于邻近的延迟栅极之间的节点的信号的N个触发器802-1至802-N。每个延迟元件801被馈送有等于被馈送到目标电路60的电源电压的电源电压，并且将信号延迟与被馈送到目标电路60的电压相对应的延迟时间。将N个延迟元件801的总延迟时间设置为等于目标电路60的关键路径的延迟时间。延迟元件801的延迟时间彼此相等并且等于关键路径的延迟时间的1/N。 

N个触发器802-1至802-N基于具有与目标电路60所要求的最大操作频率fMAX的周期相等的周期的时钟信号，分别锁存延迟元件801-1至801-N的输出。延迟比率监控器80在特定的时钟从触发器800输出脉冲信号(数据)，并且在随后的时钟分别接收触发器802-1至802-N中的延迟元件801-1至801-N的数据。由触发器802-1至802-N接收到的数据(电势)被传送到控制电路40作为监控的结果。 

如果被馈送到目标电路60的电源电压较高并从而目标电路60以高于其所要求的最大操作频率的操作速度进行操作，即，如果关键路 径的延迟时间处于与目标电路60所要求的最大操作频率相对应的时间长度中，那么来自于触发器800的输出到达末级触发器802-N。另一方面，如果目标电路60的关键路径的延迟时间长于与目标电路60所要求的最大操作频率相对应的时间，那么从触发器800输出的数据没有到达末级触发器802-N，并且仅到达中间的触发器。 

在此假定K是N个触发器802-1至802-N当中锁存从触发器800输出的数据的触发器的数目。在较高的目标电路60的操作速度的情况下，从触发器800输出的数据到达后级的延迟元件801。因此，K的值与目标电路60的操作速度成比例地增加。各个触发器802在从数据输出以后流逝了最大操作频率的单周期之后的时序锁存数据，从而K/N的值表示目标电路的当前操作速度与目标电路60的最大操作速度的比率。 

控制电路40基于从基准速度监控器20输出的数据确定增加、减少还是保持电源电压，与第一实施例相类似。控制电路40，在确定电源电压的增加或者减少时，基于已经锁存从触发器800输出的数据的延迟比率监控器中的触发器802的数目K确定其变化量。更具体地，确定电源电压的控制速率使得电源电压的控制速率与N个触发器802中锁存数据的触发器的数目K成比例，即，使得电源电压的控制速率与目标电路60的操作速度与目标电路60的最大操作速度的比率成比例。在该级，从公式(3)获得下面的公式： 

$\frac{\∂V_{\mathrm{DD}}}{\∂t}=\mathrm{nKf}=k(V_{\mathrm{DD}}-V_{\mathrm{TH}})---\left(7\right)$

公式(7)中的“n”是比例常数。因此，从公式(2)、(3)以及(7)能够获得每单元时间的操作频率的变化速率，如下所示： 

$\frac{\∂f}{\∂t}\·\frac{1}{f}=k---\left(8\right).$

不管所要求的速度或者电源电压如何，变化速率恒定。 

在本实施例中，延迟比率监控器80监控目标电路60的操作速度与最大操作速度的比率，并且基于监控的结果，如果由于较高的目标电路60的操作速度导致关于电源电压的变化的操作速度变化较大那么增加电源电压的变化速率，并且如果由于较低的目标电路60的操作速度导致关于电源电压的变化的操作速度变化较小那么减少电源电压的变化速率。这样，将电源电压控制在所想要的电压所需要的时间长度能够被减少而没有降低电压控制的精确度。另外，通过在延迟比率监控器80中与数据已经被到达的触发器的数目成比例地控制电源电压的变化速率，能够将每单位时间的操作频率的变化速率保持恒定，从而不管电源电压如何，都能够将电压的控制精确度维持在想要的值。 

注意尽管在本实施例中，与具有与目标电路60所要求的最大操作频率fMAX相对应的周期的时钟信号同步地驱动图13中的延迟比率监控器80中的各个触发器，但是该时钟信号可以具有任意的频率。然而，如果采用极低的频率，则可能降低电源电压的控制速率的精确度。 

图14示出根据本发明的第四实施例的半导体集成电路器件的构造。本实施例的半导体集成电路器件10c使得用单个速度监控器70统一并且替换图12中所示的基准速度监控器20和延迟比率监控器80。在本实施例中，控制电路40基于通过速度监控器70监控的结果确定电源电压的控制方向和控制速率。电源电压馈送电路50和目标电路60与第一实施例中的相类似。 

图15示出速度监控器70的电路构造。速度比率监控器70本身的电路构造与图13中所示的延迟比率监控器80的相类似。速度比率监控器70包括用于数据输出的触发器700、串行连接的N个延迟元件701-1至701-N、以及锁存邻近的触发器之间的节点上的信号的N个触发器702-1至702-N。延迟元件701中的每一个被馈送有等于被馈送到目标电路60的电源电压的电源电压，并且将信号延迟与被馈送到目标电路60的电压相对应的延迟时间。延迟元件701的延迟时间彼此相等。 

在速度监控器70中，将N个延迟元件701当中的C个延迟元件(1≤C＜N)的总延迟时间设置为等于目标电路60的关键路径的延迟时间。每个触发器702与具有等于目标电路60所要求的操作频率fCLK的周期的周期的时钟信号同步地进行操作。速度监控器70在特定时钟输出从触发器700输出数据，并且在后来分别锁存延迟元件701-1至701-N的输出节点上的数据。通过触发器702-1至702-N锁存的数据被传送到控制电路40作为监控的结果。 

如果目标电路60的操作速度低于所要求的操作速度，并且关键路径的延迟时间长于所要求的操作频率fCLK的单个周期，那么从触发器700输出的数据没有到达从第一级侧开始计数的第C个延迟元件701的输出节点。另一方面，如果操作速度高于所要求的操作速度，那么从触发器700输出的数据到达从第一级侧开始计数的第C个触发器之前的延迟元件701。因此，能够在C被用作基准的情况下基于已经锁存数据的触发器的数目是否大于C，或者数目是否小于C，来判断目标电路的操作速度是否较高，或者是否较低。 

如果N个触发器702当中已经锁存数据的触发器的数目D小于C，那么考虑到较低的操作速度控制电路40确定增加电源电压。另一方面，如果已经锁存数据的触发器的数目D大于C+M，其中M是裕量(M是正整数，满足C+M≤N)，那么考虑到较高的操作速度控制电路40确定减少电源电压。如果已经锁存数据的触发器的数目等于或者高于C并且小于C+M，那么控制电路40将目标电路60的电源电压保持在当前的值。 

在增加或者减少电源电压时，根据相对于所要求的操作速度的目标电路60的操作速度的误差，控制电路40基于通过速度监控器70监控的结果确定变化速率，并且对于较大的误差采用较高的变化速率。更具体地，控制电路40在增加电源电压时将电源电压增加与C-D成比 例的增量宽度(C＞D)，并且在减少电源电压时将电源电压减少与D-(C+M)成比例的减量宽度(D＞(C+M))。 

在本实施例中，速度监控器70监控目标电路60的操作速度低于还是高于所要求的操作速度，并且同时监控较低或者较高速度的程度。基于监控的结果，即，如果目标电路60的操作速度较高并且与电源电压的变化对应的操作速度的变化速率大，那么采用较高的电源电压的变化速率，而如果目标电路60的操作速度较低并且与电源电压的变化对应的操作速度的变化较小，那么采用较低的变化速率。这样，能够减少用于将电源电压控制到所需要的电压所需要的时间长度而没有降低电压控制的精确度。另外，在本实施例中，由于仅需要单个速度监控器，所以能够减少开销(overhead)面积。 

在上述实施例中的每一个的半导体集成电路器件中，控制电路根据与目标电路中的操作速度相对应的变化速率(或者变化量)改变被馈送到目标电路的电源电压。总的来说，半导体集成电路器件具有下述趋势，较高速度的操作引起较小的关于电源电压的变化的操作速度变化量。因此，通过在较高的操作速度的情况下以较高的变化速率增加或者减少电源电压，并且通过在较低的操作速度的情况下以较低的变化速率增加或者减少电源电压，即，取决于操作速度，减少了将目标电路的电源电压控制到适当的电压所需的时间长度，而没有降低电源电压的控制精确度。 

如上所述，本发明能够采用下面的实施例。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中在增加或者减少电源电压时，控制电路以与被馈送给目标电路的电源电压与根据目标电路确定的特定基准电压之间的差相对应的变化速率增加或者减少电源电压。在这样的情况下，当目标电路的操作速度的电源电压的依赖性处于关于半导体集成电路器件的操作速度的操作的特 定范围内时，特定基准电压可以是速率限制目标电路中的关键路径的延迟的MOS晶体管的阈值电压，使特定电流经过目标电路中的MOS晶体管所需要的MOS晶体管的栅源电压，或者导致操作速度呈现为零的电源电压。因此，通过以与差相对应的变化速率改变被馈送给目标电路的电源电压，能够以与操作速度相对应的变化速率改变被馈送到目标电路的电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中在增加或者减少电源电压时，控制电路对于被馈送到目标电路的电源电压与特定基准电压之间的较大的电压差，采取较高的电源电压的变化速率。通过基于电压差判断操作速度，并且对于较大的电压差采用较高的电源电压的变化速率，能够减少用于控制电源电压所需要的时间长度而没有降低电源电压的控制精确度。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中控制电路确定电源电压的变化速率使得电源电压的变化速率与电源电压和特定基准电压之间的差成比例。在这样的情况下，能够改变目标电路的电源电压同时将每单位时间的目标电路的操作的变化速率保持在恒定。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中控制电路包括电压差监控器，该电压差监控器输出被馈送到目标电路的电源电压与特定基准电压之间的差作为电压差信息，并且控制电路在增加或者减少电源电压时，基于电压差信息确定电源电压的变化速率。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中假定V1、V2、V3、R1以及R2分别是基准电压、高于基准电压的特定电压、特定基准电压、固定电阻的电阻以及可变电阻的电阻，电压馈送电路将与满足下面公式的基准电压V1相对应的电源电压馈送到目标电路： 

V1-V3＝(R2/R1)×(V2-V3)， 

并且其中在增加或者减少电源电压时，控制电路增加或者减少可变电阻R2以改变电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中在增加可变电阻器的电阻R2时，控制电路确定可变电阻器在其以与可变电阻器在其变化之前的电阻R2成比例的变化速率变化之后的电阻R2。通过这样确定可变电阻器的电阻R2，能够以与电源电压和特定基准电压之间的电压差成比例的变化速率改变被馈送到目标电路的电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中控制电路，在增加或者减少电源电压时，增加或者减少由电压馈送电路馈送的电源电压，以与目标电路中的信号传输路径的延迟时间相对应的变化速率增加或者减少电源电压。通常，目标电路中的信号传输路径的延迟时间表示目标电路的操作速度。因此，以与目标电路中的信号传输路径的延迟时间相对应的变化速率改变被馈送到目标电路的电源电压等价于以与操作速度相对应的变化速率改变被馈送到目标电路的电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中在增加或者减少电源电压时，控制电路对于较短的目标电路中的信号传输路径的延迟时间采用较高的变化速率。对于较低的目标电路的操作速度的情况下目标电路中的信号传输路径的延迟时间较长，并且对于较高的操作速度的情况其延迟时间较短。通过基于信号传输路径的延迟时间判断目标电路的操作速度，以对于较短的延迟时间采用较高的目标电路的电源电压的变化速率，能够减少用于控制目标电路的电源电压所需要的时间长度而没有降低电源电压的控制精确度。 

本发明的半导体集成电路器件包括延迟监控器，该延迟监控器监 控目标电路中的信号传输路径的延迟时间，以输出与信号传输路径的延迟时间相对应的延迟时间信息，其中控制电路基于延迟时间信息确定电源电压的变化速率。例如，在延迟监控器中准备复制以测量复制的延迟时间，其中该复制在等于目标电路的电源电压的电源电压上进行操作并且具有与目标电路的关键路径相同的延迟量。通过以与使用此种复制测量的延迟时间相对应的变化速率改变被馈送到目标电路的电源电压，能够以与操作速度相对应的变化速率改变被馈送到目标电路的电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中延迟时间监控器：包括具有与目标电路中的信号传输路径的延迟相对应的总延迟时间的串行连接的N个延迟元件(N是等于或者大于2的整数)，和分别锁存来自于延迟元件的输出节点的数据的N个触发器；在从数据被输入至N个延迟元件的第一级的延迟元件之后流逝了与目标电路所要求的关键路径的最小延迟时间相对应的时间长度之后在触发器中的每一个处执行数据锁存；并且输出由触发器锁存的数据作为延迟时间信息。在目标电路所要求的关键路径的最小延迟时间的时段内的被输入至第一级延迟元件的数据到达的节点的数目根据目标电路的操作速度而变化。因此，N个触发器当中锁存数据的触发器的数目的调查允许目标电路中的信号传输路径的延迟时间的判断。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中控制电路基于N个触发器当中正确地锁存被输入至N个触发器中的第一级触发器的数据的触发器的数目确定电源电压的变化速率。假定K是N个触发器当中锁存数据的触发器的数目，K/N表示关键路径的当前延迟时间与关键路径的所要求的最小延迟时间的比率。接近于“1”的比率，即，接近于N的K的值意指较高的目标电路的操作速度。因此，通过以与K的值相对应的变化速率改变被馈送到目标电路的电源电压，能够以与操作速度相对应的变化速率改变被馈送到目标电路的电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中控制电路确定电源电压的变化速率使得电源电压的变化速率与正确地锁存数据的触发器的数目成比例。在这样的情况下，能够改变被馈送到目标电路的电源电压同时将每单位时间的目标电路的操作速度的变化速率保持为常数。 

本发明的半导体集成电路器件可以包括基准速度监控器电路，该基准速度监控器电路监控目标电路所要求的基准速度与目标电路的操作速度之间的关系，其中控制电路基于由基准速度监控器电路监控的结果控制电源电压使得目标电路的操作速度不低于基准速度并且不比基准速度高出特定值。在这样的情况下，可以采用下述构造，其中当目标电路(60)的操作速度低于基准速度时控制电路确定增加电源电压，当操作速度高于基准速度特定值时确定减少电源电压，并且当操作速度不低于基准速度并且不比基准速度低特定值时确定保持电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中基准速度监控器电路包括复制，该复制在与目标电路中的关键路径的延迟时间相对应的时间延迟传输信号；延迟电路，该延迟电路被串行地连接至复制；第一触发器，该第一触发器锁存来自于将复制和延迟电路连接在一起的节点的数据；第二触发器，该第二触发器锁存来自于延迟电路的输出节点的数据，在从数据被输入至复制以后流逝了与基准速度相对应的时间长度之后在第一和第二触发器中锁存数据，并且输出被锁存在第一和第二触发器中的数据作为基准速度和操作速度的监控的结果。在这样的情况下，可以采用下述构造，其中当被锁存在第一触发器中的数据与被输出至复制的数据不一致时控制电路确定增加电源电压，当被锁存在第一触发器中的数据与被输出至复制的数据一致并且被锁存在第二触发器中的数据与被输出至复制的数据不一致时确定保持电源电压，并且当被锁存在第一和第二触发器中的数据与 被输出至复制的数据一致时确定减少电源电压。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中控制电路在增加或者减少由电压馈送电路馈送的电源电压时基于目标电路所要求的基准操作速度与目标电路的操作速度之间的差确定电源电压的变化速率。如果目标电路的操作速度与所要求的基准操作速度之间的差较大，那么被馈送到目标电路的电源电压与适当的电源电压之间的差较大，从而电压的控制精确度可能较低。另一方面，如果目标电路的操作速度与所要求的基准操作速度之间的差较小，那么被馈送到目标电路的电源电压与适当的电源电压之间的差较小，从而需要采用相对较高的电压的控制精确度。如果采用了差，则对于目标电路的操作速度与所要求的基准操作速度的差较大的情况，或者如果采用比率，则对于其之间的比率远离“1”的情况，采用较高的电源电压的变化比率。从而，减少用于将电源电压控制到适当的电压的时间长度，同时改进了适当的电压的附近的电压的控制精确度。 

本发明的半导体集成电路器件可以包括速度监控器，该速度监控器监控目标电路中的信号传输路径的延迟时间，以输出与信号传输路径的延迟时间相对应的速度信息，并且控制电路基于速度信息确定电源电压的变化速率。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中速度监控器：包括串行连接的N个延迟元件(N是不小于2的整数)，该N个延迟元件包括具有等于目标电路中的关键路径的延迟时间的总延迟时间的C个延迟元件(C＜N)；和N个触发器，该N个触发器分别锁存来自于延迟元件的输出节点的数据；在从数据被输入至N个延迟元件中的第一级延迟元件以后流逝了与目标电路所要求的操作速度相对应的时间长度之后执行触发器中的数据锁存；并且输出被锁存在触发器中的数据作为速度信息。如果目标电路的操作速度低于所要求的操作速度，那么N个触发器当中能够锁存数据的触发器的数目小于 C。在这样的情况下，通过以与相对于基准操作速度的偏差相对应的变化速率增加电源电压来增加操作速度。相反地，如果目标电路的操作速度高于所要求的基准操作速度，那么N个触发器当中能够锁存数据的触发器的数目大于C。在这样的情况下，即，如果已经锁存数据的触发器的数目大于C，那么以与相对于基准操作速度的偏差相对应的变化速率降低电源电压，从而保持操作速度而没有大大地超过所要求的速度。 

在本发明的半导体集成电路器件中，可以采用下述构造，其中假定D是N个触发器当中正确地锁存被输出至延迟元件中的第一级延迟元件的数据的触发器的数目，如果保持D＜C那么控制电路以与C-D相对应的变化速率增加电源电压。在本发明的半导体集成电路器件中，可以采用下述构造，其中假定D是N个触发器当中正确地锁存被输出至延迟元件中的第一级延迟元件的数据的触发器的数目，如果保持C＜D＜C+M那么控制电路保持电源电压。在本发明的半导体集成电路器件中，可以采用下述构造，其中假定D是N个触发器当中正确地锁存被输出至延迟元件中的第一级延迟元件的数据的触发器的数目，如果保持D＞C+M那么控制电路以D-(C+M)的变化速率减少电源电压，假设M是特定的正整数。注意的是，M的值对应于用于电源电压的控制的裕量。 

虽然已经参考优选实施例描述了本发明，但是本发明的半导体集成电路器件不限于上述实施例并且在本发明的范围内可以进行实施例的各种修改和变化。 

本申请基于并要求2007年2月14日提交的日本专利申请No.2007-033450的优先权，其公开在这里通过引用而整体地并入。 

Claims (24)

1.一种半导体集成电路器件，包括：

目标电路；

电压馈送电路，所述电压馈送电路将电源电压馈送到所述目标电路；

控制电路，所述控制电路控制由所述电压馈送电路馈送的电源电压，

其中所述控制电路以与所述目标电路中的操作速度相对应的变化速率增加或者减少所述电压馈送电路馈送到所述目标电路的电源电压，以及

其中所述控制电路以与被馈送到所述目标电路的电源电压与根据所述目标电路确定的特定基准电压之间的差相对应的变化速率增加或者减少电源电压。

2.根据权利要求1所述的半导体集成电路器件，其中特定基准电压是对所述目标电路中的关键路径延迟进行速率限制的MOS晶体管的阈值电压。

3.根据权利要求1所述的半导体集成电路器件，其中，所述目标电路包括至少一个MOS晶体管，特定基准电压是使特定电流通过所述目标电路中的所述MOS晶体管所需要的MOS晶体管的栅源电压。

4.根据权利要求1至3中的任何一项所述的半导体集成电路器件，其中，所述控制电路进行控制，以使得在增加或者减少所述电源电压时所述电源电压的变化速率被增大以至于与在被馈送到所述目标电路的电源电压和所述特定基准电压之间的电压差成比例。

5.根据权利要求1至3中的任何一项所述的半导体集成电路器件，其中所述控制电路确定电源电压的变化速率使得电源电压的变化速率与电源电压和特定基准电压之间的差成比例。

6.根据权利要求1至3中的任何一项所述的半导体集成电路器件，其中所述控制电路包括电压差监控器，所述电压差监控器输出在被馈送到所述目标电路的电源电压与特定基准电压之间的差，并且所述控制电路基于电压差确定电源电压的变化速率。

7.根据权利要求1至3中的任何一项所述的半导体集成电路器件，其中假定V1、V2、V3、R1以及R2分别是基准电压、高于基准电压的特定电压、特定基准电压、固定电阻的电阻以及可变电阻的电阻，所述电压馈送电路将满足下面等式的与基准电压V1相对应的电源电压馈送到所述目标电路：

V1-V3＝(R2/R1)×(V2-V3)，

并且其中所述控制电路增加或者减少可变电阻R2以改变电源电压。

8.根据权利要求7所述的半导体集成电路器件，其中，所述控制电路包括至少一个可变电阻器，所述控制电路在增加所述可变电阻器的电阻R2时，确定所述可变电阻器的在其以与所述可变电阻器变化之前的电阻R2成比例的变化速率变化之后的电阻R2。

9.根据权利要求1所述的半导体集成电路器件，其中所述控制电路以与所述目标电路中的信号传输路径的延迟时间相对应的变化速率增加或者减少电源电压。

10.根据权利要求9所述的半导体集成电路器件，其中所述控制电路进行控制，以使得在增加或者减少电源电压时的电源电压的变化速率被增大以至于与在所述目标电路中的信号传输路径的延迟时间成反比。

11.根据权利要求9所述的半导体集成电路器件，进一步包括延迟监控器，所述延迟监控器监控所述目标电路中的所述信号传输路径的延迟时间，以输出与所述信号传输路径的延迟时间相对应的延迟时间信息，其中所述控制电路基于延迟时间信息确定电源电压的变化速率。

12.根据权利要求11所述的半导体集成电路器件，其中所述延迟时间监控器：包括具有与所述目标电路中的所述信号传输路径的延迟相对应的总延迟时间的串行连接的N个延迟元件，其中N是等于或者大于2的整数，和分别锁存来自于所述延迟元件的输出节点的数据的N个触发器；在从数据被输入至所述N个延迟元件中的第一级延迟元件以后流逝了与所述目标电路所要求的所述关键路径的最小延迟时间相对应的时间长度之后执行在所述触发器中的每一个处的数据锁存；并且输出由所述触发器锁存的数据作为所述延迟时间信息。

13.根据权利要求12所述的半导体集成电路器件，其中所述控制电路基于所述N个触发器当中正确地锁存被输入至所述N个触发器的第一级触发器的数据的触发器的数目来确定电源电压的变化速率。

14.根据权利要求13所述的半导体集成电路器件，其中所述控制电路确定电源电压的变化速率使得电源电压的变化速率与正确地锁存数据的触发器的数目成比例。

15.根据权利要求1所述的半导体集成电路器件，进一步包括基准速度监控器电路，所述基准速度监控器电路监控所述目标电路所要求的基准速度与所述目标电路的操作速度之间的关系，其中所述控制电路基于由所述基准速度监控器电路监控的结果控制电源电压使得所述目标电路的操作速度不低于基准速度并且不比基准速度高出一裕量。

16.根据权利要求15所述的半导体集成电路器件，其中当所述目标电路的操作速度低于基准速度时所述控制电路确定增加电源电压，当操作速度比基准速度高出所述裕量时确定减少电源电压，并且当操作速度不低于基准速度并且不比基准速度高出所述裕量时确定保持电源电压。

17.根据权利要求15或者16所述的半导体集成电路器件，其中，所述基准速度监控器电路包括复制，所述复制以与所述目标电路中的关键路径的延迟时间相对应的时间延迟来传输信号；延迟电路，所述延迟电路被串行地连接至所述复制；第一触发器，所述第一触发器锁存来自于将所述复制和所述延迟电路连接在一起的节点的数据；第二触发器，所述第二触发器锁存来自于所述延迟电路的输出节点的数据，在从数据被输入至所述复制以后流逝了与基准速度相对应的时间长度之后在所述第一和第二触发器中锁存数据，并且输出被锁存在所述第一和第二触发器中的数据作为监控基准速度和操作速度的结果。

18.根据权利要求17所述的半导体集成电路器件，其中所述控制电路当被锁存在所述第一触发器中的数据与被输出至所述复制的数据不一致时确定增加电源电压，当被锁存在所述第一触发器中的数据与被输出至所述复制的数据一致并且被锁存在所述第二触发器中的数据与被输出至所述复制的数据不一致时确定保持电源电压，并且当被锁存在所述第一和第二触发器中的数据与被输出至所述复制的数据一致时确定减少电源电压。

19.根据权利要求1所述的半导体集成电路器件，其中所述控制电路基于所述目标电路所要求的基准操作速度与所述目标电路的操作速度之间的差确定在增加或者减少由所述电压馈送电路馈送的电源电压时电源电压的变化速率。

20.根据权利要求19所述的半导体集成电路器件，进一步包括速度监控器，所述速度监控器监控所述目标电路中的信号传输路径的延迟时间，以输出与信号传输路径的延迟时间相对应的速度信息，并且所述控制电路基于速度信息确定电源电压的变化速率。

21.根据权利要求20所述的半导体集成电路器件，其中所述速度监控器：包括串行连接的N个延迟元件，其中N是不小于2的整数，所述N个延迟元件包括具有等效于所述目标电路中的关键路径的延迟时间的总延迟时间的C个延迟元件，其中C＜N；和N个触发器，所述N个触发器分别锁存来自于所述延迟元件的输出节点的数据；在从数据被输入至所述N个延迟元件中的第一级延迟元件以后流逝了与所述目标电路所要求的操作速度相对应的时间长度之后执行在所述触发器中的数据锁存；并且输出被锁存在所述触发器中的数据作为所述速度信息。

22.根据权利要求21所述的半导体集成电路器件，其中假定D是所述N个触发器当中正确地锁存被输出至所述延迟元件中的第一级延迟元件的数据的触发器的数目，如果保持D＜C，那么所述控制电路以与C-D相对应的变化速率增加电源电压。

23.根据权利要求21所述的半导体集成电路器件，其中假定D是所述N个触发器当中正确地锁存被输出至所述延迟元件中的第一级延迟元件的数据的触发器的数目，如果保持C＜D＜C+M，那么所述控制电路保持电源电压。

24.根据权利要求21所述的半导体集成电路器件，其中假定D是所述N个触发器当中正确地锁存被输出至所述延迟元件中的第一级延迟元件的数据的触发器的数目，如果保持D＞C+M，那么所述控制电路以与D-(C+M)相对应的变化速率减少电源电压，假设M是特定的正整数。

Images