CN101615597B - 非易失存储器及其制造方法 - Google Patents
非易失存储器及其制造方法 Download PDFInfo
- Publication number
- CN101615597B CN101615597B CN2009101396876A CN200910139687A CN101615597B CN 101615597 B CN101615597 B CN 101615597B CN 2009101396876 A CN2009101396876 A CN 2009101396876A CN 200910139687 A CN200910139687 A CN 200910139687A CN 101615597 B CN101615597 B CN 101615597B
- Authority
- CN
- China
- Prior art keywords
- separator
- gate pattern
- pattern
- patterns
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 59
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000015654 memory Effects 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 110
- 239000011435 rock Substances 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 17
- 230000005641 tunneling Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000008569 process Effects 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 2
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 2
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101150013423 dsl-1 gene Proteins 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 210000001503 joint Anatomy 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 101150064834 ssl1 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 208000012978 nondisjunction Diseases 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
Abstract
本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。
Description
本申请是申请日为2006年7月20日、申请号为No.200610106184.5、发明名称为“非易失存储器及其制造方法”专利申请的分案申请。
技术领域
本发明涉及一种半导体装置及其制造方法，且更具体而言，涉及一种具有三晶体管存储单元的非易失存储器及其制造方法。
背景技术
半导体存储器可以分类为例如易失存储器或非易失存储器。易失存储器当它们的电源中断时可能丢失它们的存储数据，而非易失存储器即使当它们的电源中断时也可以保留它们的存储数据。因此，非易失存储器已经广泛地用在例如智能卡的存储卡和例如手机的移动通讯系统中。
非易失存储器可以分类为例如“与非”(NAND)型闪存器或“或非”(NOR)型闪存器。与NAND型闪存器相比，NOR型闪存器可以具有相对大的感测容度。此外，NOR型闪存器的单位单元可以仅由一个单元晶体管构成。然而，可能存在与NOR型闪存器相关的某些困难。例如，当NOR型闪存器的任何一个存储单元被过度擦除且与该过度擦除的单元共享一个位线的相邻单元具有编程状态时，可能难以选择性地读出存储在该编程单元中的数据。这是因为虽然该编程单元在读取模式中被选择，但不期望的漏电流可能流过该过度擦除的单元和与其连接的位线。
为了解决上述过度擦除的困难，在NOR型闪存器中已经采用双晶体管存储单元，包括彼此串连的一个单元晶体管和一个选择晶体管。该双晶体管存储单元可以使用沟道热电子(CHE)注入现象来编程。然而，上述NOR型闪存器可能仍需要大的编程电流，且因此可能也具有高功耗。
因此，已经提出三晶体管存储单元来克服上述单个晶体管存储单元和双晶体管存储单元的困难(例如过度擦除和高功耗)。三晶体管存储单元已经广泛用在智能卡的闪存器中，其可以选择性地擦除由分别连接到8个相邻位线的8个存储单元构成的单个字节。
在Arai等人题为“Semiconductor Device and Method of Fabricating theSame”的美国专利第6,680,230号中公开了三晶体管存储单元的例子。根据Arai等人的上述文献，三晶体管存储单元包括两个选择晶体管和形成在该选择晶体管之间的一个单元晶体管，且该选择晶体管和单元晶体管的栅极图案使用常规的光刻和蚀刻工艺形成。因此，选择栅极图案和单元栅极图案之间的距离可以由光刻工艺的分辨率极限来控制。结果，可能存在对于减小三晶体存储单元所占据面积的限制。换言之，可能存在对于提高采用三晶体管存储单元的闪存器集成密度的限制。
此外，根据Arai等人的上述文献，选择栅极图案具有与单元栅极图案相同的堆叠栅极结构。换言之，每个单元栅极图案包括依次堆叠的浮置栅极和字线(或控制栅电极)，且每个选择栅极图案包括主栅电极(或选择线)和虚拟栅电极，它们分别相应于浮置栅极和字线。因此，可能需要对接(butting)接触技术来将主栅电极电连接到虚拟栅电极，而且也可能需要用于对接接触的额外面积。
因此，需要具有与常规非易失存储器相比集成密度提高的非易失存储器及其形成方法。
发明内容
根据本发明的示范性实施例，提供了一种非易失存储单元。该非易失存储单元包括设置在半导体衬底中并彼此分隔开的源区和漏区、设置在位于源区和漏区之间的半导体衬底上方的源极选择线和漏极选择线。该源极选择线和漏极选择线设置得分别与源区和漏区相邻。该非易失存储单元还包括设置在位于源极选择线和漏极选择线之间的半导体衬底上方的单元栅极图案、设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中的第一浮置杂质区、和设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中的第二浮置杂质区。单元栅极图案与选择线之间的距离可以小于选择线的宽度。
在本发明的一些示范性实施例中，单元栅极图案可以包括依次堆叠的浮置栅极、栅极间绝缘层和字线图案，且每个选择线可以是单导电层。该字线图案可以包括依次堆叠的字线和盖层图案。在此情形，浮置栅极可以与字线和盖层图案自对准，因此具有与字线和盖层图案基本相同的宽度。或者，字线图案可以包括依次堆叠的字线和盖层图案以及覆盖该字线和盖层图案的侧壁的字线分隔件。在此情形，浮置栅极可以与字线分隔件自对准，因此具有比字线和盖层图案宽度更大的宽度。
在另一示范性实施例中，非易失存储单元还可以包括覆盖选择线侧壁和单元栅极图案侧壁的主分隔件。该主分隔件可以包括填充选择线和单元栅极图案之间的间隙区的第一主分隔件和与源区和漏区相邻设置的第二主分隔件。源区可以包括设置在位于源极选择线侧壁上的第二主分隔件下面的轻掺杂源区和接触该轻掺杂源区的重掺杂源区。漏区可以包括设置在位于所述漏极选择线侧壁上的第二主分隔件下面的轻掺杂漏区和接触该轻掺杂漏区的重掺杂漏区。第一和第二浮置杂质区具有基本上与轻掺杂源区和漏区相同的杂质浓度。侧壁盖层可以夹置于浮置栅极和第一主分隔件之间以及选择线和第二主分隔件之间。
在另一该示范性实施例中，第一硬掩模图案和第二硬掩模图案可以分别设置在源极选择线和漏极选择线上。
在另一示范性实施例中，层间绝缘层可以设置在具有单元栅极图案和选择线的衬底上，且位线可以设置在所述层间绝缘层上。该位线可以电连接到漏区，并设置得横跨所述单元栅极图案和选择线。
在另一示范性实施例中，隧穿绝缘层可以设置在单元栅极图案和半导体衬底之间。而且栅极绝缘层可以设置在选择线与半导体衬底之间。该隧穿绝缘层和栅极绝缘层可以由相同材料层构成。
在根据本发明的示范性实施例中，提供了一种非易失存储单元的制造方法。该方法包括：在半导体衬底上形成初级栅极图案；形成在所述初级栅极图案上堆叠的栅极间绝缘层和字线图案；在所述字线图案的两侧壁上形成第一牺牲分隔件；使用所述第一牺牲分隔件和字线图案作为蚀刻掩模蚀刻所述初级栅极图案，以形成栅极图案；除去所述第一牺牲分隔件；在所述栅极图案的两端上分别形成第一和第二硬掩模图案。第一和第二硬掩模图案基本上平行于所述字线图案形成。该方法还包括使用所述字线图案和硬掩模图案作为掩模蚀刻栅极图案，以分别形成字线图案下面的浮置栅极、源极选择线和漏极选择线、以及第一硬掩模图案和第二硬掩模图案。浮置栅极、栅极间绝缘层图案和字线图案构成单元栅极图案。
根据本发明的另一示范性实施例，提供了一种制造非易失存储器的方法。该方法包括在半导体衬底的预定区域中形成隔离层，以界定多个平行有源区；在该有源区上形成隧穿绝缘层；在具有隧穿绝缘层的衬底上形成栅极导电层；构图该栅极导电层以形成具有开口的初级栅极图案，该开口暴露有源区之间的隔离层的预定区域；和形成堆叠在具有初级栅极图案的衬底上的栅极间绝缘层图案和字线。该字线图案横跨有源区和开口形成。该方法还包括在字线图案的两侧壁上形成第一牺牲分隔件，其中第一牺牲分隔件形成为覆盖存在于字线图案两侧的开口；使用第一牺牲分隔件和字线图案作为掩模蚀刻初级栅极图案以形成栅极图案；除去第一牺牲分隔件；在栅极图案两端上分别形成第一和第二硬掩模图案，第一和第二硬掩模图案形成为基本平行于字线图案；和使用字线图案和第一和第二硬掩模图案作为蚀刻掩模蚀刻栅极图案，因此形成交叠字线图案下面的有源区的多个浮置栅极，且交叉有源区的源极选择线和漏极选择线分别形成在第一和第二硬掩模图案下面。该浮置栅极、栅极件绝缘层图案和字线图案构成单元栅极图案。
附图说明
通过结合附图的下列描述中，可以更详细地理解本发明的示范性实施例，在附图中：
图1是示出在根据本发明的示范性实施例的非易失存储器中采用的部分单元阵列区的等效电路图；
图2是示出图1所示的单元阵列区的成对存储单元的平面图；
图3A、4A、5A、6A、7A、8A、9A和10A是沿图2的线I-I’所取的剖面图，以示出根据本发明的示范性实施例的非易失存储器的存储单元及其制造方法；
图3B、4B、5B、6B、7B、8B、9B和10B是沿图2的线II-II’所取的剖面图，以示出根据本发明实施例的非易失存储器的存储单元及其制造方法。
具体实施方式
下面将参考示出了本发明实施例的附图更充分地描述本发明。然而，本发明可以实施为各种形式，而不应该理解为限于此处提出的示范性实施例。说明书通篇相同的参考标号用于指代相同元件。
图1是示出根据本发明的示范性实施例的非易失存储器的部分单元阵列区的等效电路图。
参考图1，构成2字节即第一和第二字节BT1和BT2的十六个单元沿行和列排列。构成第一字节BT1的八个单元沿第一行排列，且构成第二字节BT2的另外八个单元沿第二行排列。
每个单元由三个晶体管构成。例如，每个单元包括彼此串连的漏极选择晶体管DST、单元晶体管CT和源极选择晶体管SST。每个漏极选择晶体管DST和源极选择晶体管SST可以包括单个栅电极，且每个单元晶体管CT可以包括依次堆叠的浮置栅极和控制栅电极。
第一字节BT1的漏极选择晶体管DST的栅电极电连接到第一漏极选择线DSL1，且第一字节BT1的源极选择晶体管SST的栅电极电连接到第一源极选择线SSL1。而且，第一字节BT1的单元晶体管CT的控制栅电极电连接到第一字线WL1。此外，第二字节BT2的漏极选择晶体管DST的栅电极电连接到第二漏极选择线DSL2，且第二字节BT2的源极选择晶体管SST的栅电极电连接到第二源极选择线SSL2。而且，第二字节BT2的单元晶体管CT的控制栅电极电连接到第二字线WL2。
第一和第二字节BT1和BT2的源极选择晶体管SST的源区电连接到公共源极线CSL。此外，第一字节BT1的第一到第八漏极选择晶体管DST的漏区分别电连接到第一到第八位线BL1、BL2…BL8。此外，第二字节BT2的第一到第八漏极选择晶体管DST的漏区分别电连接到第一到第八位线BL1、BL2…和BL8。
构成第一和第二字节BT1和BT2的源极选择晶体管SST、漏极选择晶体管DST和单元晶体管CT可以设置在单一P阱PPW中。
通常，图1所示的单元可以排列为具有与NOR型闪存单元相同的结构。然而，此示范性实施例1的单元由与NAND型闪存单元相同的机制操作，如下面所述。
在图1所示的单元晶体管CT设计为使用约18V的编程电压的情况，图1中的任何一个单元可以使用下面表1所述的偏压条件来选择性地编程。
例如，为了在图1所示的第一字节BT1的单元中选择性地编程连接到第一位线BL1的单元S，约10V、约0V、约-8V和约-8V的电压分别施加到连接到选择的单元S的第一字线WL1、第一漏极选择线DSL1、第一源极选择线SSL1和第一位线BL1。此外，约0V、约0V、约-8V和电源电压Vcc分别施加到第二字线WL2、第二漏极选择线DSL2、第二源极选择线SSL2和第二到第八位线BL2、BL3…和BL8。而且，约-8V的电压施加到P阱PPW，且公共源极线CSL可以浮置。在此情形，所有漏极选择晶体管DST被导通，且所有源极选择晶体管SST被截止。因此，约18V的高电压施加在选择的单元S的单元晶体管CT的控制栅电极和沟道区之间。结果，选择的单元S通过福勒-诺德汉(Fowler-Nordheim，F-N)隧穿现象编程。
[表1]
当编程所选择的单元S时，分别连接到第二到第八位线BL2、BL3…和BL8的第一字节BT1的非选择的单元A可以不被编程。这是因为编程禁止电压(例如电源电压Vcc)施加到第二到第八单元A的单元晶体管CT的沟道区。
连接到第一位线BL1的第二字节BT2的非选择单元B在选择单元S的编程过程中也可以不被编程。这是因为虽然约-8V的电压施加到非选择单元B的单元晶体管CT的沟道区，但约0V的电压施加到连接到非选择单元B的第二字线WL2。
同时，图1所示的第一和第二字节BT1和BT2的任何一个可以被选择性地擦除。例如，为了选择性地擦除第一字节BT1，约-8V的电压和约0V的接地电压可以分别施加到第一和第二字线WL1和WL2，且约10V的电压可以施加到P阱PPW。在此情形，约18V的擦除电压可以施加在第一字节BT1的所有单元晶体管CT的控制栅电极与沟道区之间，约10V的低电压可以施加在第二字节BT2的所有单元晶体管CT的控制栅电极与沟道区之间。结果，仅第一字节BT1的单元晶体管CT可以被选择性地擦除。
存储在图1的单元中的数据可以使用与典型的NOR型闪存器的读取模式相同的方式读出。因此，图1中所示的单元的读取操作将不在此处描述。
图2是示出根据本发明的示范性实施例的采用三晶体管存储单元的非易失存储器的部分单元阵列区的平面图。图3A、4A、5A、6A、7A、8A、9A和10A是沿图2的线I-I’所取的剖面图，以示出根据本发明的示范性实施例的三晶体管存储单元及其制造方法，图3B、4B、5B、6B、7B、8B、9B和10B是沿图2的线II-II’所取的剖面图，以示出根据本发明实施例的非易失存储器的存储单元及其制造方法。
参考图2、3A和3B，N型杂质离子注入到例如硅衬底的半导体衬底1的预定区中，因此形成N阱3。P型杂质离子注入到N阱3中以形成阱区(pocket)P阱5。在形成阱区P阱5的过程中，与阱区P阱5分隔开的其它阱区P阱可以形成在N阱3中。阱区P阱5可以形成来为仅连接到图1的第一到第八位线BL1、BL2…和BL8的单元提供体区(bulk region)。
隔离层7采用例如浅沟槽隔离(STI)技术的常规隔离技术形成在阱区P阱5的预定区中，以界定有源区。该有源区可以包括多个第一平行有源区7a和与第一平行有源区7a交叉的第二有源区(图2的7s)。隧穿绝缘层9形成在有源区7a和7s上，且栅极导电层11形成在具有隧穿绝缘层9的衬底上。隧穿绝缘层9可以由例如热氧化层形成，且栅极导电层11可以由例如掺杂多晶硅层形成。
参考图2、4A和4B，栅极导电层11被构图以形成具有开口(图2的11s)的初级栅极图案11a，该开口暴露第一有源区7a之间的隔离层7的预定区域。栅极间绝缘层、控制栅极导电层和盖层依次形成在具有初级栅极图案11a的衬底1上。栅极间绝缘层可以由例如氧化物-氮化物-氧化物(ONO)层的介电层形成，控制栅极导电层可以由例如掺杂多晶硅层的单一导电层或多晶硅层和金属硅化物层的堆叠导电层形成。而且，盖层可以通过依次堆叠主盖层和牺牲盖层而形成。主盖层可以由相对于初级栅极图案具有蚀刻选择性的绝缘材料形成，且牺牲盖层可以由相对于主盖层具有蚀刻选择性的绝缘材料形成。例如，主盖层可以由氧化硅层形成，且牺牲盖层可以由氮化硅层形成。
栅极间绝缘层、控制栅极导电层和盖层依次构图以形成依次堆叠的栅极间绝缘层图案13、字线WL和盖层图案20。栅极间绝缘层图案13、字线WL和盖层图案20形成为横跨第一有源区7a和第一有源区7a之间的开口11s。在此情形，栅极间绝缘层图案13、字线WL和盖层图案20优选对准以暴露每个开口11s的两端。即，字线WL可以形成为宽度小于开口11s的宽度，如图2所示。盖层图案20可以包括依次堆叠的主盖层图案17和牺牲盖层图案19。
参考图2、5A和5B，字线分隔件21可以形成在栅极间绝缘层图案13、字线WL、主盖层图案17和牺牲盖层图案19的侧壁上。该字线分隔件21可以由例如氧化硅层形成。字线WL、主盖层图案17、牺牲盖层图案19和字线分隔件21构成字线图案。形成字线分隔件21的工艺可以省略。在此情形，字线图案可以仅由字线WL、主盖层图案17和牺牲盖层图案19构成。
第一牺牲分隔件23形成在字线图案的侧壁上。第一牺牲分隔件23可以由相对于字线分隔件21和初级栅极图案11a具有蚀刻选择性的材料层形成。例如，第一牺牲分隔件23可以由氮化硅层形成。在形成第一牺牲分隔件23期间，牺牲盖层图案19可以被除去。
初级栅极图案11a可以使用字线图案和第一牺牲分隔件23作为蚀刻掩模进行蚀刻。结果，栅极图案11b形成在字线图案和第一牺牲分隔件23下面。在此情形，优选第一牺牲分隔件23形成为具有足够的宽度以完全覆盖暴露于字线图案两侧的开口11s。这用于防止栅极图案11b被开口11s分割。
参考图2、6A和6B，第一牺牲分隔件23可以被除去。在除去第一牺牲分隔件23的过程中，牺牲盖层图案19也可以被除去以暴露主盖层图案17。第二牺牲分隔件层形成在除去了第一牺牲分隔件23的衬底上，且随后第二牺牲分隔件层被各向异性蚀刻从而在字线图案的侧壁上形成第二牺牲分隔件25a。在此情形，第二牺牲分隔件25b也可以形成在栅极图案11b的侧壁上。第二牺牲分隔件层可以由抗氧化材料层形成，例如氮化硅层。
第二牺牲分隔件25a的宽度S形成为小于图5A所示的第一牺牲分隔件23的宽度。此外，第二牺牲分隔件25a的宽度S可以根据第二牺牲分隔件层的沉积厚度而变化。因此，如果第二牺牲分隔件层的沉积厚度降低，则第二牺牲分隔件25a的宽度S可以被控制得小于光刻工艺的分辨率极限。
参考图2、7A和7B，具有第二牺牲分隔件25a和25b的衬底被热氧化以在该栅极图案11b的暴露边缘上形成第一和第二硬掩模图案27a和27b(例如热氧化层)。第一和第二硬掩模图案27a和27b形成为基本平行于字线图案，例如字线WL。然后第二牺牲分隔件25a被选择性地除去，以暴露字线图案与硬掩模图案27a和27b之间的栅极图案11b的顶表面。在除去第二牺牲分隔件25a的过程中，第二牺牲分隔件25b也可以被除去以暴露栅极图案11b的侧壁。栅极图案11b的暴露的顶表面具有与第二牺牲分隔件25a的宽度S相同的宽度。
参考图2，8A和8B，使用硬掩模图案27a和27b以及字线图案作为蚀刻掩模来蚀刻栅极图案11b。结果，交叠第一有源区7a并彼此分隔开的多个浮置栅极FG形成在字线图案下面。此外，源极选择线SSL和漏极选择线DSL分别形成在第一和第二硬掩模图案27a和27b下面。源极选择线SSL和漏极选择线DSL形成为横跨第一有源区7a和第一有源区7a之间的隔离层7，如图2所示。字线图案和在字线图案下面的浮置栅极FG构成单元栅极图案。
当字线分隔件21形成时，浮置栅极FG的两侧壁与字线分隔件21的外部侧壁自对准。在此情形，每个浮置栅极FG的宽度等于字线WL的宽度和成对的字线分隔件21的宽度之和。或者，当省略形成字线分隔件21的工艺时，浮置栅极FG与字线WL自对准以具有与字线WL相同的宽度。
浮置栅极FG与选择线SSL和DSL之间的距离等于第二牺牲分隔件(图6的25a)的宽度S。即，根据本发明的示范性实施例，浮置栅极FG与选择线SSL和DSL之间的距离S可以小于光刻工艺的分辨率极限。即，非易失存储器的集成度可以提高。此外，根据本发明的示范性实施例，每个选择线SSL和DSL仅由单一栅电极构成，如图8A所示。因此，与常规技术不同，不需要形成非易失存储器接触的对接接触。因此，与常规技术的非易失存储器相比，由本发明的示范性实施例，非易失存储器的集成密度可以提高。
使用单元栅极图案和选择线SSL和DSL作为离子注入掩模将N型杂质离子注入到第一和第二有源区7a和7s中，因此在与源极选择线SSL相邻的第二有源区7s中形成轻掺杂源区29s，并在与漏极选择线DSL相邻并与浮置栅极FG相对设置的第一有源区7a中形成轻掺杂漏区29b。在形成轻掺杂源区29s和轻掺杂漏区29b的过程中，第一浮置杂质区29f’可以形成在单元栅极图案和源极选择线SSL之间的第一有源区7a中，且第二浮置杂质区29f”可以形成在单元栅极图案和漏极选择线DSL之间的第一有源区7a中。在此情形，轻掺杂源区29s和轻掺杂漏区29b可以形成为具有与浮置杂质区29f’和29f”相同的杂质浓度。
参考图2、9A和9B，侧壁盖层31可以形成在浮置栅极FG的侧壁上和选择线SSL和DSL的侧壁上。侧壁盖层31可以形成为修补在形成浮置栅极FG和选择线SSL及DSL的过程中施加到半导体衬底1的蚀刻损伤。侧壁盖层31可以由例如热氧化物层形成。侧壁盖层31可以在形成轻掺杂源区29s和轻掺杂漏区29b以及浮置杂质区29f’和29f”之前或之后形成。
主分隔件层形成在具有轻掺杂源区29s和轻掺杂漏区29b以及浮置杂质区29f’和29f”的衬底上。主分隔件层可以由例如氧化硅层或氮化硅层形成。主分隔件层被各向异性蚀刻从而形成覆盖单元栅极图案的侧壁和选择线SSL和DSL的侧壁的主分隔件。主分隔件可以包括填充单元栅极图案与选择线SSL和DSL之间的间隙区的第一主分隔件33a和与轻掺杂源区29s和轻掺杂漏区29b相邻的第二主分隔件33b。
当主分隔件33a和33b以及隧穿绝缘层9由氧化硅层形成时，字线WL、选择线SSL和DSL、和轻掺杂源区29s和轻掺杂漏区29b的顶表面可以在形成分隔件33a和33b之后暴露。然而，即使主分隔件33a和33b以及隧穿绝缘层9分别由氮化硅层和氧化硅层形成，轻掺杂源区29s和轻掺杂漏区29b的顶表面可能因为形成主分隔件33a和33b过程中的过度蚀刻而被暴露。
接着，使用字线图案、选择线SSL和主分隔件33a和33b作为蚀刻掩模将N型杂质离子注入第一和第二有源区7a和7s，因此形成与源极选择线SSL相邻的重掺杂源区35s以及与漏极选择线DSL相邻的重掺杂漏区35b。重掺杂的源区35s和重掺杂的漏区35b可以形成为比轻掺杂元件29s和轻掺杂漏区29b具有更高的杂质浓度和更大的结深度。在此情形，轻掺杂源区29s和轻掺杂漏区29b可以保留在第二主分隔件33b下面，如图9A所示。轻掺杂源区29s和重掺杂源区35s构成公共源极线CSL，且轻掺杂漏区29b和重掺杂漏区35b构成漏区36b。
因此，单元栅极图案和第一及第二浮置杂质区29f’和29f”构成单元晶体管(图1的CT)，且源极选择线SSL、公共源极线CSL和第一浮置杂质区29f’构成源极选择晶体管(图1的SST)。而且，漏极选择线DSL、漏区36b和第二浮置杂质区29”构成漏极选择晶体管(图1的DST)。因此，位于选择线SSL和DSL与阱区P阱5之间的隧穿绝缘层9相应于选择晶体管SST和DST的栅极绝缘层。在本发明的示范性实施例中，单元晶体管CT的隧穿绝缘层9可以由与选择晶体管SST和DST的栅极绝缘层相同的材料层构成。
此外，当硬掩模图案27a和27b以及隧穿绝缘层9由厚度小于主盖层17的氧化硅形成时，硬掩模图案27a和27b和隧穿绝缘层9可以被蚀刻以选择性地暴露选择线SSL和DSL以及重掺杂的源区35s和重掺杂的漏区35b。在此情形，金属硅化物层可以选择性地形成在选择线SSL和DSL以及重掺杂源区35s和重掺杂漏区35b上。
接着，层间绝缘层37形成在具有公共源极线CSL和漏区36b的衬底上。层件绝缘层37和隧穿绝缘层9被构图以形成位线接触孔39从而暴露漏区36b。
参考图2、10A和10B，位线接触栓41形成在位线接触孔39中，且例如金属层的位线导电层形成在具有位线接触栓41的衬底上。位线导电层被构图以形成接触位线接触栓41的多个位线BL1和BL2。该位线BL1和BL2形成为横跨字线WL和选择线SSL和DSL。
根据上述本发明的示范性实施例，单元栅极图案和选择线之间的距离可以通过第二牺牲间隔件的宽度来控制。因此，当控制用于形成第二牺牲分隔件的分隔件层的厚度时，单元栅极图案和选择线之间的距离可以小于光刻工艺的分辨率极限。结果，采用三晶体管存储单元的非易失存储器的集成密度可以提高。
此外，虽然单元栅极图案形成为具有依次堆叠的浮置栅极和字线，但每个选择线形成为具有由单个导电层构成的栅电极。因此，在根据本发明的示范性实施例的三晶体管存储单元制造中，不需要对接接触技术。因此，与常规非易失存储器相比，采用根据本发明示范性实施例的三晶体管存储单元的非易失存储器可以具有提高的集成密度。
已经描述了本发明的示范性实施例，还应该注意，对本领域的技术人员显然的是，可以不脱离由权利要求所限定的本发明的精神和范畴的情况下进行各种改进。
Claims (28)
1.一种非易失存储单元的制造方法，包括：
在半导体衬底上形成初级栅极图案；
形成堆叠在所述初级栅极图案上的栅极间绝缘层和字线图案；
在所述字线图案的两侧壁上形成第一牺牲分隔件；
使用所述第一牺牲分隔件和字线图案作为蚀刻掩模蚀刻所述初级栅极图案，以形成栅极图案；
除去所述第一牺牲分隔件；
在所述栅极图案的两端上分别形成第一和第二硬掩模图案，所述第一和第二硬掩模图案平行于所述字线图案形成；
分别暴露所述栅极图案的在所述第一硬掩模图案与所述字线图案之间以及在所述第二硬掩模图案与所述字线图案之间的部分的顶表面；和
使用所述字线图案和所述第一和第二硬掩模图案作为掩模蚀刻所述栅极图案，以分别形成字线图案下方的浮置栅极以及第一硬掩模图案和第二硬掩模图案下方的源极选择线和漏极选择线，
其中所述浮置栅极、栅极间绝缘层图案和字线图案构成单元栅极图案，
其中形成所述第一硬掩模图案和所述第二硬掩模图案包括：
在除去所述第一牺牲分隔件之后，在所述字线图案的侧壁上和所述栅极图案的侧壁上形成第二牺牲分隔件，所述第二牺牲分隔件形成为宽度小于所述第一牺牲分隔件的宽度；以及
除去所述第二牺牲分隔件。
2.根据权利要求1所述的方法，还包括在形成所述初级栅极图案之前在所述半导体衬底上形成隧穿绝缘层。
3.根据权利要求1所述的方法，其中所述初级栅极图案由多晶硅层形成。
4.根据权利要求1所述的方法，其中形成所述栅极间绝缘层图案和字线图案包括：
在具有初级栅极图案的衬底上形成栅极间绝缘层、控制栅极导电层和盖层；和
构图所述盖层、控制栅极导电层和栅极间绝缘层以形成栅极间绝缘层图案、字线和盖层图案。
5.根据权利要求4所述的方法，还包括在所述字线侧壁上和盖层图案侧壁上形成字线分隔件。
6.根据权利要求4所述的方法，其中所述盖层通过堆叠主盖层和牺牲盖层而形成。
7.根据权利要求6所述的方法，其中所述主盖层由相对于初级栅极图案具有蚀刻选择性的绝缘层形成，且所述牺牲盖层由相对于主盖层具有蚀刻选择性的绝缘层形成。
8.根据权利要求1所述的方法，其中所述第一牺牲分隔件由氮化硅层形成。
9.根据权利要求1所述的方法，其中形成所述第一和第二硬掩模图案包括：
在除去第一牺牲分隔件之后在所述字线图案侧壁上和栅极图案侧壁上形成第二牺牲分隔件，所述第二牺牲分隔件形成为宽度小于第一牺牲分隔件的宽度以暴露所述栅极图案两端的顶表面；
热氧化具有第二牺牲分隔件的衬底以在所述栅极图案的暴露末端上形成热氧化层；和
除去所述第二牺牲分隔件。
10.根据权利要求9所述的方法，其中所述第二牺牲分隔件由抗氧化材料层形成。
11.根据权利要求10所述的方法，其中所述抗氧化材料层是氮化硅层。
12.根据权利要求1所述的方法，还包括在所述半导体衬底中形成杂质区，
其中所述杂质区形成为具有位于单元栅极图案和选择线之间的半导体衬底中的浮置杂质区和分别与所述源极选择线和漏极选择线相邻的源区和漏区。
13.根据权利要求1所述的方法，还包括使用所述单元栅极图案和选择线作为离子注入掩模注入杂质离子到所述半导体衬底中，从而在所述单元栅极图案和选择线之间的间隙区下面形成浮置杂质区，以及分别与所述源极选择线和漏极选择线相邻的轻掺杂源区和轻掺杂漏区。
14.根据权利要求13所述的方法，还包括：
形成主分隔件以覆盖所述选择线的侧壁和所述单元栅极图案的侧壁，所述主分隔件形成为包括填充所述单元栅极图案和选择线之间的间隙区的第一主分隔件和分别与所述轻掺杂源区和轻掺杂漏区相邻形成的第二主分隔件；和
使用所述单元栅极图案、选择线和主分隔件作为离子注入掩模来注入杂质离子到半导体衬底中以形成重掺杂源区和重掺杂漏区。
15.根据权利要求14所述的方法，还包括在形成所述主分隔件之前在所述浮置栅极侧壁和选择线侧壁上形成侧壁盖层。
16.根据权利要求15所述的方法，其中所述侧壁盖层由热氧化层形成。
17.根据权利要求12所述的方法，还包括：
在具有所述杂质区的衬底上形成层间绝缘层；和
在所述层间绝缘层上形成位线，
其中所述位线通过穿过层间绝缘层的位线接触孔连接到所述漏区。
18.一种非易失存储器的制造方法，包括：
在半导体衬底的预定区域中形成隔离层，以界定多个平行有源区；
在所述有源区上形成隧穿绝缘层；
在具有所述隧穿绝缘层的衬底上形成栅极导电层；
构图所述栅极导电层以形成具有开口的初级栅极图案，所述开口暴露有源区之间的隔离层的预定区域；
形成堆叠在具有初级栅极图案的衬底上的栅极间绝缘层图案和字线，所述字线图案横跨所述有源区和开口形成；
在所述字线图案的两侧壁上形成第一牺牲分隔件，所述第一牺牲分隔件形成来覆盖存在于所述字线图案两侧的开口；
使用所述第一牺牲分隔件和字线图案作为掩模蚀刻所述初级栅极图案以形成栅极图案；
除去所述第一牺牲分隔件；
在所述栅极图案的两端上分别形成第一和第二硬掩模图案，所述第一和第二硬掩模图案形成为平行于所述字线图案；
分别暴露所述栅极图案的在所述第一硬掩模图案与所述字线图案之间以及在所述第二硬掩模图案与所述字线图案之间的部分的顶表面；和
使用所述字线图案和所述第一和第二硬掩模图案作为蚀刻掩模蚀刻所述栅极图案，因此在所述字线图案下面形成交叠所述有源区的多个浮置栅极，且在所述第一和第二硬掩模图案下面分别形成横跨所述有源区的源极选择线和漏极选择线；
其中所述浮置栅极、栅极间绝缘层图案和字线图案构成单元栅极图案，
其中形成所述第一硬掩模图案和所述第二硬掩模图案包括：
在除去所述第一牺牲分隔件之后，在所述字线图案的侧壁上和所述栅极图案的侧壁上形成第二牺牲分隔件，所述第二牺牲分隔件形成为宽度小于所述第一牺牲分隔件的宽度；以及
除去所述第二牺牲分隔件。
19.根据权利要求18所述的方法，其中所述栅极导电层由多晶硅层形成。
20.根据权利要求18所述的方法，其中形成所述栅极间绝缘层图案和字线图案包括：
在具有所述初级栅极图案的衬底上形成栅极间绝缘层、控制栅极导电层和盖层；和
构图所述盖层、控制栅极导电层和栅极间绝缘层以形成栅极间绝缘层图案、字线和盖层图案。
21.根据权利要求20所述的方法，还包括在所述字线和盖层图案的侧壁上形成字线分隔件。
22.根据权利要求20所述的方法，其中所述盖层通过堆叠所述主盖层和牺牲盖层而形成。
23.根据权利要求22所述的方法，其中所述主盖层由相对于所述初级栅极图案具有蚀刻选择性的绝缘层形成，且所述牺牲盖层由相对于所述主盖层具有蚀刻选择性的绝缘层形成。
24.根据权利要求18所述的方法，其中所述第一牺牲分隔件由氮化硅层形成。
25.根据权利要求18所述的方法，其中形成所述第一和第二硬掩模图案包括：
在除去所述第一牺牲分隔件之后，在所述字线图案的侧壁和栅极图案的侧壁上形成第二牺牲分隔件，所述第二牺牲分隔件形成为宽度小于所述第一牺牲分隔件的宽度，因此暴露所述栅极图案的两末端的顶表面；
热氧化具有所述第二牺牲分隔件的衬底，以在所述栅极图案的暴露末端上形成热氧化层；和
除去所述第二牺牲分隔件。
26.根据权利要求25所述的方法，其中所述第二牺牲分隔件由抗氧化材料层形成。
27.根据权利要求18所述的方法，还包括在所述半导体衬底中形成杂质区，
其中所述杂质区形成为包括在位于所述单元栅极图案和选择线之间的半导体衬底中的浮置杂质区和分别与源极选择线和漏极选择线相邻的源区和漏区。
28.根据权利要求27所述的方法，还包括：
在具有所述杂质区的衬底上形成层间绝缘层；和
在所述层间绝缘层上形成位线，
其中所述位线通过穿过所述层间绝缘层的位线接触孔电连接到所述漏区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR65914/05 | 2005-07-20 | ||
| KR1020050065914A KR100678479B1 (ko) | 2005-07-20 | 2005-07-20 | 3-트랜지스터 메모리 셀을 갖는 비휘발성 메모리 소자들 및그 제조방법들 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101061845A Division CN100533743C (zh) | 2005-07-20 | 2006-07-20 | 非易失存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101615597A CN101615597A (zh) | 2009-12-30 |
| CN101615597B true CN101615597B (zh) | 2011-04-20 |
Family
ID=37650548
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101061845A Expired - Fee Related CN100533743C (zh) | 2005-07-20 | 2006-07-20 | 非易失存储器及其制造方法 |
| CN2009101396876A Expired - Fee Related CN101615597B (zh) | 2005-07-20 | 2006-07-20 | 非易失存储器及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101061845A Expired - Fee Related CN100533743C (zh) | 2005-07-20 | 2006-07-20 | 非易失存储器及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7553725B2 (zh) |
| JP (1) | JP2007027766A (zh) |
| KR (1) | KR100678479B1 (zh) |
| CN (2) | CN100533743C (zh) |
| DE (1) | DE102006034263A1 (zh) |
| TW (1) | TWI305680B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854871B1 (ko) * | 2007-05-07 | 2008-08-28 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 이를 이용한 프로그램 방법 |
| US7773429B2 (en) | 2007-02-22 | 2010-08-10 | Hynix Semiconductor Inc. | Non-volatile memory device and driving method thereof |
| KR20100025333A (ko) | 2008-08-27 | 2010-03-09 | 삼성전자주식회사 | 반도체 장치의 프로그램 및 센싱 방법 |
| KR101676417B1 (ko) * | 2010-07-07 | 2016-11-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
| US10141323B2 (en) | 2016-01-04 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory and method of manufacturing the same |
| KR20180052171A (ko) * | 2016-11-09 | 2018-05-18 | 삼성전자주식회사 | 반도체 집적회로 레이아웃의 설계 방법 및 이를 이용한 반도체 소자의 제조방법 |
| US10332908B2 (en) * | 2017-07-21 | 2019-06-25 | SK Hynix Inc. | Three-dimensional semiconductor device |
| KR20190019672A (ko) * | 2017-08-18 | 2019-02-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| US10332597B2 (en) * | 2017-11-08 | 2019-06-25 | Globalfoundries Singapore Pte. Ltd. | Floating gate OTP/MTP structure and method for producing the same |
| CN112018119A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2022215155A1 (ja) * | 2021-04-06 | 2022-10-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体素子を用いたメモリ装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455792A (en) * | 1994-09-09 | 1995-10-03 | Yi; Yong-Wan | Flash EEPROM devices employing mid channel injection |
| US6018178A (en) * | 1997-10-06 | 2000-01-25 | Vanguard International Semiconductor Corporation | Fabrication process for a novel multi-storage EEPROM cell |
| US6344993B1 (en) * | 1999-06-30 | 2002-02-05 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
| US6680230B2 (en) * | 2001-07-25 | 2004-01-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| CN1577801A (zh) * | 2003-07-30 | 2005-02-09 | 台湾茂矽电子股份有限公司 | 具有一非易失性内存的集成电路及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US612072A (en) * | 1898-10-11 | Abdominal supporter | ||
| DE19643185C2 (de) | 1996-10-18 | 1998-09-10 | Siemens Ag | Dual-Gate-Speicherzelle und Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle |
| KR100244277B1 (ko) | 1997-07-09 | 2000-02-01 | 김영환 | 비휘발성 메모리 소자의 제조방법 |
| KR100244292B1 (ko) | 1997-07-09 | 2000-02-01 | 김영환 | 비휘발성 메모리 소자의 제조방법 |
| JP3649037B2 (ja) | 1999-04-14 | 2005-05-18 | 豊田工機株式会社 | 複合研削盤 |
| KR100319559B1 (ko) | 1999-11-01 | 2002-01-05 | 윤종용 | 문턱 전압 분포들 사이의 마진을 일정하게 유지할 수 있는멀티-스테이트 불휘발성 반도체 메모리 장치 |
| KR100379506B1 (ko) | 2000-07-19 | 2003-04-10 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| US6480419B2 (en) | 2001-02-22 | 2002-11-12 | Samsung Electronics Co., Ltd. | Bit line setup and discharge circuit for programming non-volatile memory |
| US6984558B2 (en) | 2001-08-06 | 2006-01-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region |
| TWI281748B (en) | 2001-12-18 | 2007-05-21 | Matsushita Electric Ind Co Ltd | Non-volatile memory |
| KR100432888B1 (ko) | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100487523B1 (ko) | 2002-04-15 | 2005-05-03 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 소자 및 그 제조방법 |
| US6551899B1 (en) | 2002-04-30 | 2003-04-22 | Hsu-Sheng Yu | Methods of fabricating memory cells for nonvolatile memory devices |
| KR100485502B1 (ko) | 2002-09-19 | 2005-04-27 | 동부아남반도체 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100464442B1 (ko) * | 2003-01-11 | 2005-01-03 | 삼성전자주식회사 | 이피롬(ＥＰＲＯＭ, ＥｒａａｂｌｅＰｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ)소자의 셀 구조 및 그 제조방법 |
| US6890821B2 (en) | 2003-07-11 | 2005-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for forming source regions in memory devices |
| EP1671367A1 (en) * | 2003-09-30 | 2006-06-21 | Koninklijke Philips Electronics N.V. | 2-transistor memory cell and method for manufacturing |
| JP2005033223A (ja) | 2004-10-01 | 2005-02-03 | Sharp Corp | 不揮発性半導体記憶装置及び読み出し方法 |
-
2005
- 2005-07-20 KR KR1020050065914A patent/KR100678479B1/ko not_active IP Right Cessation
-
2006
- 2006-07-17 DE DE102006034263A patent/DE102006034263A1/de not_active Withdrawn
- 2006-07-18 US US11/488,911 patent/US7553725B2/en not_active Expired - Fee Related
- 2006-07-19 TW TW095126328A patent/TWI305680B/zh not_active IP Right Cessation
- 2006-07-19 JP JP2006197343A patent/JP2007027766A/ja active Pending
- 2006-07-20 CN CNB2006101061845A patent/CN100533743C/zh not_active Expired - Fee Related
- 2006-07-20 CN CN2009101396876A patent/CN101615597B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455792A (en) * | 1994-09-09 | 1995-10-03 | Yi; Yong-Wan | Flash EEPROM devices employing mid channel injection |
| US6018178A (en) * | 1997-10-06 | 2000-01-25 | Vanguard International Semiconductor Corporation | Fabrication process for a novel multi-storage EEPROM cell |
| US6344993B1 (en) * | 1999-06-30 | 2002-02-05 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
| US6680230B2 (en) * | 2001-07-25 | 2004-01-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| CN1577801A (zh) * | 2003-07-30 | 2005-02-09 | 台湾茂矽电子股份有限公司 | 具有一非易失性内存的集成电路及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2002-43444A 2002.02.08 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7553725B2 (en) | 2009-06-30 |
| TW200717803A (en) | 2007-05-01 |
| DE102006034263A1 (de) | 2007-02-01 |
| CN100533743C (zh) | 2009-08-26 |
| CN1901200A (zh) | 2007-01-24 |
| CN101615597A (zh) | 2009-12-30 |
| KR20070010923A (ko) | 2007-01-24 |
| TWI305680B (en) | 2009-01-21 |
| KR100678479B1 (ko) | 2007-02-02 |
| US20070045673A1 (en) | 2007-03-01 |
| JP2007027766A (ja) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101615597B (zh) | 非易失存储器及其制造方法 | |
| JP3966707B2 (ja) | 半導体装置及びその製造方法 | |
| US10923489B2 (en) | Three-dimensional semiconductor devices including vertical structures | |
| KR100612190B1 (ko) | 불휘발성 반도체 메모리 및 그 제조 방법 | |
| KR100801391B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US7675125B2 (en) | NAND-type nonvolatile memory device and related method of manufacture | |
| US6818944B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| US20060145243A1 (en) | Non-volatile memory device and manufacturing method and operating method thereof | |
| KR100843141B1 (ko) | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 | |
| US7563676B2 (en) | NOR-type flash memory cell array and method for manufacturing the same | |
| KR100598108B1 (ko) | 측벽 트랜지스터를 가지는 비휘발성 메모리 소자 및 그제조방법 | |
| JP2011100946A (ja) | 半導体記憶装置 | |
| JP2007142468A (ja) | 半導体装置 | |
| US6844232B2 (en) | Flash memory device and fabricating method therefor | |
| US7851304B2 (en) | Nonvolatile memory device and fabrication method | |
| CN100426466C (zh) | 形成具有缩小的字线间距的快闪单元阵列的方法 | |
| JPS6352478A (ja) | 半導体集積回路装置 | |
| JPH11224909A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR19990015597A (ko) | 불휘발성 메모리장치 및 그 제조방법 | |
| JP2009188339A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 Termination date: 20110720 |