CN101604692A - 用于创建深沟槽电容器以改进器件性能的方法和装置 - Google Patents

用于创建深沟槽电容器以改进器件性能的方法和装置 Download PDF

Info

Publication number
CN101604692A
CN101604692A CNA2009101465715A CN200910146571A CN101604692A CN 101604692 A CN101604692 A CN 101604692A CN A2009101465715 A CNA2009101465715 A CN A2009101465715A CN 200910146571 A CN200910146571 A CN 200910146571A CN 101604692 A CN101604692 A CN 101604692A
Authority
CN
China
Prior art keywords
deep
trench
trench capacitor
trap
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101465715A
Other languages
English (en)
Inventor
C·萨达纳
B·詹森
I·拉希姆
J·瓦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN101604692A publication Critical patent/CN101604692A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种深沟槽电容器包括具有壁和底部的沟槽。该深沟槽电容器也包括在壁和底部上的栅极氧化物层。栅极多晶硅沉积于该栅极氧化物之上。

Description

用于创建深沟槽电容器以改进器件性能的方法和装置
技术领域
本发明的实施例涉及目标器件上的亚微米器件，比如互补金属氧化物半导体(CMOS)器件。更具体而言，本发明的实施例涉及一种用于创建深沟槽电容器以改进器件性能的方法和装置。
背景技术
在设计目标器件时有诸多设计问题。例如当在不同电压来偏置半导体衬底上的相邻P阱时需要隔离P阱。在没有隔离的情况下，P阱之间可能会形成电流路径。
传统上，在第一电压偏置的P阱和在第二电压偏置的P阱可以通过在它们之间形成N阱和在它们之下形成深N阱来隔离。然而为了有效，N阱的宽度通常必须至少为1μm。对N阱隔离的宽度要求影响了半导体衬底上的晶体管的可缩放性。
在设计目标器件时存在的另一设计问题是使目标器件受软错误影响较小。在宇宙射线直接地或者间接地生成电子空穴对并且产生电离路径时出现软错误。例如，5Mev阿尔法粒子可以产生多于千万亿分之200库仑(200femtocoulombs)的有害电子。在Vcc存储电荷的存储器可能经历下降并且可能从1翻转成0从而造成软错误。
为了防止宇宙射线的影响，已经将存储器中的节点设计成具有更高电容。通过在节点增加电容，在出现软错误之前需要更高电荷并且提供了保护。传统上，这将涉及到使存储器更大从而也影响存储器的可缩放性。
发明内容
根据本发明的一个实施例，形成深沟槽电容器以减少软错误。使用用于在半导体衬底上创建晶体管的一个或者多个现有过程来形成深沟槽电容器。这些过程可以包括沉积栅极氧化物、多晶硅和/或硅化物。通过利用现有过程来形成深沟槽电容器，无需单独模块用于深沟槽工艺并且减少资源如时间和成本。根据本发明的一个方面，可以在用第一类型的掺杂剂掺杂的阱周围构造深沟槽电容器以便也提供对阱的隔离。
附图说明
本发明的特征和优点通过例子来说明并且决不是为了将本发明的范围限于所示特定实施例。
图1是图示了根据本发明一个实施例的用于与金属氧化物半导体晶体管一起制作深沟槽电容器的方法的流程图。
图2是图示了根据本发明一个实施例的用于与金属氧化物半导体晶体管的栅极一起制作深沟槽电容器的方法的流程图。
图3a-3f图示了根据本发明一个实施例的深沟槽电容器的形成。
图4图示了根据本发明一个实施例的配置用于深沟槽隔离的深沟槽电容器的一个实施例。
图5图示了根据本发明一个实施例的为了减少软错误而在电路中实现的深沟槽电容器。
图6图示了其中根据本发明实施例来实现深沟槽电容器的目标器件。
具体实施方式
在以下说明书中，出于说明的目的，阐述具体术语以提供对本发明实施例的透彻理解。本领域技术人员将清楚，说明书中的具体细节可以不是实现本发明的实施例所必需的。在其它实例中，在框图形式中示出了公知部件、器件、材料和工艺以避免不必要地使本发明的实施例难以理解。
图1是图示了根据本发明一个实施例的用于与金属氧化物半导体晶体管一起制作深沟槽电容器的方法的流程图。在101，为晶体管形成浅沟槽隔离。浅沟槽隔离是防止相邻半导体部件、用不同掺杂剂类型掺杂的阱区或者用于在不同电压偏置的晶体管的阱区之间电流泄漏的集成电路特征。
根据本发明的一个实施例，可以通过涂敷掩膜来形成浅沟槽隔离。可以使用光刻工艺来用光致抗蚀剂材料覆盖硅上为沟槽而保留的区域。应当认识到，可以使用正性或者负性光致抗蚀剂。蚀刻硅的暴露区域以形成沟槽。去除掩膜并且用电介质填充暴露区域。根据本发明的一个实施例，用二氧化硅填充暴露区域。磨掉过量电介质。根据本发明的一个实施例，可以使用化学机械平坦化或者其它技术来抛光电介质。
在102，制作深沟槽电容器和晶体管的栅极。与晶体管的栅极的制作一起执行深沟槽电容器的制作。根据本发明的一个实施例，使用用于在半导体衬底上创建晶体管的一个或者多个现有过程来形成深沟槽电容器。这些过程可以包括沉积栅极氧化物、栅极多晶硅和/或硅化物。通过利用原本形成晶体管部件所需的现有过程，无需单独模块来制作深沟槽工艺并且减少资源如时间和成本。
在103，在多晶硅上形成掩膜。形成掩膜是为了阻挡特定类型的掺杂剂(n型或者p型掺杂剂)。根据本发明的一个实施例，掩膜可以是包括光致抗蚀剂的阻挡掩膜或者由密度高于光致抗蚀剂的材料形成的硬掩膜中的任何一种。形成硬掩膜包括沉积掩膜和构图掩膜，使得它覆盖包括第二掺杂剂类型的多晶硅阱的第二区域同时暴露包括第一掺杂剂类型的多晶硅阱的第一区域。
在104，向器件施加轻掺杂漏极(LDD)注入。可以在零度施加LDD注入。可以通过扩散或者离子注入以高浓度杂质来掺杂暴露的硅。该掺杂渗透硅表面上的暴露区域从而在p型或者n型衬底中创建n型或者p型区域(源极结和漏极结)。在LDD注入之后，可以剥离第二区域之上的光致抗蚀剂。作为选择，可以在LDD注入之前去除光致抗蚀剂。根据本发明的一个实施例，可以通过干法工艺或者使用溶剂来剥离第二区域之上的光致抗蚀剂。
在105，执行第一掺杂剂类型的角度注入以在第二掺杂剂类型的栅极之下形成袋(pocket)。根据本发明的一个实施例，可以以多个角度执行注入以形成浅袋和深袋。
在106，剥离硬掩膜。
过程103-106在描述如何在第一区域中创建第一掺杂剂类型的第一晶体管时是具体的。应当认识到，可以修改过程103-106以在第二区域中创建第二掺杂剂类型的第二晶体管。
在107，与栅极相邻地形成间隔物。
在108，执行深源极漏极(S/D)注入。深源极漏极注入通过扩散或者离子注入用高浓度杂质来掺杂暴露的硅。该掺杂还渗透硅表面上的暴露区域从而在p型或者n型衬底中进一步更深地限定n型或者p型区域(源极结和漏极结)。根据本发明的一个实施例，剂量可以是1E14到1E15个离子/平方厘米。
在109，执行快速热退火和硅化物形成。根据本发明的一个实施例，快速热退火工作用以激活掺杂剂并且使掺杂剂更具传导性。
图1图示了在与金属氧化物半导体晶体管一起制作深沟槽电容器时执行的数个过程。应当认识到，可以在任何所述过程之前或者之后执行其它附加过程。这样的过程可以包括创建金属氧化物半导体晶体管的阱、深阱和其它部件。
图2是图示了根据本发明一个实施例的用于与金属氧化物半导体晶体管的栅极一起制作深沟槽电容器的方法的流程图。图2中所示过程可以用来实施图1中所示102。在201，针对深沟槽隔离涂敷掩膜。可以使用光刻工艺来暴露硅上为深沟槽而保留的区域。可以使用正性或者负性光致抗蚀剂。应当认识到，作为选择，可以使用硬掩膜。根据本发明的一个实施例，由密度高于光致抗蚀剂的材料形成硬掩膜。该材料是可以使用比如化学机械抛光过程这样的技术来平坦化的材料。形成硬掩膜可以包括在多晶硅上沉积硬掩膜、平坦化硬掩膜并且构图硬掩膜，使得它包括为针对深沟槽电容器设计的区域而暴露的开口。可以使用Si3N4或者其它材料来形成硬掩膜。
在202，蚀刻硅的暴露区域以形成深沟槽。根据本发明的一个实施例，使用等离子体离子来进行干法蚀刻。
在203，去除掩膜。
在204，在生长用于晶体管上的栅极的栅极氧化物层的同时，在形成的深沟槽中生长栅极氧化物层。根据本发明的一个实施例，栅极氧化物是厚的输入输出(IO)氧化物。可以使用栅极氧化物层作为用于晶体管的栅极电介质。清除过量栅极氧化物。
在205，在用于晶体管的栅极氧化物和用于深沟槽电容器的栅极氧化物的顶部上沉积栅极多晶硅(多晶态硅)层。可以使用栅极多晶硅作为用于金属氧化物半导体晶体管的栅极电极材料。
在206，蚀刻栅极多晶硅层和栅极氧化物层。可以构图并蚀刻栅极多晶硅层以形成互连和金属氧化物半导体晶体管栅极。也可以蚀刻掉未由多晶硅覆盖的栅极氧化物以暴露源极结和漏极结将形成于其上的裸硅。
在207，在深沟槽电容器上添加硅化物和接触。根据本发明的一个实施例，可以在向半导体衬底上的晶体管添加硅化物和/或接触的同时，向深沟槽电容器添加硅化物和/或接触层(比如图1中所示108)。也应当认识到，可以以不同过程分开地添加硅化物和/或接触。
图3a-3f图示了根据本发明一个实施例的深沟槽电容器的形成。图3a图示了具有深N阱(DNW)310的半导体衬底300。规则深度的阱(N/P阱)320驻留于深N阱310上方。可以用N或者P掺杂剂来掺杂规则深度的阱320。浅沟槽隔离部分330驻留于规则深度的阱320的附近及其一部分上方。
图3b图示了在掩膜层340沉积于STI层330和规则深度的阱320的一部分上方并且构图以暴露沟槽区341之后的半导体衬底300。根据本发明的一个实施例，可以使用硬掩膜来实现掩膜层340。硬掩膜可以由Si3N4或者其它材料形成。图3b中的箭头代表用来蚀刻深沟槽的等离子体离子。硬掩膜340的层阻挡等离子体离子渗透STI部分330、规则深度的阱320和深N阱310。经过掩膜层340的开口行进的等离子体离子蚀刻穿过STI部分330、规则深度的阱320和深N阱310的一部分以创建深沟槽350。
图3c图示了在去除硬掩膜340(图3b中所示)之后的半导体衬底300。深沟槽350由多个壁351-353和底部354限定。在图3c中示出了三个壁351-353。壁351-353跨越STI层330、规则深度的阱320和深N阱310。底部354在深N阱310上。
图3d图示了半导体衬底300，其中遍及半导体衬底(包括在深沟槽350中)生长有栅极氧化物(GOX)层360。栅极氧化物360覆盖深沟槽350的壁351-353和底部354(图3c中所示)。使用与用于待实现于半导体衬底300上的晶体管的栅极的栅极氧化物相同的过程并且同时(与之同时)来生成深沟槽350中的栅极氧化物。根据本发明的一个实施例，栅极氧化物是可以为50埃的厚输入输出(IO)氧化物。可以使用栅极氧化物层作为用于晶体管的栅极电介质。可以清除规则深度的阱320和STI 330的表面上的并且未用于深沟槽电容器或晶体管的栅极氧化物。
图3e图示了半导体衬底300，其中在晶体管的栅极氧化物之上沉积有栅极多晶硅(多晶态硅)371以及在深沟槽电容器的栅极氧化物之上沉积有栅极多晶硅370。使用同一沉积过程同时沉积栅极多晶硅370和371。可以使用栅极多晶硅作为用于金属氧化物半导体晶体管的栅极电极材料。
图3f图示了半导体衬底300，其中在用于深沟槽电容器395的栅极多晶硅370之上沉积有硅化物层380、在用于晶体管的栅极多晶硅371之上沉积有硅化物层381、在规则深度的阱320的一部分上沉积有硅化物层382。根据本发明的一个实施例，使用同一沉积过程同时沉积硅化物层380、381和382。在用于深沟槽电容器395的硅化物层380的顶部上形成接触390。接触390允许偏置深沟槽电容器395的栅极多晶硅370以便更好地解决软错误。示出了深沟槽电容器395包括具有壁和底部的沟槽350。
图4图示了根据本发明一个实施例的用于深沟槽隔离的深沟槽隔离阻挡层495的一个示例。图4图示了具有深N阱410的半导体衬底400。可以用N或者P掺杂剂来掺杂的多个规则深度的阱(N/P阱)421和422驻留于深N阱410上方。可以在与N/P阱不同的电压偏置的用P掺杂剂(P阱)来掺杂的规则深度的阱423也驻留于深N阱上方。浅沟槽隔离部分431-433分别驻留于规则深度的阱421-423的附近和上方。深沟槽隔离阻挡层495配置有用以包围P阱423的多个壁。深沟槽电容器495的壁和深N阱410一起将P阱423与N/P阱421和422隔离。
可以使用用来制作深沟槽隔离电容器的图1、2和3a-e中所示过程来制作深沟槽隔离阻挡层495。在这一实施例中，可以使用用于制作半导体衬底400上的一个或者多个其它部件如晶体管的过程来制作栅极氧化物层460和深沟槽隔离阻挡层495的栅极多晶硅470。还应当认识到，深沟槽隔离阻挡层495可以作为深沟槽电容器来操作。在这一实施例中，可以向深沟槽隔离阻挡层495添加硅化物和接触。
如上所述，可以与晶体管或者用于逻辑栅极的其它部件同时来制作深沟槽电容器/深沟槽隔离阻挡层。深沟槽可以恰在栅极氧化之前并入到制作流程中。深沟槽电容器/深沟槽隔离阻挡层可以利用(“附带”形式)在制作晶体管时通常使用的厚栅极氧化物和栅极多晶硅过程。这减少为了创建深沟槽电容器/深沟槽隔离阻挡层而需要的附加过程的总数目，从而实现节约时间和其它资源。应当认识到，可以按照用以创建无空隙沟槽的工艺的要求来调整用于深沟槽的比率(宽度/深度)。另外，通过使用所述深沟槽过程，在深沟槽需要更小隔离宽度的情况下，减少了器件的芯片尺寸。
图5图示了根据本发明一个实施例的为了减少软错误而在电路中实现的多个深沟槽电容器510和520。如图所示，在可配置随机存取存储器(CRAM)中实现深沟槽电容器510和520以增加节点电容。通过增加节点电容，可以减少或者减轻SER顾虑并且可以进一步探究CRAM缩放比例。
图6图示了其中根据本发明实施例来实现深沟槽电容器的目标器件。根据一个实施例，目标器件600是具有分级结构如现场可编程门阵列的芯片，该分级结构可以利用形成于其中的电路的布线局部性质。
目标器件600包括多个逻辑阵列块(LAB)。各LAB可由多个逻辑块、进位链、LAB控制信号、(查找表)LUT链和寄存器链连接线形成。逻辑块是提供用户逻辑功能的高效实现的小逻辑单位。逻辑块包括一个或者多个组合单元和寄存器，其中各组合单元具有单个输出。可以使用易受SER影响的CRAM来实现逻辑块。根据本发明的一个实施例，LAB中的CRAM包括用参照图1-5描述的材料和过程来制作的深沟槽电容器。跨目标器件600将LAB分组成行和列。LAB的列表示为611-616。应当认识到，逻辑块可以包括附加或者替代部件。
目标器件600包括存储器块。存储器块可以例如是提供专用真实双端口、简易双端口或者单端口存储器直至在各种频率有各种位宽的随机存取存储器(RAM)块。存储器块可以在所选LAB中间跨目标器件分组成列，或者独立或成对位于目标器件600内。存储器块的列表示为621-624。
目标器件600包括数字信号处理(DSP)块。DSP块可以用来实现具有加法或者减法特征的各种配置的乘法器。DSP块包括移位寄存器、乘法器、加法器和累加器。DSP块可以跨目标器件600分组成列并且表示为631。
目标器件600包括多个输入/输出元件(IOE)640。各IOE馈给目标器件600上的I/O管脚(未示出)。IOE位于目标器件600的周边周围的LAB行和列的末端。
目标器件600包括在同一LAB中的LE之间传送信号的LAB本地互连线(未示出)、跨越固定距离的多个行互连线(“H型接线”)和类似地操作用以在目标器件的部件之间传送信号的多个列互连线(“V型接线”)(未示出)。
图6图示了目标器件的一个示例实施例。应当认识到，系统可以包括级联在一起的多个目标器件，比如图6中所示目标器件。也应当认识到，目标器件可以包括以与目标器件600上的方式不同的方式布置的可编程逻辑器件。目标器件也可以包括除了参照目标器件600描述的FPGA资源之外的FPGA资源。因此，尽管可以在图6中所述架构上利用这里描述的本发明，但是应当理解，也可以在不同架构上利用它，这些架构比如是
Figure G2009101465715D00091
公司在它的APEXTM、StratixTM、CycloneTM、StratixTM II和CycloneTM II芯片系列中利用的架构以及
Figure G2009101465715D00092
公司在它的VirtexTM和VirtexTM II及Virtex IVTM芯片线中利用的架构。
图1和图2是图示了根据本发明实施例的方法的流程图。可以依次地、并行地或者以与所述顺序不同的顺序执行这些图中所示的技术。也可以一次或者多次执行这些技术。应当认识到，并非要求执行这里描述的所有技术，可以添加附加技术，一些所示技术可以由其它技术取代，并且可以利用其它注入角度、注入剂量和其它细节来实现所述过程。
在前文说明书中已经参照本发明的具体示例实施例描述了本发明的实施例。然而将清楚可以对之进行各种修改和改变而不脱离本发明实施例的更广义精神和范围。因而将在示例而不是限制的意义上理解说明书和附图。

Claims (15)

1.一种深沟槽电容器，包括：
具有壁和底部的沟槽；
在所述壁和所述底部上的栅极氧化物层；以及
沉积于所述栅极氧化物之上的栅极多晶硅。
2.根据权利要求1所述的深沟槽电容器，其中穿过浅沟槽隔离(STI)层、用P和N离子之一掺杂的阱以及用N离子掺杂的深阱来蚀刻限定所述沟槽的所述壁。
3.根据权利要求1所述的深沟槽电容器，其中所述深沟槽电容器的栅极氧化物与同一半导体衬底上的用于晶体管的栅极氧化物同时生长。
4.根据权利要求1所述的深沟槽电容器，其中所述深沟槽电容器的栅极多晶硅与同一半导体衬底上的用于晶体管的栅极多晶硅同时沉积。
5.根据权利要求1所述的深沟槽电容器，还包括在所述栅极多晶硅的顶部上的硅化物层。
6.根据权利要求4所述的深沟槽电容器，还包括可操作用以偏置所述多晶硅的在所述硅化物上的接触。
7.根据权利要求1所述的深沟槽电容器，其中限定所述沟槽的所述壁和所述底部延伸包围P阱以提供隔离。
8.根据权利要求1所述的深沟槽电容器，其中所述深沟槽电容器增加可配置随机存取存储器(CRAM)的节点电容，以减少软错误率(SER)。
9.一种形成深沟槽电容器的方法，所述方法包括：
创建深沟槽；并且
在形成晶体管时，在所述深沟槽中生长栅极氧化物并且在所述深沟槽中沉积多晶硅。
10.根据权利要求9所述的方法，还包括在所述多晶硅上沉积硅化物。
11.根据权利要求10所述的方法，其中在沉积硅化物以形成所述晶体管时，所述硅化物被沉积。
12.根据权利要求9所述的方法，还包括形成可操作用以偏置所述多晶硅的接触。
13.根据权利要求9所述的方法，其中创建所述深沟槽包括：
沉积硬掩膜；
构图用于所述深沟槽的开口的区域；并且
执行等离子体蚀刻。
14.根据权利要求9所述的方法，其中所述等离子体蚀刻渗透浅沟槽隔离(STI)层、用P和N离子之一掺杂的阱以及用N离子掺杂的深阱。
15.根据权利要求9所述的方法，其中在用第一类型的掺杂剂掺杂的阱周围创建所述深沟槽。
CNA2009101465715A 2008-06-09 2009-06-08 用于创建深沟槽电容器以改进器件性能的方法和装置 Pending CN101604692A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/157,211 2008-06-09
US12/157,211 US20090302421A1 (en) 2008-06-09 2008-06-09 Method and apparatus for creating a deep trench capacitor to improve device performance

Publications (1)

Publication Number Publication Date
CN101604692A true CN101604692A (zh) 2009-12-16

Family

ID=41399545

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101465715A Pending CN101604692A (zh) 2008-06-09 2009-06-08 用于创建深沟槽电容器以改进器件性能的方法和装置

Country Status (2)

Country Link
US (1) US20090302421A1 (zh)
CN (1) CN101604692A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244107A (zh) * 2011-06-28 2011-11-16 中国科学院微电子研究所 一种易于填充的沟槽电容及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436677B2 (en) * 2010-12-13 2013-05-07 International Business Machines Corporation Structure for a reference voltage generator for analog to digital converters
US8809994B2 (en) 2011-12-09 2014-08-19 International Business Machines Corporation Deep isolation trench structure and deep trench capacitor on a semiconductor-on-insulator substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237528A (en) * 1982-11-04 1993-08-17 Hitachi, Ltd. Semiconductor memory
JPS60152058A (ja) * 1984-01-20 1985-08-10 Toshiba Corp 半導体記憶装置
US5102817A (en) * 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
US4761385A (en) * 1987-02-10 1988-08-02 Motorola, Inc. Forming a trench capacitor
DE3851649T2 (de) * 1987-03-20 1995-05-04 Nec Corp Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US6091094A (en) * 1998-06-11 2000-07-18 Siemens Aktiengesellschaft Vertical device formed adjacent to a wordline sidewall and method for semiconductor chips
US7034352B2 (en) * 2004-02-11 2006-04-25 Infineon Technologies Ag DRAM with very shallow trench isolation
US7193262B2 (en) * 2004-12-15 2007-03-20 International Business Machines Corporation Low-cost deep trench decoupling capacitor device and process of manufacture
US7812388B2 (en) * 2007-06-25 2010-10-12 International Business Machines Corporation Deep trench capacitor and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244107A (zh) * 2011-06-28 2011-11-16 中国科学院微电子研究所 一种易于填充的沟槽电容及其制备方法
CN102244107B (zh) * 2011-06-28 2014-06-18 中国科学院微电子研究所 一种易于填充的沟槽电容及其制备方法

Also Published As

Publication number Publication date
US20090302421A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
KR102327445B1 (ko) 큰 동작 윈도우를 가지는 메모리 셀을 형성하기 위한 고-k 금속 게이트(hkmg) 공정
CN101621036B (zh) 具有非晶硅mas存储单元结构的半导体器件及其制造方法
TWI503991B (zh) ｐ型場效電晶體結構與其形成方法
CN101479843A (zh) 半导体装置和半导体装置的制造方法
TW201707151A (zh) 超薄通道電晶體結構、製造及應用
KR20100016024A (ko) 게이트형 측면 싸이리스터 메모리 셀 및 상기 메모리 셀이 집적된 집적 회로
CN104009004A (zh) 半导体装置的制造方法和半导体装置
KR20100016025A (ko) 반도체 메모리 디바이스 및 그 제조 방법
CN103050496A (zh) 用于单栅极非易失性存储器的结构及方法
CN101090091A (zh) 半导体装置的制造方法
TWI690058B (zh) 積體電路、其包含記憶體裝置及其製造方法
CN101621037B (zh) Tft sas存储单元结构
CN101604692A (zh) 用于创建深沟槽电容器以改进器件性能的方法和装置
CN101621005B (zh) Tft monos或sonos存储单元结构
CN115832015B (zh) 一种半导体器件及其制备方法、电子设备
US6391689B1 (en) Method of forming a self-aligned thyristor
KR100667215B1 (ko) 단일 폴리 이이피롬 및 그 제조 방법
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
CN100334712C (zh) 存储元件及制造方法
CN110707043B (zh) 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
KR100568451B1 (ko) 듀얼 게이트를 갖는 시모스 반도체소자의 제조방법
CN115295548B (zh) 反相器及其制备方法
JP2004266203A (ja) 半導体装置及びその製造方法
US20230343859A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091216