CN100334712C - 存储元件及制造方法 - Google Patents

存储元件及制造方法 Download PDF

Info

Publication number
CN100334712C
CN100334712C CNB031471838A CN03147183A CN100334712C CN 100334712 C CN100334712 C CN 100334712C CN B031471838 A CNB031471838 A CN B031471838A CN 03147183 A CN03147183 A CN 03147183A CN 100334712 C CN100334712 C CN 100334712C
Authority
CN
China
Prior art keywords
doped
alloy
layer
embolism
alloy type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031471838A
Other languages
English (en)
Other versions
CN1477699A (zh
Inventor
陈旭顺
庄立欣
龙翔澜
陈逸舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1477699A publication Critical patent/CN1477699A/zh
Application granted granted Critical
Publication of CN100334712C publication Critical patent/CN100334712C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

一种存储元件的制造方法，首先，定义第一掺杂物型的半导体衬底。提供第二掺杂物型的掺杂层于衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物，且该掺杂层是一内埋位线，提供介电层于掺杂层上。形成栓塞于介电层中，掺杂第二掺杂物型的掺杂物于栓塞的整个区域中。掺杂第一掺杂物型的掺杂物于第二掺杂物型的栓塞中，并提供存储器单元于栓塞上，其中该存储器单元包含一相变化层。

Description

存储元件及制造方法
技术领域
本发明涉及一种半导体电路元件及制造方法，且特别是有关于一种半导体存储器单元(memory cells)及制造方法。
背景技术
使用电性可抹写(writable)及可消除(erasable)相变化物质的存储器单元已经是众人皆晓的技术，如美国专利案号4599705，5837564，5920788，5998244及6236059中所披露的技术内容。在一般存储器单元结构中，具有X轴或Y轴上的内埋位线(buried bit lines)的二极管可被用来定位及隔离个别存储器单元。内埋位线形成于存储器单元的源极或漏极区中，然而，巨大的耗尽区(depletion region)有时存在于内埋位线区中，导致界面击穿现象(punchthrough phenomenon)的发生。
界面击穿现象是一崩溃现象，当漏极上的反向偏压增加时，漏极耗尽区将会扩大并引发此崩溃现象。反向偏压漏极上的电场将会穿透源极区，并且减少源极到漏极界面的能量势垒。所以，金属氧化半导体(metal oxidesemiconductor，MOS)组件的沟道长度越短，界面击穿现象则越容易发生。当元件线宽于先进半导体制造工艺中继续走向缩小的趋势时，非预期性元件界面击穿将是亚微米元件上的一个严重问题。
发明内容
有鉴于此，本发明的目的是提供一种存储元件及制造方法，可以防止界面击穿现象的发生。
根据本发明的目的，提供一种存储元件的制造方法。首先，定义一第一掺杂物型的一半导体衬底。接着，提供一第二掺杂物型的一掺杂层于衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物，且该掺杂层是一内埋位线。然后，提供一介电层于掺杂层上。接着，形成一栓塞于介电层中。然后，掺杂第二掺杂物型的掺杂物于栓塞的整个区域中。接着，掺杂第一掺杂物型的掺杂物于第二掺杂物型的栓塞中。然后，提供一存储器单元于栓塞上，其中该存储器单元包含一相变化层。其中该相变化层具有一硫系化合物，该硫系化合物由碲、硒、锑及锗的族群中被选出。
根据本发明的目的，再提供一种存储元件的制造方法。首先，定义一半导体衬底。接着，提供一掺杂层于衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物，且该掺杂层是一内埋位线。然后，提供一介电层于掺杂层上。接着，形成多个沟槽于介电层中，且该些沟槽的至少一个沟槽暴露掺杂层。然后，沉积多晶硅于该些沟槽中，以形成多个栓塞。接着，提供该第二掺杂物型的掺杂物的均匀分布于该些栓塞中。然后，掺杂一第一掺杂物型的掺杂物于该第二掺杂物型的该些栓塞中，其中，该第一掺杂物型的掺杂物被掺杂于该些栓塞的上部。接着，形成多个存储器单元于该些栓塞上，其中各该些存储器单元包含一相变化层。其中该相变化层具有一硫系化合物，该硫系化合物由碲、硒、锑及锗的族群中被选出。
根据本发明的目的，又提供一种存储元件，包括一第一掺杂物型的一半导体衬底、一第二掺杂物型的一掺杂层、一介电层、一栓塞及一包含一相变化层的存储器单元。掺杂层形成于衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物，且该掺杂层是一内埋位线，而介电层形成于掺杂层上。栓塞形成于介电层中，且栓塞具有第二掺杂物型的第一掺杂区及第一掺杂物型的第二掺杂区。第二掺杂区位于第一掺杂区上，且存储器单元形成于栓塞上。其中该相变化层具有一硫系化合物，该硫系化合物由碲、硒、锑及锗的族群中被选出。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1A～1C显示依照本发明的优选实施例的存储器单元的制造方法的流程图；
图2显示依照本发明的一实施例的存储元件的剖面图。
附图标记说明
10  半导体衬底        20  掺杂层(内埋位线)
30  介电层            40  沟槽
50  第一掺杂区        60  第二掺杂区
70  栓塞              80  可编程单元
82  下电极            84  相变化层
86  上电极            100 存储元件
具体实施方式
请参照图1A～1C，其显示依照本发明的优选实施例的存储器单元的制造方法的流程图。在图1A中，首先，定义一半导体衬底10，如p型衬底。接着，提供一掺杂层(doped layer)20于半导体衬底10上，掺杂层20用来当作存储器单元的内埋位线。在一实施例中，掺杂层20可以被掺杂大量n型掺杂物(dopants)，如磷、锑或砷，而掺杂时的电能及剂量范围分别约为35～150千电子伏特(kev)及5×1019～5×1020原子数/立方厘米(atoms/cm3)，掺杂物可以经由离子注入的方式被导入。待掺杂层20被形成后，沉积一厚度约为200～600纳米(nm)的介电层(dielectric layer)30于掺杂层20上，且介电层30可以是氧化层。
在图1B中，形成多个可暴露下面掺杂层20的沟槽(trenches)40或导通孔(vias)于介电层30中，其通过一般掩模及蚀刻工艺来完成。虽然双二极管(two-diode)或存储器单元阵列已经被描述于实施例中，该讨论可以适用于实际上任何大小的二极管阵列。
在图1C中，待沟槽40被形成后，沉积多晶硅于沟槽40中以形成多个栓塞(plugs)70，其通过原位(in-situ)化学气相沉积工艺来完成。栓塞70可以被掺杂少量如磷、锑或砷等n型掺杂物，以形成第一掺杂区50于栓塞70中。第一掺杂区50中的n型掺杂物可以于电能及剂量范围分别约为35～150kev及3×1013～1×1014原子数/立方厘米的状况下被导入，原位掺杂多晶硅通常可以促成栓塞70中的掺杂物的均匀分布。
接着，栓塞70可以被掺杂大量如硼、镓或二氟化硼(BF2)等p型掺杂物，以形成位于第一掺杂区50上的第二掺杂区60于栓塞70中。第二掺杂区60中的p型掺杂物可以于电能及剂量范围分别约为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被导入，一般制造工艺步骤可以继续完成存储元件。
请参照图2，其显示依照本发明的一实施例的存储元件100的剖面图。在图2中，存储元件100包括多个存储器单元，如可编程单元(programmablecells)80，各可编程单元80包括下电极82、相变化层84及上电极86，相变化层84可以具有硫系化合物(chalcogenide)。下电极82及上电极84的材料可以由碳、钼及氮化钛的族群中被选出，而硫系化合物可以由碲、硒、锑及锗的族群中被选出。
各可编程单元80位于介电层中所形成的具有第一掺杂区及第二掺杂区的栓塞70上，栓塞70的第一掺杂区及第二掺杂区分别与内埋位线20及可编程单元80邻近接合。在工作上，各栓塞70将用来预防界面击穿现象的发生，并且因此减少存储元件100中的支付流出。
本发明上述实施例所披露的存储元件及制造方法，确实可以防止界面击穿现象的发生。
综上所述，虽然本发明已结合一优选实施例披露如上，然其并非用来限定本发明，本领域内的技术人员，在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围以权利要求所界定的为准。

Claims (11)

1.一种存储元件的制造方法，包括：
定义一第一掺杂物型的一半导体衬底；
提供一第二掺杂物型的一掺杂层于该衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物，且该掺杂层是一内埋位线；
提供一介电层于该掺杂层上；
形成一栓塞于该介电层中；
掺杂该第二掺杂物型的掺杂物于该栓塞的整个区域中；
掺杂该第一掺杂物型的掺杂物于该第二掺杂物型的该栓塞中；以及
提供一存储器单元于该栓塞上，其中该存储器单元包含一相变化层，该相变化层具有一硫系化合物，该硫系化合物由碲、硒、锑及锗的族群中被选出。
2.如权利要求1所述的方法，其中于该形成一栓塞于该介电层中的步骤中又包括：
形成一沟槽于该介电层中，以暴露该掺杂层；以及
沉积多晶硅于该沟槽中。
3.如权利要求1所述的方法，其中该栓塞于电能及剂量范围分别为35～150kev及3×1013～1×1014原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物。
4.如权利要求1所述的方法，其中该栓塞于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第一掺杂物型的掺杂物。
5.一种存储元件的制造方法，包括：
定义一半导体衬底；
提供一掺杂层于该衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂第二掺杂物型的掺杂物，且该掺杂层是一内埋位线；
提供一介电层于该掺杂层上；
形成多个沟槽于该介电层中，且该些沟槽的至少一个沟槽暴露该掺杂层；
沉积多晶硅于该些沟槽中，以形成多个栓塞；
提供该第二掺杂物型的掺杂物的均匀分布于该些栓塞中；
掺杂一第一掺杂物型的掺杂物于该第二掺杂物型的该些栓塞中，其中，该第一掺杂物型的掺杂物被掺杂于该些栓塞的上部；以及
形成多个存储器单元于该些栓塞上，其中各该些存储器单元包含一相变化层，该相变化层具有一硫系化合物，该硫系化合物由碲、硒、锑及锗的族群中被选出。
6.一种存储元件，包括：
一第一掺杂物型的一半导体衬底；
一第二掺杂物型的一掺杂层，其形成于该衬底上，其中该掺杂层于电能及剂量范围分别为35～150kev及5×1019～5×1020原子数/立方厘米的状况下被掺杂该第二掺杂物型的掺杂物，且该掺杂层是一内埋位线；
一介电层，其形成于该掺杂层上；
一栓塞，其形成于该介电层中，该栓塞具有该第二掺杂物型的一第一掺杂区及该第一掺杂物型的一第二掺杂区，且该第二掺杂区位于该第一掺杂区上；以及
一包含一相变化层的存储器单元，其形成于该栓塞上，该相变化层具有一硫系化合物，该硫系化合物由碲、硒、锑及锗的族群中被选出。
7.如权利要求6所述的存储元件，其中该第一掺杂物型是p型，且该第二掺杂物型是n型。
8.如权利要求6所述的存储元件，其中该栓塞与该掺杂层邻近接合。
9.如权利要求8所述的存储元件，其中该第一掺杂区与该掺杂层邻近接合。
10.如权利要求6所述的存储元件，其中该存储器单元与该栓塞邻近接合。
11.如权利要求10所述的存储元件，其中该第二掺杂区与该存储器单元邻近接合。
CNB031471838A 2002-08-20 2003-07-08 存储元件及制造方法 Expired - Fee Related CN100334712C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/223,327 US20040036103A1 (en) 2002-08-20 2002-08-20 Memory device and method of manufacturing the same
US10/223,327 2002-08-20

Publications (2)

Publication Number Publication Date
CN1477699A CN1477699A (zh) 2004-02-25
CN100334712C true CN100334712C (zh) 2007-08-29

Family

ID=31886653

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031471838A Expired - Fee Related CN100334712C (zh) 2002-08-20 2003-07-08 存储元件及制造方法

Country Status (3)

Country Link
US (1) US20040036103A1 (zh)
CN (1) CN100334712C (zh)
TW (1) TWI221020B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754603B2 (en) * 2006-05-22 2010-07-13 Ovonyx, Inc. Multi-functional chalcogenide electronic devices having gain
KR100780964B1 (ko) 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
US8027209B2 (en) 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
US8198124B2 (en) 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
CN102487068B (zh) * 2010-12-02 2015-09-02 中芯国际集成电路制造(北京)有限公司 相变存储器制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854102A (en) * 1996-03-01 1998-12-29 Micron Technology, Inc. Vertical diode structures with low series resistance
US6376284B1 (en) * 1996-02-23 2002-04-23 Micron Technology, Inc. Method of fabricating a memory device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376284B1 (en) * 1996-02-23 2002-04-23 Micron Technology, Inc. Method of fabricating a memory device
US5854102A (en) * 1996-03-01 1998-12-29 Micron Technology, Inc. Vertical diode structures with low series resistance

Also Published As

Publication number Publication date
CN1477699A (zh) 2004-02-25
TW200403815A (en) 2004-03-01
US20040036103A1 (en) 2004-02-26
TWI221020B (en) 2004-09-11

Similar Documents

Publication Publication Date Title
CN100375271C (zh) 新型动态随机存取存储器存取晶体管
CN100340006C (zh) 形成具有完全硅化结构的半导体组件及晶体管的方法
KR100341196B1 (ko) 반도체 도핑 방법 및 반도체
CN1913112A (zh) 半导体元件的制造方法
US20130092989A1 (en) Embedded Transistor
US10522547B2 (en) Methods and apparatuses including an active area of a tap intersected by a boundary of a well
KR100424744B1 (ko) 집적cmos회로제조방법
US11211382B2 (en) Methods and apparatuses including a boundary of a well beneath an active area of a tap
KR100458086B1 (ko) 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법
CN100334712C (zh) 存储元件及制造方法
US6544888B2 (en) Advanced contact integration scheme for deep-sub-150 nm devices
US20050272203A1 (en) Modified source/drain re-oxidation method and system
US9646875B2 (en) Methods of forming memory arrays
US7439603B2 (en) Non-volatile memory device and fabricating method thereof
CN101031999A (zh) 减少cmos器件中的源极和漏极寄生电容
DE69834886T2 (de) Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator
US20080076242A1 (en) Method of fabricating nonvolatile memory device
CN107017166B (zh) 控制eDRAM深沟槽上方的外延生长以及如此形成的eDRAM
CN1153280C (zh) 嵌入式动态随机存储器的制造方法
US20230065044A1 (en) Semiconductor structure and method making the same
US8203178B2 (en) System and method for reducing process-induced charging
CN100590785C (zh) 沟渠电容及存储单元的制作方法
CN102024758A (zh) 肖特基二极管的制造方法
KR100477832B1 (ko) 데카보렌을 이용한 플러그 이온주입을 포함하는 피모스트랜지스터의 제조 방법
KR20040058942A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070829

Termination date: 20190708

CF01 Termination of patent right due to non-payment of annual fee