CN101604634B - 电子元件载板的制作方法 - Google Patents

电子元件载板的制作方法 Download PDF

Info

Publication number
CN101604634B
CN101604634B CN2008101254635A CN200810125463A CN101604634B CN 101604634 B CN101604634 B CN 101604634B CN 2008101254635 A CN2008101254635 A CN 2008101254635A CN 200810125463 A CN200810125463 A CN 200810125463A CN 101604634 B CN101604634 B CN 101604634B
Authority
CN
China
Prior art keywords
layer
patterned
support plate
electronic component
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101254635A
Other languages
English (en)
Other versions
CN101604634A (zh
Inventor
吴建男
杨耿忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to CN2008101254635A priority Critical patent/CN101604634B/zh
Publication of CN101604634A publication Critical patent/CN101604634A/zh
Application granted granted Critical
Publication of CN101604634B publication Critical patent/CN101604634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种电子元件载板的制作方法。形成第一图案化金属层在基材的第一面。形成第一图案化防焊层在基材的第一面及第一图案化金属层上,其中第一图案化防焊层暴露出部分第一图案化金属层。形成至少一贯孔穿过基材及第一图案化金属层。形成第二金属层在基材的相对于第一面的第二面上。形成第二图案化防焊层在第二金属层上,其中第二图案化防焊层暴露出部分第二金属层。以第二图案化防焊层为掩模,蚀刻部分第二金属层,以形成第二图案化金属层。

Description

电子元件载板的制作方法
技术领域
本发明涉及一种电子元件载板的制作方法。
背景技术
随着半导体科技的发展,集成电路芯片(IC chip)的接点密度越来越高,使得芯片封装用的载板(carrier)也必须对应朝向高接点密度来发展。目前常见的芯片封装用的载板包括导线架(leadframe)、硬性线路载板(rigid circuitcarrier)及软性线路载板(flexible circuit carrier)。
就软性线路载板而言,目前已发展出的覆晶薄膜(Chip on Film,COF)封装是一种将芯片封装于软性线路载板上的封装。由于覆晶薄膜封装具有体积小、厚度薄、重量轻及可挠曲(flexibility)等特点,所以覆晶薄膜封装很适合应用于封装小型芯片或其他小型电子元件,例如喷墨芯片、显像驱动芯片及射频芯片等。
发明内容
本发明提供一种方法,用以制作电子元件载板。
本发明的一实施例提供一种电子元件载板的制作方法。形成第一图案化金属层在基材的第一面。形成第一图案化防焊层在基材的第一面及第一图案化金属层上,其中第一图案化防焊层暴露出部分第一图案化金属层。形成至少一贯孔穿过基材及第一图案化金属层。形成第二金属层在基材的相对于第一面的第二面上。形成第二图案化防焊层在第二金属层上,其中第二图案化防焊层暴露出部分第二金属层。以第二图案化防焊层为掩模,蚀刻部分第二金属层,以形成第二图案化金属层。
在本发明的一实施例中,基材可为软性介电基材。此外,基材的材料可包括聚酰亚胺。
在本发明的一实施例中,形成第一图案化金属层的步骤可包括将第一金属层贴附在基材的第一面上及图案化第一金属层。此外,图案化第一金属层的步骤可包括光刻及蚀刻。
在本发明的一实施例中,形成第一图案化防焊层的步骤可包括形成防焊层在基材的第一面及第一图案化金属层上,接着曝光、显影及固化防焊层,以形成第一图案化防焊层。
在本发明的一实施例中,第一图案化防焊层的材料包括热固型防焊材料。
在本发明的一实施例中,形成贯孔的步骤可包括冲压或蚀刻。
在本发明的一实施例中,贯孔更贯穿第一图案化防焊层。
在本发明的一实施例中,此制作方法更可包括在形成第一图案化防焊层之后,形成第一抗氧化层在第一图案化防焊层所暴露出的部分第一图案化金属层上。此外,第一抗氧化层可为镍金叠层。
在本发明的一实施例中,形成第二金属层的步骤可包括将金属薄片贴附在基材的第二面上。
在本发明的一实施例中,形成第二图案化防焊层的步骤可包括形成防焊层在第二金属层上,接着曝光、显影及固化防焊层,以形成第二图案化防焊层。
在本发明的一实施例中,第二图案化防焊层的材料包括热固型防焊材料。
在本发明的一实施例中,此制作方法更可包括形成第一保护层在第一图案化金属层上。在形成第二图案化防焊层之后,形成第二保护层在第二金属层上,其中第二图案化防焊层及第二保护层暴露出部分第二金属层。以第二图案化防焊层及第二保护层为掩模,蚀刻部分第二金属层,以形成第二图案化金属层。移除第一保护层,其中第一图案化防焊层暴露出部分第一图案化金属层。移除第二保护层,其中第二图案化防焊层暴露出部分第二图案化金属层。
在本发明的一实施例中,此制作方法更可包括在移除第二保护层之后,形成第二抗氧化层在第二图案化防焊层所暴露出的部分第二图案化金属层上。
在本发明的一实施例中,第二抗氧化层可为镍金叠层。
基于上述,本发明的上述实施例披露一种电子元件载板的制作方法,用以制作出具有贯孔的线路载板。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1至图11以剖面绘示本发明的一实施例的一种电子元件载板的制作方法。
附图标记说明
100:基材                       100a:第一面
100b:第二面                    100h:传动孔
102:第一图案化金属层           104:第一图案化防焊层
106:第一抗氧化层               108:贯孔
110:第二金属层                 110’:第二图案化金属层
112:第二图案化防焊层           114:第一保护层
116:第二保护层                 118:第二抗氧化层
具体实施方式
图1至图11以剖面绘示本发明的一实施例的一种电子元件载板的制作方法。本实施例披露一种电子元件载板的制作方法,用以制作出具有贯孔的线路载板。
请参考图1,首先提供基材100。在本实施例中,基材100为软性介电基材,其材料可包括聚酰亚胺(polyimide,PI)。此外,为了便于运送基材100,更可在基材100上形成多个传动孔100h,其可以冲压方式制作。在另一未绘示的实施例中,亦可采用其他运送方式而省略这些传动孔100h的制作。
请参考图1及图2,在基材100的第一面100a形成第一图案化金属层102。在本实施例中,可通过黏着层将金属薄片贴附在基材100的第一面100a以后,接着图案化此金属薄片以形成第一图案化金属层102,其中图案化此金属层的步骤包括光刻(photolithography)及蚀刻(etching)。此外,第一图案化金属层102的材料可包括铜。在另一未绘示的实施例中,基材100的第一面100a可直接形成第一图案化金属层102,而不额外地透过黏着层。
请参考图2及图3,在基材100的第一面100a及第一图案化金属层102上形成第一图案化防焊层104,其中第一图案化防焊层104暴露出部分第一图案化金属层102。在本实施例中,在形成第一图案化防焊层104的步骤中,可先形成防焊层在基材100的第一面100a及第一图案化金属层102上,其中此防焊层的材料采用感光型防焊材料(photo solder resist material)。接着依序曝光(exposing)、显影(developing)及固化(curing)此防焊层,以形成第一图案化防焊层104。在另一未绘示的实施例中,第一图案化防焊层104的材料亦可采用热固型防焊材料。
请参考图3及图4,当第一图案化金属层102的材料选用铜或其他易氧化的金属时,可在形成第一图案化防焊层104之后,在第一图案化防焊层104所暴露出的部分第一图案化金属层102上形成第一抗氧化层106。在本实施例中,第一抗氧化层106可为镍金叠层。
请参考图4及图5,形成多个贯孔108穿过基材100及第一图案化金属层102。在本实施例中,某些贯孔108更穿过第一图案化防焊层104,而某些贯孔108则不穿过第一图案化防焊层104,且形成这些贯孔108的步骤可包括冲压或蚀刻。此外,这些贯孔108可作为芯片或电子元件于封装时所需要的孔。
请参考图5及图6,在基材100的相对于第一面100a的第二面100b上形成第二金属层110。在本实施例中,可将金属薄片贴附在基材100的第二面100b上,以形成第二金属层110。此外,第二金属层110的材料可包括铜。
值得注意的是,在本实施例中,为了形成上述的第二金属层110,可在形成这些贯孔108之前,先在基材110的第二面100b上形成黏着层,并在形成这些贯孔108之后,经由此黏着层将金属薄片贴附在基材100的第二面100b上,以形成上述的第二金属层110。因此,在经由黏着层贴附金属薄片之前,这些贯孔108亦穿过此黏着层。
请参考图6及图7,在第二金属层110上形成第二图案化防焊层112,其中第二图案化防焊层112暴露出部分第二金属层110。在形成第二图案化防焊层112的步骤中,可先形成防焊层在第二金属层110上,其中此防焊层的材料采用感光型防焊材料。接着依序曝光、显影及固化此防焊层,以形成第二图案化防焊层112。在另一未绘示的实施例中,第二图案化防焊层112的材料亦可采用热固型防焊材料。
请参考图7及图8,为了图案化第二金属层110,在本实施例中,可形成第一保护层114在第一图案化金属层102上,并可形成第二保护层116在第二金属层110上,其中第二图案化防焊层112及第二保护层116仍暴露出部分第二金属层110。在本实施例中,第一保护层114及第二保护层116可通过涂布或压合压克力胶来制作。
请参考图8及图9,在形成第一保护层114及第二保护层116之后,以第二图案化防焊层112及第二保护层116为蚀刻掩模,蚀刻部分第二金属层110,以形成第二图案化金属层110’。在本实施例中,第一保护层114可保护第一图案化金属层102所构成的线路不被蚀刻。
请参考图9及图10,在形成第二图案化金属层110’之后,移除第一保护层114,其中第一图案化防焊层104暴露出部分第一图案化金属层102及其上的第一抗氧化层106。此外,更移除第二保护层116,其中第二图案化防焊层112暴露出部分第二图案化金属层110’。
请参考图10及图11,当第二图案化金属层110’的材料选用铜或其他易氧化的金属时,在形成第二图案化金属层110’之后,可在第二图案化防焊层112所暴露出的部分第二图案化金属层110’上形成第二抗氧化层118。在本实施例中,第二抗氧化层118为镍金叠层。至此,电子元件载板大致完成。
综上所述,本发明的上述实施例披露一种电子元件载板的制作方法,用以制作出具有贯孔的线路载板,其可应用于WB/BGA(引线/球格阵列)的芯片封装用的载板,以让芯片安装其上,并让连接芯片的导线穿过其本身。
虽然本发明已以实施例披露如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的权利要求所界定的为准。

Claims (18)

1.一种电子元件载板的制作方法,包括:
形成第一图案化金属层在基材的第一面;
形成第一图案化防焊层在该基材的该第一面及该第一图案化金属层上,其中该第一图案化防焊层暴露出部分该第一图案化金属层;
形成至少一贯孔穿过该基材及该第一图案化金属层;
形成第二金属层在该基材的相对于该第一面的第二面上;
形成第二图案化防焊层在该第二金属层上,其中该第二图案化防焊层暴露出部分该第二金属层;以及
以该第二图案化防焊层为掩模,蚀刻部分该第二金属层,以形成第二图案化金属层。
2.如权利要求1所述的电子元件载板的制作方法,其中该基材为软性介电基材。
3.如权利要求1所述的电子元件载板的制作方法,其中该基材的材料包括聚酰亚胺。
4.如权利要求1所述的电子元件载板的制作方法,其中形成该第一图案化金属层的步骤包括:
将第一金属层贴附在该基材的该第一面上;以及
图案化该第一金属层。
5.如权利要求4所述的电子元件载板的制作方法,其中图案化该第一金属层的步骤包括光刻及蚀刻。
6.如权利要求1所述的电子元件载板的制作方法,其中形成该第一图案化防焊层的步骤包括:
形成防焊层在该基材的该第一面及该第一图案化金属层上;
曝光该防焊层;
显影该防焊层;以及
固化该防焊层,以形成该第一图案化防焊层。
7.如权利要求1所述的电子元件载板的制作方法,其中该第一图案化防焊层的材料包括热固型防焊材料。
8.如权利要求1所述的电子元件载板的制作方法,其中形成该贯孔的步骤包括冲压。
9.如权利要求1所述的电子元件载板的制作方法,其中形成该贯孔的步骤包括蚀刻。
10.如权利要求1所述的电子元件载板的制作方法,其中该贯孔更贯穿该第一图案化防焊层。
11.如权利要求1所述的电子元件载板的制作方法,还包括:
在形成该第一图案化防焊层之后,形成第一抗氧化层在该第一图案化防焊层所暴露出的部分该第一图案化金属层上。
12.如权利要求8所述的电子元件载板的制作方法,其中该第一抗氧化层为镍金叠层。
13.如权利要求1所述的电子元件载板的制作方法,其中形成该第二金属层的步骤包括:
将金属薄片贴附在该基材的该第二面上。
14.如权利要求1所述的电子元件载板的制作方法,其中形成该第二图案化防焊层的步骤包括:
形成防焊层在该第二金属层上;
曝光该防焊层;
显影该防焊层;以及
固化该防焊层,以形成该第二图案化防焊层。
15.如权利要求1所述的电子元件载板的制作方法,其中该第二图案化防焊层的材料包括热固型防焊材料。
16.如权利要求1所述的电子元件载板的制作方法,还包括:
形成第一保护层在该第一图案化金属层上;
在形成该第二图案化防焊层之后,形成第二保护层在该第二金属层上,其中该第二图案化防焊层及该第二保护层暴露出部分该第二金属层;
以该第二图案化防焊层及该第二保护层为掩模,蚀刻部分该第二金属层,以形成该第二图案化金属层;
移除该第一保护层,其中该第一图案化防焊层暴露出部分该第一图案化金属层;以及
移除该第二保护层,其中该第二图案化防焊层暴露出部分该第二图案化金属层。
17.如权利要求16所述的电子元件载板的制作方法,还包括:
在移除该第二保护层之后,形成第二抗氧化层在该第二图案化防焊层所暴露出的部分该第二图案化金属层上。
18.如权利要求17所述的电子元件载板的制作方法,其中该第二抗氧化层为镍金叠层。
CN2008101254635A 2008-06-13 2008-06-13 电子元件载板的制作方法 Expired - Fee Related CN101604634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101254635A CN101604634B (zh) 2008-06-13 2008-06-13 电子元件载板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101254635A CN101604634B (zh) 2008-06-13 2008-06-13 电子元件载板的制作方法

Publications (2)

Publication Number Publication Date
CN101604634A CN101604634A (zh) 2009-12-16
CN101604634B true CN101604634B (zh) 2010-12-08

Family

ID=41470300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101254635A Expired - Fee Related CN101604634B (zh) 2008-06-13 2008-06-13 电子元件载板的制作方法

Country Status (1)

Country Link
CN (1) CN101604634B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377754B (zh) * 2012-04-19 2016-03-09 深圳欧菲光科技股份有限公司 导电薄膜及其制备方法
CN103377747B (zh) * 2012-04-19 2016-08-24 深圳欧菲光科技股份有限公司 导电薄膜及其制备方法
CN103631456B (zh) 2012-08-24 2017-07-04 深圳欧菲光科技股份有限公司 薄膜感应器、包含该感应器的电容触摸屏及其制作方法和终端产品
US9510456B2 (en) 2012-11-09 2016-11-29 Shenzhen O-Film Tech Co., Ltd. Transparent conductor and preparation method thereof

Also Published As

Publication number Publication date
CN101604634A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP6208054B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9603263B2 (en) Manufacturing method of circuit substrate
US20150050781A1 (en) Semiconductor package with embedded die and its methods of fabrication
JP2006278929A (ja) フレキシブル回路基板の製造方法
TWM512216U (zh) 半導體基板結構與半導體封裝結構
CN101604634B (zh) 电子元件载板的制作方法
CN108811301B (zh) 电路板结构及其制造方法
US20070290344A1 (en) Printed circuit board for package of electronic components and manufacturing method thereof
JP4983386B2 (ja) Cof用配線基板
JP2009164287A (ja) 多層プリント配線板及びその製造方法
US7795722B2 (en) Substrate strip and substrate structure and method for manufacturing the same
JP2003282646A (ja) 電子部品実装用フィルムキャリアテープ及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TWI419289B (zh) 導線架及其製造方法
JP4362056B2 (ja) 電子部品内蔵基板の製造方法
US20070295531A1 (en) Substrate Structure and Method for Manufacturing the Same
TW202137469A (zh) 封裝基板及其製造方法
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
JP3061767B2 (ja) テープキャリアとその製造方法
JP2011096951A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP4513196B2 (ja) 半導体装置の製造方法および半導体装置
TW200945973A (en) Method for fabricating electronic component carrier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20140613

EXPY Termination of patent right or utility model