CN101604102B - 液晶显示装置的阵列基板及其制造方法 - Google Patents

液晶显示装置的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101604102B
CN101604102B CN2008101869983A CN200810186998A CN101604102B CN 101604102 B CN101604102 B CN 101604102B CN 2008101869983 A CN2008101869983 A CN 2008101869983A CN 200810186998 A CN200810186998 A CN 200810186998A CN 101604102 B CN101604102 B CN 101604102B
Authority
CN
China
Prior art keywords
electrode
line
concentric
data line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101869983A
Other languages
English (en)
Other versions
CN101604102A (zh
Inventor
申东旭
朴景台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101604102A publication Critical patent/CN101604102A/zh
Application granted granted Critical
Publication of CN101604102B publication Critical patent/CN101604102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供液晶显示装置的阵列基板及其制造方法。该液晶显示装置的阵列基板包括：基板；在基板上沿第一方向的第一和第二选通线；沿第二方向的第一、第二及第三数据线，它们与第一和第二选通线交叉以限定第一和第二像素区域；第一和第二薄膜晶体管，它们分别位于第二选通线与第一数据线的交叉部分处，和第二选通线与第二数据线的交叉部分处；分别在第一和第二像素区域中的第一和第二像素电极，第一像素电极连接至第一薄膜晶体管，第二像素电极连接至第二薄膜晶体管；以及在第一和第二选通线之间的第一和第二公共线，第一和第二公共线分别与第一和第二像素电极交叠，并在第二数据线下方相互连接以覆盖该第二数据线在第一和第二选通线之间的一部分。

Description

液晶显示装置的阵列基板及其制造方法
技术领域
本发明涉及液晶显示装置，具体而言涉及液晶显示装置的阵列基板及其制造方法。
背景技术
液晶显示（LCD）装置利用液晶层中液晶分子的光学各向异性和偏振特性来产生图像。液晶分子具有细长的形状，并且能沿特定方向排列。可以通过改变施加到液晶层上的电场强度来控制这些液晶分子的排列方向。因此，液晶分子的排列方向可以通过电场来改变。根据液晶分子的排列方向可以透射并折射光以显示图像。
液晶显示装置包括具有公共电极的滤色器基板、具有像素电极的阵列基板，以及插入在该两个基板之间的液晶层。液晶显示装置由公共电极和像素电极之间感生的垂直电场驱动，并且具有较高的透光性和孔径比。
阵列基板的像素电极和滤色器基板的公共电极形成液晶电容器。顺便说一下，在提供下一个信号之前，施加到液晶电容器上的电压不会被保持，并且会泄漏并消失。因此，为了保持所施加的电压，该液晶电容器连接有存储电容器。
通常来说，存储电容器可通过两种方法来形成。一种方法可称为公共电极上存储（storage-on-common）或独立存储电容器型，其中进一步形成有存储电容器的电极，并将其连接至公共电极。另一种方法可称为选通线上存储（storage-on-gate）或前选通线（previous gate）型，其中把第（n-1）条选通线的一部分用作第n个像素的存储电容器的电极。
选通线上存储型的优点是：因为针对存储电容器的信号是通过选通线施加的，所以不需要外部的存储线。但是，选通线上存储型具有因与选通信号相耦合而存在信号干扰的缺点。
另一方面，公共电极上存储（SOC）型的优点是：不存在选通信号方面的信号干扰，因此能够保证足够的存储电容。然而，另外形成有存储线，这会导致孔径比变小。
下面将参照附图对现有技术中的SOC型液晶显示（LCD）装置进行说明。
图1是例示了根据现有技术的用于SOC型LCD装置的阵列基板的平面图。
在图1中，在基板10上以矩阵形式形成有第一和第二选通线20a、20b，以及第一、第二及第三数据线30a、30b及30c。所述第一、第二及第三数据线30a、30b及30c与所述第一和第二选通线20a、20b交叉，从而限定了第一和第二像素区域P1、P2。将扫描信号施加给所述第一和第二选通线20a、20b，并且将数据信号施加给所述第一、第二及第三数据线30a、30b及30c。
第一和第二公共线50、51形成在所述第一和第二选通线20a、20b之间。所述第一和第二公共线50、51中的每一个都具有H状形状。
第一公共线50包括水平部分50a，以及第一和第二垂直部分50b、50c。在图中所示的情况下，水平部分50a沿水平方向布置在第一像素区域P1中。在图中所示的情况下，所述第一和第二垂直部分50b、50c沿垂直方向分别从水平部分50a的各端部延伸。所述第一和第二垂直部分50b、50c与所述数据线30a、30b及30c平行，并分别与所述第一和第二数据线30a、30b相邻。
第二公共线51也包括水平部分51a和第一、第二垂直部分51b、51c。在图中所示的情况下，该水平部分51a沿所述水平方向布置在第二像素区域P2中。在图中所示的情况下，所述第一、第二垂直部分51b、51c沿垂直方向分别从水平部分51a的各端部延伸。所述第一和第二垂直部分51b、51c与所述数据线30a、30b及30c平行，并分别与所述第二、第三数据线30b、30c相邻。
第一公共线50的第二垂直部分50c通过第一和第二公共桥接线（bridge line）53、54连接至第二公共线51的第一垂直部分51b。该第一和第二公共桥接线53、54重复形成在相邻像素区域之间，并且连接相邻像素区域中的公共线。因此，基板10上的所有公共线都通过第一和第二公共桥接线53、54相互电连接，并且来自公共信号发生单元（未显示）的公共信号被施加到基板10上的所有公共线。
第一薄膜晶体管T1形成在第二选通线20b和第一数据线30a的交叉部分处。第二薄膜晶体管T2形成在第二选通线20b和第二数据线30b的交叉部分处。
第一薄膜晶体管T1包括第一栅极25a、第一半导体层（未显示）、第一源极32a以及第一漏极34a。第一栅极25a从第二选通线20b延伸进入第一像素区域P1。第一半导体层（未显示）与第一栅极25a交叠且布置在第一栅极25a上。第一源极32a从第一数据线30a延伸并布置在第一半导体层上。第一漏极34a与第一源极32a间隔开。
第二薄膜晶体管T2包括第二栅极25b、第二半导体层（未显示）、第二源极32b以及第二漏极34b。第二栅极25b从第二选通线20b延伸进入第二像素区域P2。第二半导体层（未显示）与第二栅极25b交叠且布置在第二栅极25b上。第二源极32b从第二数据线30b延伸并布置在第二半导体层上。第二漏极34b与第二源极32b间隔开。
第一半导体层包括本征非晶硅（a-Si:H）的第一有源层40a和掺杂非晶硅（n+a-Si:H）的第一欧姆接触层（未显示）。第二半导体层包括本征非晶硅（a-Si:H）的第二有源层40b和掺杂非晶硅（n+a-Si:H）的第二欧姆接触层（未显示）。
第一和第二接触孔CH1、CH2分别暴露所述第一和第二漏极34a、34b。
第一和第二像素电极70a、70b分别形成在第一和第二像素区域P1、P2中。第一像素电极70a通过第一漏极接触孔CH1接触第一漏极34a。第二像素电极70b通过第二漏极接触孔CH2接触第二漏极34b。第一和第二像素电极70a、70b由从包括氧化铟锡（ITO）和氧化铟锌（IZO）的透明导电材料组中选择的一种材料形成。
下面将参照附图对根据现有技术的SOC型LCD装置的阵列基板的截面结构进行说明。
图2是沿图1的II-II’线截取的截面图。
在图2中，在基板10上限定有第一和第二像素区域P1、P2、第一开关区域S1、第一和第二公共区域C1、C2、以及第二数据区域D2。
图1中从第二选通线20b延伸的第一栅极25a形成在包括区域P1、P2、S 1、C1、C2以及D2的基板20上。另外，第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b分别形成在第一和第二公共区域C1、C2中。第二公共桥接线54形成在第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b之间。该第二公共桥接线54把第一公共线50的第二垂直部分50c电连接至第二公共线51的第一垂直部分51b。
在第一栅极25a、第一公共线50的第二垂直部分50c、第二公共线51的第一垂直部分51b以及第二公共桥接线54上形成有栅绝缘层45。该栅绝缘层45由从包括氧化硅（SiO2）和氮化硅（SiNX）的无机绝缘材料组中选择的一种材料形成。
在栅绝缘层45上与第一栅极25a交叠处顺序形成有本征非晶硅的第一有源层40a和掺杂非晶硅的第一欧姆接触层41a。该第一有源层40a和第一欧姆接触层41a呈岛状形状并构成第一半导体层42a。
在第一半导体层42a上形成有第一源极32a和第一漏极34a。该第一源极32a从图1中的第一数据线30a延伸。该第一漏极34a与第一源极32a间隔开。另外，第二数据线30b形成在第二数据区域D2中，并与第二公共桥接线54交叠。
在第一源极32a、第一漏极34a以及第二数据线30b上形成有钝化层55。钝化层55具有用于暴露第一漏极34a的第一漏极接触孔CH1。
第一像素电极70a和第二像素电极70b形成在钝化层55上。第一像素电极70a布置在第一像素区域P1中，并通过第一漏极接触孔CH1连接至第一漏极34a。第二像素电极70b布置在第二像素区域P2中，并通过图1中的第二漏极接触孔CH2连接至图1中的第二漏极34b。
在此，第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b被布置得尽量靠近第二数据线30b，并且第二公共桥接线54连接第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b。第一像素电极70a部分地与图1中的第一公共线50的第一垂直部分50b和第二垂直部分50c交叠，并且第二像素电极70b部分地与图1中的第二公共线51的第一垂直部分51b和第二垂直部分51c交叠。
然而，在上述阵列基板中，在增加孔径比方面存在局限性。
图3是根据现有技术的SOC型LCD装置的截面图，并且对应于沿着图1中的III-III’线截取的截面。
在图3中，滤色器基板5和阵列基板10彼此面对，并且以在它们之间具有单元间隙（cell gap）g的方式贴合。所述滤色器基板5和阵列基板10各包括显示区AA和非显示区NAA。在滤色器基板5和阵列基板10之间插入有液晶层15。该液晶层15的厚度对应于单元间隙g。滤色器基板5、阵列基板10以及液晶层15构成液晶板30。背光单元90布置在阵列基板10的后表面作为光源。
虽然在图中未显示，但是在滤色器基板5与阵列基板10之间沿周边形成有密封图案。该密封图案可以由热固树脂形成。
滤色器基板5包括透明基板1、黑底12、滤色器层16、外涂（overcoat）层14以及公共电极80。黑底12形成在透明基板1的下表面，用于阻止入射到非显示区NAA上的光。滤色器层16形成在黑底12上，其包括顺序构图形成的红色子滤色器16a、绿色子滤色器16b以及蓝色子滤色器（未显示）。外涂层14形成在滤色器层16上。公共电极80形成在外涂层14上，并由透明导电材料形成。
阵列基板10包括透明基板2、第一公共线的第二垂直部分50c、第二公共线51的第一垂直部分51b、栅绝缘层45、第二数据线30b、钝化层55以及第一和第二像素电极70a、70b。第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b形成在透明基板2的上表面上，并相互间隔开以使得第二数据区域D2能够布置在其间。栅绝缘层45覆盖第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b。第二数据线30b布置在栅绝缘层45上的第二数据区域D2中。钝化层55覆盖第二数据线30b。第一和第二像素电极70a、70b以分别位于第一和第二像素区域P1、P2中的方式形成在钝化层55上，从而使第二数据线30b能够布置在其间。
在SOC型LCD装置中，由于第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b形成在第二数据线30b下方，因此即使是在第一和第二像素电极70a、70b与第二数据线30b接近的情况下，也不存在劣质图像问题，诸如由第一和第二像素电极70a、70b与第二数据线30b之间的寄生电容所引起的数据信号的变化而导致的色度亮度干扰。然而，由于第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b相互间隔开，因而降低了孔径比。
此外，布置在滤色器基板5的透明基板1的下表面上的非显示区NAA中的黑底12被设计成在两端具有约2μm的贴合边缘（attachmentmargin），以便通过考虑在对滤色器基板5和阵列基板10进行贴合时的贴合误差，来覆盖第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b。因此，孔径比因这种贴合边缘而被进一步缩小。
此外，在小尺寸（例如小于10英寸）的SOC型LCD装置中，已通过增大液晶板30的孔径比和去除背光90的光板（optical sheet）来尝试降低成本。
但是，第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b在第二数据线30b的两侧互相间隔开，并且通过图1中的与所述第二数据线30b交叠的第一和第二公共桥接线53、54而相互连接。由于曝光装置的分辨率的限制，制约了第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b之间的距离的减少。因此，难以增加孔径比。
发明内容
提供了一种用于液晶显示装置的阵列基板，其包括：基板；在所述基板上沿第一方向的第一和第二选通线；沿第二方向的第一、第二及第三数据线，它们与所述第一和第二选通线交叉以限定第一和第二像素区域；分别在所述第二选通线与所述第一数据线的交叉部分处，和所述第二选通线与所述第二数据线的交叉部分处的第一和第二薄膜晶体管；分别在所述第一和第二像素区域中的第一和第二像素电极，该第一像素电极连接至所述第一薄膜晶体管，该第二像素电极连接至所述第二薄膜晶体管；以及在所述第一和第二选通线之间的第一和第二公共线，该第一和第二公共线分别与所述第一和第二像素电极交叠，所述第一公共线的垂直部分和所述第二公共线的垂直部分与所述第二数据线交叠以覆盖所述第二数据线的除了与所述第一选通线和所述第二选通线交叉的部分以外的部分。
另一方面，提供一种液晶显示装置的阵列基板的制造方法，所述方法包括下列步骤：在基板上限定第一和第二开关区域、第一和第二像素区域、第一和第二公共区域、以及第一、第二及第三数据区域；在所述基板上形成第一和第二选通线、第一和第二栅极、以及第一和第二公共线，其中所述第一和第二选通线沿第一方向形成，所述第一和第二栅极连接至所述第二选通线，并且所述第一和第二公共线分别布置在所述第一和第二公共区域中；在所述第一和第二选通线、第一和第二栅极、以及第一和第二公共线上形成栅绝缘层；在所述栅绝缘层的覆盖所述第一和第二栅极的位置处形成第一和第二半导体层；在所述第一和第二半导体上形成第一、第二及第三数据线、第一和第二源极、以及第一和第二漏极，其中所述第一、第二及第三数据线沿第二方向形成，并与所述第一和第二选通线交叉以限定所述第一和第二像素区域，所述第一源极和第一漏极在所述第一半导体层上方相互间隔开，并且所述第二源极和第二漏极在所述第二半导体层上方相互间隔开；在所述第一、第二及第三数据线、第一和第二源极、以及第一和第二漏极上形成钝化层，该钝化层包括分别暴露所述第一和第二漏极的第一和第二接触孔；以及在所述钝化层上形成第一和第二像素电极，所述第一像素电极通过所述第一接触孔连接至所述第一漏极，所述第二像素电极通过所述第二接触孔连接至所述第二漏极，其中，所述第一和第二公共线分别与所述第一和第二像素电极交叠，并且，所述第一公共线的垂直部分和所述第二公共线的垂直部分与所述第二数据线交叠以覆盖所述第二数据线的除了与所述第一选通线和所述第二选通线交叉的部分以外的部分。
另一方面，提供一种用于液晶显示装置的阵列基板，其包括：基板；在所述基板上沿第一方向的选通线；沿第二方向的数据线，其与所述选通线交叉以限定像素区域；位于所述选通线与所述数据线的交叉部分处的薄膜晶体管；在所述像素区域中的像素电极，该像素电极连接至所述薄膜晶体管；以及在相邻选通线之间且与所述像素电极交叠的公共线，所述公共线包括沿所述第一方向的水平部分和沿所述第二方向的第一和第二垂直部分，其中，所述公共线的第一垂直部分和下一像素区域中的公共线的第二垂直部分与所述数据线交叠以覆盖所述数据线的除了分别与相邻选通线交叉的部分以外的部分。
应该理解，前面的概括描述和后面的详细描述都是示例性和解释性的，意在提供对要求的本发明的进一步解释。
附图说明
包括在此以提供对本发明的进一步说明，并且被并入说明书且构成说明书的一部分的附图，例示了本发明的实施方式并且与书面描述一起用于解释本发明的原理。
在附图中：
图1是例示根据现有技术的SOC型LCD装置的阵列基板的平面图；
图2是沿图1的II-II’线截取的截面图；
图3是根据现有技术的SOC型LCD装置的截面图，其对应于沿图1的III-III’线截取的截面；
图4是例示根据本发明的示例性实施方式的SOC型LCD装置的阵列基板的平面图；
图5A到图5H是与图4中的V-V’线相对应的阵列基板的截面图；以及
图6是根据本发明的SOC型LCD装置的截面图，其对应于沿图4中的VI-VI’线截取的截面。
具体实施方式
下面将参照附图详细描述本发明的实施方式，其实施例在附图中示出。
在本发明中，数据线在相邻选通线之间的一部分与公共线完全交叠。
图4是例示根据本发明的示例性实施方式的SOC型LCD装置的阵列基板的平面图。
图4中，在基板110上以矩阵形式形成有第一和第二选通线120a、120b、以及第一、第二及第三数据线130a、130b及130c。所述第一、第二及第三数据线130a、130b及130c与所述第一和第二选通线120a、120b交叉，从而限定了第一和第二像素区域P1、P2。扫描信号被施加到所述第一和第二选通线120a、120b，并且数据信号被施加到所述第一、第二及第三数据线130a、130b及130c。
第一和第二公共线150、151形成在所述第一和第二选通线120a、120b之间。所述第一和第二公共线150、151中的每一个都具有H状形状。
第一公共线150包括水平部分150a，以及第一和第二垂直部分150b、150c。水平部分150a布置在第一和第二选通线120a、120b之间，以及第一和第二数据线130a、130b之间。也就是说，在图示情况下，水平部分150a沿水平方向布置在第一像素区域P1中。在图示情况下，所述第一和第二垂直部分150b、150c沿垂直方向分别从水平部分150a的各端部延伸。所述第一和第二垂直部分150b、150c与所述数据线130a、130b及130c平行，并分别与所述第一和第二数据线130a、130b相邻。
第二公共线151也包括水平部分151a以及第一、第二垂直部分151b、151c。该水平部分151a布置在第一和第二选通线120a、120b之间，以及第二和第三数据线130b、130c之间。也就是说，在图示情况下，该水平部分151a沿所述水平方向布置在第二像素区域P2中。在图示情况下，所述第一、第二垂直部分151b、151c沿所述垂直方向分别从水平部分151a的各端部延伸。所述第一和第二垂直部分151b、151c与所述数据线130a、130b及130c平行，并分别与所述第二和第三数据线130b、130c相邻。
第一公共线150的水平部分150a和第二公共线151的水平部分151a相对于第一和第二选通线120a、120b倾斜。
这里，第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b与在第一选通线120a与第二选通线120b之间的第二数据线130b交叠。该第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b覆盖所述第二数据线130b的除了与第一选通线120a和第二选通线120b交叉的部分以外的部分。
虽然描述了第一和第二像素区域P1、P2，但在没有连接相邻像素区域的公共线的公共桥接线的情况下，第一和第二公共线150、151覆盖了第一、第二及第三数据线130a、130b及130c的除了与像素区域的薄膜晶体管相对应的部分以外的部分。来自于公共信号发生单元（未显示）的公共信号被稳定地施加至所述像素区域的公共线。
第一薄膜晶体管T1形成在第二选通线120b和第一数据线130a的交叉部分处。第二薄膜晶体管T2形成在第二选通线120b和第二数据线130b的交叉部分处。
第一薄膜晶体管T1包括第一栅极125a、第一半导体层（未显示）、第一源极132a以及第一漏极134a。第一栅极125a从第二选通线120b延伸进入第一像素区域P1。第一半导体层（未显示）与第一栅极125a交叠且布置在第一栅极125a上。第一源极132a从第一数据线130a延伸并布置在第一半导体层上。第一漏极134a与第一源极132a间隔开。
第二薄膜晶体管T2包括第二栅极125b、第二半导体层（未显示）、第二源极132b以及第二漏极134b。第二栅极125b从第二选通线120b延伸进入第二像素区域P2。第二半导体层（未显示）与第二栅极125b交叠且布置在第二栅极125b上。第二源极132b从第二数据线130b延伸并布置在第二半导体层上。第二漏极134b与第二源极132b间隔开。
第一半导体层包括本征非晶硅（a-Si:H）的第一有源层140a和掺杂非晶硅（n+a-Si:H）的第一欧姆接触层（未显示）。第二半导体层包括本征非晶硅（a-Si:H）的第二有源层140b和掺杂非晶硅（n+a-Si:H）的第二欧姆接触层（未显示）。
第一、第二及第三本征非晶硅图案171a、171b及171c和第一、第二及第三掺杂非晶硅图案（未显示）也可形成在第一、第二及第三数据线130a、130b及130c的下方。该第一、第二及第三本征非晶硅图案171a、171b及171c与第一和第二有源层140a、140b由相同材料形成在同一层上。该第一、第二及第三掺杂非晶硅图案与第一和第二欧姆接触层由相同材料形成在同一层上。
第一、第二及第三本征非晶硅图案171a、171b及171c具有比第一、第二及第三数据线130a、130b及130c宽的宽度，因而第一、第二及第三本征非晶硅图案171a、171b及171c的一部分暴露在第一、第二及第三数据线130a、130b及130c的边缘之外。
第一和第二接触孔CH1、CH2分别暴露所述第一和第二漏极134a、134b。
第一和第二像素电极170a、170b分别形成在第一和第二像素区域P1、P2中。第一像素电极170a通过第一漏极接触孔CH1接触第一漏极134a。第二像素电极170b通过第二漏极接触孔CH2接触第二漏极134b。第一和第二像素电极170a、170b由从包括氧化铟锡（ITO）和氧化铟锌（IZO）的透明导电材料组中选择的一种材料形成。该第一和第二像素电极170a、170b部分地与所述第一选通线120a交叠。
第一存储电容器Cst1被形成为：其中第一公共线150的水平部分150a以及第一和第二垂直部分150b、150c用作第一存储电容器Cst1的第一电极，与该第一电极交叠的第一像素电极170a用作第一存储电容器Cst1的第二电极，并且插入在第一电极与第二电极之间的绝缘层（未示出）用作介电层。
另外，第二存储电容器Cst2被形成为：其中第二公共线151的水平部分151a以及第一和第二垂直部分151b、151c用作第二存储电容器Cst2的第一电极，与该第一电极交叠的第二像素电极170b用作第二存储电容器Cst2的第二电极，并且插入在第二存储电容器Cst2的第一电极与第二电极之间的绝缘层（未示出）用作介电层。
下面将参照附图对根据本发明的SOC型LCD装置的阵列基板的制造方法进行说明。
图5A到图5H是与图4中的V-V’线相对应的阵列基板的截面图，并显示了根据本发明的SOC型LCD装置的阵列基板的制造步骤中的截面。
图5A显示了第一掩模处理中的阵列基板。在图5A中，在基板110上限定第一开关区域S1、第一和第二像素区域P1、P2、第一和第二公共区域C1、C2、第一栅区域G1以及第二数据区域D2。通过淀积栅金属层（未显示）并对所述栅金属层进行构图，在包括区域S1、P1、P2、C1、C2、G1以及D2的基板110上形成图4中的第一选通线120a、第二选通线120b、第一栅极125a和第二栅极125b。同时，在基板110上形成第一公共线150和第二公共线151。沿第一方向形成第一选通线120a和第二选通线120b。第一选通线120a和第二选通线120b相互间隔开并彼此平行。图4中的第一栅极125a和第二栅极125b从第二选通线120b延伸。另外，栅极（未显示）从第一选通线120a延伸。第一公共线150对应于第一公共区域C1，而第二公共线151对应于第二公共区域C2。
第一公共线150包括水平部分150a、图4的第一垂直部分150b以及第二垂直部分150c。水平部分150a沿着第一方向形成并且布置在第一选通线120a与第二选通线120b之间的第一像素区域P1内。图4的第一垂直部分150b和第二垂直部分150c沿着第二方向分别从水平部分150a的各端部延伸。第二垂直部分150c布置在第二数据区域D2中。
第二公共线151包括图4的水平部分151a、图4的第一垂直部分151b以及第二垂直部分151c。水平部分151a沿着第一方向形成，并且被布置在第一选通线120a与第二选通线120b之间的第二像素区域P2中。图4的第一垂直部分151b和第二垂直部分151c沿着第二方向分别从水平部分151a的各端部延伸。第一垂直部分151b布置在第二数据区域D2中。
这里，第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b完全覆盖第二数据区域D2中的除了第一选通线120a与稍后形成的第二数据线的交叉区域、以及第二选通线120b与所述第二数据线的交叉区域（即第一开关区域S1和另一开关区域（未显示））以外的区域。更具体的是，第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b在第二数据区域D2中相互接触。
因此，第一和第二公共线150、151电连接至与第一和第二像素区域P1、P2相邻的像素区域中的其他公共线。来自公共信号发生单元（未显示）的公共信号可被稳定地施加到这些公共线。
接着，在包括第一选通线120a、第二选通线120b、第一栅极125a、第二栅极125b、第一公共线150以及第二公共线151的基板110的基本整个表面上形成栅绝缘层145。该栅绝缘层145可由从包括氧化硅（SiO2）和氮化硅（SiNX）的无机绝缘材料组中选择的一种材料形成。
图5B到5H显示了第二掩模步骤中的阵列基板。
图5B中，在包括栅绝缘层145的基板110上顺序形成本征非晶硅层140a和掺杂非晶硅层141a。本征非晶硅层140a由本征非晶硅(a-Si:H)形成，而掺杂非晶硅层141a由含有杂质的掺杂非晶硅(n+a-Si:H)形成。通过淀积金属材料，在包括本征非晶硅层140a和掺杂非晶硅层141a的基板110上形成源极和漏极金属层175。该金属材料可以从包含铜(Cu)、钼(Mo)、钼合金(MoNd)、铝(Al)以及铝合金(AlNd)的导电金属材料组中选择。
也就是说，所述本征非晶硅层140a、掺杂非晶硅层141a、源极和漏极金属层175通过淀积工艺顺序形成在栅绝缘层145上。
接着通过将光刻胶施加到包括本征非晶硅层140a、掺杂非晶硅层141a、源极和漏极金属层175的基板110上来形成光刻胶层（photoresistlayer）190，并且，在光刻胶层190上设置掩模HTM。
掩模HTM包括透光部分M1、半透光部分M2和阻光部分M3。所述半透光部分M2可包括半透明层或用于减小透射光的强度和量的缝隙，从而使得光刻胶层能部分地暴露于光。包括半透明层的掩模HTM可称为半色调掩模（halftone mask），而包括缝隙的掩模HTM可以称为缝隙掩模（slit mask）。所述阻光部分M3完全地屏蔽光。所述透光部分M1透射光，并且光刻胶层完全地暴露于光下从而发生化学变化。
半透光部分M2和阻光部分M3对应于第一开关区域S1，从而使得半透光部分M2位于相邻的阻光部分M3之间。该阻光部分M3也对应于第二数据区域D2。透光部分M1对应于除了第一开关区域S1和第二数据区域D2之外的其他区域。同时，按照与图5B中的第一开关区域S1和第二数据区域D2同样的方式，将掩模HTM设置在对应于图4中第二薄膜晶体管T2的第二开关区域（未显示）、对应于第一数据线130a的第一数据区域（未显示）、以及对应于第三数据线130c的第三数据区域（未显示）之上。下文中，将省略有关第二开关区域和第一、第三数据区域的说明。
图5C中，通过图5B中的掩模HTM，将图5B中的光刻胶层190暴露在光中，随之显影，以形成第一、第二、第三及第四光刻胶图案191、192、193及194。第一和第二光刻胶图案191、192与图5B中的阻光部分M3相对应地形成在第一开关区域S1中。第三光刻胶图案193与图5B中的半透光部分M2相对应地形成在第一开关区域S1中。第四光刻胶图案194形成在第二数据区域D2中。第一、第二及第四光刻胶图案191、192及194具有与图5B中的光刻胶层190的厚度基本相同的第一厚度。第三光刻胶图案193具有小于所述第一厚度的第二厚度。所述第二厚度可以是第一厚度的一半。在除了第一开关区域S1和第二数据区域D2之外的其他区域中，去除图5B中的光刻胶层190部分，从而暴露出源极和漏极金属层175。
图5D中，利用第一、第二、第三及第四光刻胶图案191、192、193及194作为刻蚀掩模对图5C中暴露出的源极和漏极金属层175进行构图，从而分别在第一开关区域S1和第二数据区域D2上形成第一源极和漏极金属图案174a和第二数据线130b。该第二数据线130b与所述第一和第二选通线120a、120b交叉。
这里，在除了第一源极和漏极金属层175和第二数据线130b以外的区域中，去除图5C中的源极和漏极金属层175，从而暴露出图5C中的掺杂非晶硅层141a。
接着，通过干法刻蚀方法对图5C中暴露出的掺杂非晶硅层141a和本征非晶硅层140a进行去除和构图，从而形成第一有源层140a、第一欧姆接触层141a、第二本征非晶硅图案171b和第二掺杂非晶硅图案172b。此时，所述第一有源层140a和第一欧姆接触层141a被布置在第一开关区域S1中的第一源极和漏极金属图案174a之下，并具有与第一源极和漏极金属图案174a相同的尺寸和形状。第二本征非晶硅图案171b和第二掺杂非晶硅图案172b被布置在第二数据区域D2中的第二数据线130b之下，并具有与第二数据线130b相同的尺寸和形状。
第一有源层140a和第一欧姆接触层141a构成第一半导体层142a。第二本征非晶硅图案171b和第二掺杂非晶硅图案172b构成第二半导体图案173b。这里，在除了第一半导体层142a和第二半导体图案173b以外的其它区域中，去除图5C中的本征非晶硅层140a和掺杂非晶硅层141a。同时，尽管未在图中示出，但在图4中的第一数据线130a和图4中的第三数据线130c的下方形成有第一半导体图案和第三半导体图案。
在图5E中，对图5D中的第一、第二、第三及第四光刻胶图案191、192、193及194执行灰化处理，并且去除图5D中的第三光刻胶图案193以暴露出在第一、第二光刻胶图案191、192之间的第一源极和漏极金属图案174a。此时，部分地去除第一、第二及第四光刻胶图案191、192及194，以将该第一、第二及第四光刻胶图案191、192及194的所述第一厚度减半。
同时，也去除第一、第二及第四光刻胶图案191、192及194的边缘，以暴露出第一源极和漏极金属图案174a和第二数据线130b的边缘F。另外，第一光刻胶图案191与第二光刻胶图案192之间的距离变得大于图5D中第三光刻胶图案193的宽度。
在图5F中，通过利用图5E中的第一、第二及第四光刻胶图案191、192及194作为刻蚀掩模对图5E中的第一源极和漏极金属图案174a进行构图来形成第一源极132a和第一漏极134a。该第一源极132a和第一漏极134a相互间隔开。图5E中的第一源极和漏极金属图案174a可以通过湿法刻蚀方法进行构图。然后，通过利用第一源极132a和第一漏极134a作为刻蚀掩模来去除在第一源极132a与第一漏极134a之间的第一欧姆接触层141a，由此形成第一欧姆接触层141a的分开的两部分，并且暴露出在第一欧姆接触层141a的所述两部分之间的第一有源层140a。所暴露的第一有源层140a用作第一沟道ch1。也可以部分地去除所暴露的第一有源层140a。
这时，也可去除第一源极和漏极金属图案174a和第二数据线130b以及它们下面的第一欧姆接触层141a和第一掺杂非晶硅图案172的边缘F，并且第一有源层140a和第一本征非晶硅图案171a的边缘暴露在第一源极132a、第一漏极134a以及第二数据线130b之外。第一栅极125a、第一半导体层142a、第一源极132a以及第一漏极134a构成第一薄膜晶体管T1。
接着，通过剥起（strip）处理来去除图5E中剩余的第一、第二及第四光刻胶图案191、192及194。
图5G显示了第三掩模处理中的阵列基板。
在图5G中，在包括第二数据线130b和第一薄膜晶体管T1的基板110的基本整个表面上形成了钝化膜155。钝化膜155可由从包括氮化硅(SiNX)和氧化硅(SiO2)的无机绝缘材料组中或者从包括苯并环丁烯（BCB)、光丙烯的有机绝缘材料组中选择的一种材料形成。
对与图4中的第一漏极134a和第二漏极134b相对应的钝化膜155进行选择性构图，以形成图4中的第一漏极接触孔CH1和第二漏极接触孔CH2。第一漏极接触孔CH1暴露第一漏极134a，图4中的第二漏极接触孔CH2暴露图4中的第二漏极134b。
图5H显示了第四掩模处理中的阵列基板。
在图5H中，通过淀积透明导电层（未显示），并随后对该透明导电层进行构图，在具有图4中的第一漏极接触孔CH1和第二漏极接触孔CH2的钝化膜155上形成第一像素电极170a和第二像素电极170b。第一像素电极170a被布置在第一像素区域P1中，并通过第一漏极接触孔CH1连接至第一漏极134a。第二像素电极170b被布置在第二像素区域P2中，并通过图4中的第二漏极接触孔CH2连接至图4中的第二漏极134b。所述透明导电层可从包括氧化铟锡（ITO）和氧化铟锌（IZO）的透明导电材料组中选择。
现在，参照图4和图5H，形成了第一存储电容器Cst1和第二存储电容器Cst2。第一存储电容器Cst1包括：用作第一电极的第一公共线150的水平部分150a以及第一和第二垂直部分150b、150c；用作第二电极的与该第一电极交叠的第一像素电极170a；以及用作介电层的被插在所述第一电极与第二电极之间的栅绝缘层145和钝化层155。
另外，第二存储电容器Cst2包括：用作第一电极的第二公共线151的水平部分151a以及第一和第二垂直部分151b、151c；用作第二电极的与该第一电极交叠的第二像素电极170b；以及用作介电层的被插在所述第一电极与第二电极之间的栅绝缘层145和钝化层155。
这样，可以通过四个掩模处理来制造根据本发明的SOC型LCD装置的阵列基板。
图6是根据本发明的SOC型LCD装置的截面图，其对应于沿图4中的VI-VI’线截取的截面。
在图6中，滤色器基板105和阵列基板110彼此面对，并且以在它们之间具有单元间隙g的方式贴合。所述滤色器基板105和阵列基板110中的每一个都包括显示区AA和非显示区NAA。在滤色器基板105和阵列基板110之间插入有液晶层115。该液晶层115的厚度对应于单元间隙g。滤色器基板105、阵列基板110和液晶层115构成液晶板130。背光单元190设置在阵列基板110的后表面作为光源。
虽然在图中未示出，但是在滤色器基板105和阵列基板110之间沿周边形成有密封图案。该密封图案可以由热固树脂形成。
滤色器基板105包括透明基板101、黑底112、滤色层116、外涂层114以及公共电极180。黑底112形成在透明基板101的下表面上，用于屏蔽入射到非显示区NAA上的光。滤色层116形成在黑底112上并且包括顺序构图的红色子滤色器116a、绿色子滤色器116b以及蓝色子滤色器116c（未示出）。外涂层114形成在滤色层116上。公共电极180形成在外涂层114上，并且由透明导电材料形成。
阵列基板110包括透明基板102、第一公共线150的第二垂直部分150c、第二公共线151的第一垂直部分151b、栅绝缘层145、第二数据线130b、钝化层155以及第一和第二像素电极170a、170b。第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b形成在透明基板102的上表面上，并相互接触以覆盖第二数据区域D2。栅绝缘层145覆盖所述第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b。第二数据线130b布置在栅绝缘层145上的第二数据区域D2中。钝化层155覆盖第二数据线130b。所述第一和第二像素电极170a、170b分别形成在第一和第二像素区域P1、P2中的钝化层155上，而使第二数据线130b布置在其间。
在根据本发明的SOC型LCD装置中，由于第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b被设计成在第二数据线130b下相互接触，因而不需要公共桥接线。
也就是说，在图3所示现有技术中，第一公共线50的第二垂直部分50c和第二公共线51的第一垂直部分51b被设置在第二数据线30b的两侧并相互间隔开，而使得在第二数据线30b与第一公共线50的第二垂直部分50c之间的交叠区域以及在第二数据线30b与第二公共线51的第一垂直部分51b之间的交叠区域最小化。
另一方面，在本发明中，由于第一公共线150的第二垂直部分150c和第二公共线151的第一垂直部分151b被形成为在第二数据线130b下相互接触，因而可减少第一公共线150和第二公共线151分别占用第一和第二像素区域P1、P2中的面积。
因此，可将第一像素电极170a和第二像素电极170b设计得更靠近所述第二数据线130b，并且能增加第一和第二像素区域P1、P2中的第一像素电极170a和第二像素电极170b的尺寸。与现有技术相比，即使在考虑贴合边缘的情况下，也可使得黑底112的宽度减小。因此，增大了孔径比。
具体来说，当将根据本发明的SOC型LCD装置应用到小于10英寸的小尺寸装置上时，能获得显著的效果。
表1显示了根据现有技术和本发明的SOC型LCD装置的孔径比和透光率。在此，所述装置的尺寸是7英寸。
[表1]
  现有技术   本发明
  L1   42.5%   60.9%
  L2   42.5%   58.9%
  L3   6.04%   8.36%
在表1中，L1和L2显示了当把背光单元发出的光提供给液晶板时孔径比的百分比。L1是现有技术和本发明中的孔径比的最大偏离值，与现有技术相比，本发明中的孔径比增加了18.5%。L2是现有技术和本发明的孔径比的平均值，与现有技术相比，本发明中的孔径比增加了16.4%。
同时，L3显示了具有液晶显示板、偏光器和光板的LCD装置的透光率的平均值的百分比。与现有技术相比，本发明的透光率增加了2.32%。
本发明中，第一公共线和第二公共线在数据线处相互接触，因而使得SOC型LCD装置的孔径比最大化。
虽然描述了第一和第二像素作为本发明的实施方式，但是所述第一和第二像素可以具有相同的结构，并且可以重复地包括一个像素结构。更具体的是，选通线和数据线相互交叉以限定像素区域。薄膜晶体管与所述选通线和数据线相连接。像素电极形成在像素区域中，并连接至所述薄膜晶体管。公共线包括水平部分。
本领域的技术人员显然应该知道，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因此，本发明意在覆盖本发明的这些修改和变型，只要它们落入所附权利要求及其等同物的范围内。
本发明请求2008年6月12日在韩国提交的韩国专利申请No.10-2008-0055370的优先权，如在此进行全面阐述那样，为了所有目的，通过引用并入其全部内容。

Claims (11)

1.一种液晶显示装置的阵列基板，所述阵列基板包括：
基板；
在所述基板上沿第一方向的第一和第二选通线；
沿第二方向的第一、第二及第三数据线，它们与所述第一和第二选通线交叉以限定第一和第二像素区域；
第一和第二薄膜晶体管，它们分别位于所述第二选通线与所述第一数据线的交叉部分处，和所述第二选通线与所述第二数据线的交叉部分处；
第一和第二像素电极，它们分别在所述第一和第二像素区域中，所述第一像素电极连接至所述第一薄膜晶体管，所述第二像素电极连接至所述第二薄膜晶体管；以及
在所述第一和第二选通线之间的第一和第二公共线，该第一和第二公共线分别与所述第一和第二像素电极交叠，所述第一公共线的垂直部分和所述第二公共线的垂直部分与所述第二数据线交叠以覆盖所述第二数据线的除了与所述第一选通线和所述第二选通线交叉的部分以外的部分。
2.根据权利要求1所述的阵列基板，其中，所述第一公共线和所述第二公共线中的每一个都包括水平部分、第一垂直部分和第二垂直部分，所述水平部分沿所述第一方向布置，所述第一和第二垂直部分沿所述第二方向从所述水平部分延伸，其中所述第一公共线的所述第一和第二垂直部分与所述第一和第二数据线交叠，而所述第二公共线的所述第一和第二垂直部分与所述第二和第三数据线交叠。
3.根据权利要求2所述的阵列基板，其中所述第一公共线的第二垂直部分在所述第二数据线下方与所述第二公共线的第一垂直部分交叠。
4.根据权利要求2所述的阵列基板，其中，作为第一电极的所述第一公共线的水平部分以及第一和第二垂直部分、作为第二电极的所述第一像素电极、以及插入所述第一电极与所述第二电极之间的绝缘层，组成第一存储电容器。
5.根据权利要求4所述的阵列基板，其中，作为第一电极的所述第二公共线的水平部分以及第一和第二垂直部分，作为第二电极的所述第二像素电极，以及插入所述第一电极与所述第二电极之间的绝缘层，组成第二存储电容器。
6.一种液晶显示装置的阵列基板的制造方法，所述方法包括下列步骤：
在基板上限定第一和第二开关区域、第一和第二像素区域、第一和第二公共区域、以及第一、第二及第三数据区域；
在所述基板上形成第一和第二选通线、第一和第二栅极、以及第一和第二公共线，其中所述第一和第二选通线沿第一方向形成，所述第一和第二栅极连接至所述第二选通线，并且所述第一和第二公共线分别布置在所述第一和第二公共区域中；
在所述第一和第二选通线、所述第一和第二栅极、以及所述第一和第二公共线上形成栅绝缘层；
在所述栅绝缘层上覆盖所述第一和第二栅极的位置上形成第一和第二半导体层；
在所述第一和第二半导体层上形成第一、第二及第三数据线、第一和第二源极、以及第一和第二漏极，其中所述第一、第二及第三数据线沿第二方向形成，并与所述第一和第二选通线交叉以限定所述第一和第二像素区域，所述第一源极和漏极在所述第一半导体层上方相互间隔开，并且所述第二源极和漏极在所述第二半导体层上方相互间隔开；
在所述第一、第二及第三数据线、所述第一和第二源极、以及所述第一和第二漏极上形成钝化层，该钝化层包括分别暴露所述第一和第二漏极的第一和第二接触孔；以及
在所述钝化层上形成第一和第二像素电极，所述第一像素电极通过所述第一接触孔连接至所述第一漏极，所述第二像素电极通过所述第二接触孔连接至所述第二漏极，
其中，所述第一和第二公共线分别与所述第一和第二像素电极交叠，并且，所述第一公共线的垂直部分和所述第二公共线的垂直部分与所述第二数据线交叠以覆盖所述第二数据线的除了与所述第一选通线和所述第二选通线交叉的部分以外的部分。
7.根据权利要求6所述的方法，其中，所述第一公共线和所述第二公共线中的每一个都包括水平部分、第一垂直部分和第二垂直部分，该水平部分沿所述第一方向布置，该第一和第二垂直部分沿所述第二方向从所述水平部分延伸，其中所述第一公共线的第一和第二垂直部分与所述第一和第二数据线交叠，而所述第二公共线的第一和第二垂直部分与所述第二和第三数据线交叠。
8.根据权利要求7所述的方法，其中，作为第一电极的所述第一公共线的水平部分以及第一和第二垂直部分、作为第二电极的所述第一像素电极、以及插入在所述第一电极与所述第二电极之间的绝缘层，组成第一存储电容器。
9.根据权利要求8所述的方法，其中，作为第一电极的所述第二公共线的水平部分以及第一和第二垂直部分、作为第二电极的所述第二像素电极、以及插入在所述第一电极与所述第二电极之间的绝缘层，组成第二存储电容器。
10.根据权利要求6所述的方法，其中，形成第一和第二半导体层的步骤与所述形成第一、第二及第三数据线、第一和第二源极、以及第一和第二漏极的步骤是同一工序。
11.一种液晶显示装置的阵列基板，所述阵列基板包括：
基板；
在所述基板上沿第一方向的选通线；
沿第二方向的数据线，其与所述选通线交叉以限定像素区域；
位于所述选通线与所述数据线的交叉部分处的薄膜晶体管；
在所述像素区域中的像素电极，该像素电极连接至所述薄膜晶体管；以及
在相邻选通线之间的公共线，该公共线与所述像素电极交叠，并包括沿所述第一方向的水平部分和沿所述第二方向的第一和第二垂直部分，其中，所述公共线的第一垂直部分和下一像素区域中的公共线的第二垂直部分与所述数据线交叠以覆盖所述数据线的除了分别与相邻选通线交叉的部分以外的部分。
CN2008101869983A 2008-06-12 2008-12-12 液晶显示装置的阵列基板及其制造方法 Active CN101604102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0055370 2008-06-12
KR1020080055370A KR101273632B1 (ko) 2008-06-12 2008-06-12 액정표시장치용 어레이 기판 및 그 제조방법
KR1020080055370 2008-06-12

Publications (2)

Publication Number Publication Date
CN101604102A CN101604102A (zh) 2009-12-16
CN101604102B true CN101604102B (zh) 2012-10-03

Family

ID=41414413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101869983A Active CN101604102B (zh) 2008-06-12 2008-12-12 液晶显示装置的阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8274616B2 (zh)
JP (1) JP5080435B2 (zh)
KR (1) KR101273632B1 (zh)
CN (1) CN101604102B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101668380B1 (ko) * 2009-05-19 2016-10-24 삼성디스플레이 주식회사 액정 표시 장치
KR101213494B1 (ko) * 2010-05-12 2012-12-20 삼성디스플레이 주식회사 입체형 표시장치, 플렉서블 표시장치 및 상기 표시장치들의 제조방법
KR101908514B1 (ko) 2012-08-22 2018-10-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN102929060B (zh) * 2012-11-16 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20150033404A (ko) * 2013-09-24 2015-04-01 하이디스 테크놀로지 주식회사 액정표시장치
CN103760727B (zh) * 2013-12-31 2016-07-06 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶显示面板及液晶显示面板的修复方法
KR102228900B1 (ko) 2014-07-25 2021-03-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN204462602U (zh) * 2015-03-27 2015-07-08 京东方科技集团股份有限公司 阵列基板及显示装置
KR102378551B1 (ko) * 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
CN105093708A (zh) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 液晶显示面板
KR20170029681A (ko) * 2015-09-07 2017-03-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN106684101B (zh) * 2017-02-15 2019-12-20 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
US10600820B2 (en) * 2018-05-08 2020-03-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display and electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170937A (ja) * 1996-12-06 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JP2000284328A (ja) * 1999-03-31 2000-10-13 Casio Comput Co Ltd 液晶表示素子
JP2002151699A (ja) 2000-11-15 2002-05-24 Casio Comput Co Ltd アクティブマトリクス型液晶表示装置
KR100508000B1 (ko) * 2002-08-27 2005-08-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100682358B1 (ko) * 2003-11-10 2007-02-15 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 제조 방법
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자
TWI349803B (en) * 2006-10-14 2011-10-01 Chimei Innolux Corp Pixel structure, pixel array substrate and liquid crystal display
TWI333694B (en) * 2007-06-29 2010-11-21 Au Optronics Corp Pixel structure and fabrication method thereof

Also Published As

Publication number Publication date
US8274616B2 (en) 2012-09-25
JP5080435B2 (ja) 2012-11-21
US20090310048A1 (en) 2009-12-17
KR101273632B1 (ko) 2013-06-11
KR20090129225A (ko) 2009-12-16
CN101604102A (zh) 2009-12-16
JP2009301002A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
CN101604102B (zh) 液晶显示装置的阵列基板及其制造方法
KR100917503B1 (ko) 액정 표시 장치 및 그 제조 방법
CN100401174C (zh) 液晶显示器
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
CN101241278B (zh) 边缘场开关模式lcd
CN100422831C (zh) 液晶显示器件及其制造方法
CN101308294B (zh) 面内切换模式液晶显示装置及其制造方法
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
KR100486133B1 (ko) 액티브매트릭스 표시장치
CN102540604B (zh) 用于ffs模式液晶显示器件的阵列基板及其制造方法
KR100938887B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR20150026544A (ko) 액정 표시 장치
KR20040037343A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US10890815B2 (en) Display apparatus
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR100482167B1 (ko) 액정표시장치및그제조방법
CN100464235C (zh) 液晶显示器件及其制造方法
JP2001092378A (ja) アクティブマトリクス基板
KR100951840B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant