CN101593558B - 读取非易失性存储装置中的数据的方法 - Google Patents
读取非易失性存储装置中的数据的方法 Download PDFInfo
- Publication number
- CN101593558B CN101593558B CN200810131219XA CN200810131219A CN101593558B CN 101593558 B CN101593558 B CN 101593558B CN 200810131219X A CN200810131219X A CN 200810131219XA CN 200810131219 A CN200810131219 A CN 200810131219A CN 101593558 B CN101593558 B CN 101593558B
- Authority
- CN
- China
- Prior art keywords
- voltage
- bit line
- temperature
- data
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Landscapes
- Read Only Memory (AREA)
Abstract
根据本发明,提供一种读取非易失性存储装置中的数据的方法,该方法补偿根据温度变化的读取/验证结果中的变化。该方法包括感测存储单元的温度,根据感测的温度设置位线感测信号的第一电压和第二电压,使得第一电压和第二电压之差在高温增加,且第一电压和第二电压之差在低温减小,根据设置的第一电压对位线预充电,基于用于读取操作的存储单元是否被编程估计位线的电压水平的变化,根据设置的第二电压感测存储单元的数据。即使温度变化该方法也可连续地读取/验证数据。
Description
相关申请的交叉引用
本申请主张2008年5月26日提交的韩国专利申请No.10-2008-0048622的优先权,其全部内容通过引用包括在此。
技术领域
本发明涉及读取非易失性存储装置中的数据的方法。
背景技术
最近,对于电编程和擦除数据且不需要周期性重写数据的刷新功能的非易失性存储装置的需求增加。
非易失性存储装置通过施加到薄氧化物膜的强电场引起的电子运动改变存储单元的阈值电压来执行编程操作和擦除操作。
非易失性存储装置一般包括用于存储数据的存储单元以矩阵形状布置的存储单元阵列,和用于在存储单元阵列的特定存储单元中编程数据或从给定的存储单元读取数据的页面缓冲器。
页面缓冲器具有耦合到存储单元的位线对,用于临时存储要编程到存储器单元阵列的数据或从存储器单元阵列的给定存储器单元读取的数据的寄存器,用于感测特定位线或寄存器的电压水平的感测节点,以及用于控制位线和感测节点的连接的位线选择电路。
非易失性存储装置中的读取操作和验证操作确定要读取的存储单元的阈值电压是否高于读取电压或验证电压。
然而,由于温度的变化,可能以与期望的阈值电压不同的阈值电压读取存储单元。结果,使得读取裕度减少或根据读取操作和验证操作的存储单元的状态和期望状态不同。
发明内容
本发明的特征是提供一种读取非易失性存储装置中的数据的方法,该方法补偿读取/验证结果根据温度变化的变化。
根据本发明的一个示例实施例的读取非易失性存储装置中的数据的方法包括感测存储单元的温度;根据感测的温度设置位线感测信号的第一电压和第二电压,使得所述第一电压和第二电压之差在高温增加,且所述第一电压和第二电压之差在低温减小;根据设置的第一电压对位线预充电;根据用于读取操作的存储单元是否被编程来估计位线的电压水平的变化;以及根据设置的第二电压感测存储单元的数据。
根据本发明的另一示例实施例的读取非易失性存储装置中的数据的方法包括感测存储单元的温度;根据感测的温度设置位线的电压水平的估计时间,使所述估计时间在高温下减小,在低温下增加;根据具有第一电压的位线感测信号对位线预充电;在设置的估计时间期间估计位线的电压水平;以及根据具有第二电压的位线感测信号感测用于读取操作的存储单元的数据。
根据本发明的又一示例实施例读取非易失性存储装置中的数据的方法包括感测存储单元的温度;根据感测的温度设置位线感测信号的第一电压和第二电压,使得所述第一电压和第二电压之差在高温增加,且所述第一电压和第二电压之差在低温减小;根据感测的温度设置位线的电压水平的估计时间,使得所述估计时间在高温下减小,在低温下增加;根据设置的第一电压对位线预充电;在设置的估计时间期间估计位线的电压水平;根据设置的第二电压感测用于读取操作的存储单元的数据。
如上所述,即使温度变化,本发明的读取非易失性存储装置中的数据的方法也可以连续地读取数据。可将该方法应用于验证方法。也就是说,读取/验证结果根据温度变化的变化可以在验证操作中得以补偿。
附图说明
参照结合附图所考虑的以下详细说明,本发明的以上和其它特点和优点将非常明显。
图1是示出根据一般的非易失性存储装置的温度的读取裕度的变化的图;
图2是示出根据非易失性存储装置的温度的存储单元的电流变化的图;
图3是示出根据本发明的一个示例实施例的非易失性存储装置的图;
图4是示出在一般的非易失性存储装置的读取操作或验证操作中传送的信号的波形的图;
图5是示出根据本发明的一个示例实施例的非易失性存储装置的读取操作/验证操作的图;
图6是示出根据本发明的一个示例实施例的非易失性存储装置的读取操作/验证操作的流程图;
图7是示出根据本发明一个示例实施例,在非易失性存储装置的读取操作/验证操作期间根据温度设置位线感测信号或位线选择信号的电压水平的方法的图;
图8是示出根据本发明的另一示例实施例的非易失性存储装置的读取操作/验证操作的流程图;
图9是示出根据本发明一个示例实施例在非易失性存储装置的读取操作中设置位线的电压水平的估计时间的方法的图;
具体实施方式
在下文将参照附图详细说明本发明的优选实施例。
图1是示出根据一般的非易失性存储装置的温度的读取裕度的变化的图。
因为非易失性存储装置的存储单元有不同的特性,所以存储单元不具有相同的阈值电压分布。这可能由各种原因造成,如温度变化。
当特定的存储单元在高温下编程然后在低温下读取时,通过读取操作获得的阈值电压高于编程的存储单元的阈值电压。因此,具有最高阈值电压的存储单元的阈值电压和第二读取电压R2之差,即上裕度(over margin)变得更窄。结果,存储单元的阈值电压分布和具有高于第二读取电压R2的阈值电压的存储单元的阈值电压分布之差变得更窄。这样,当对多层单元编程的方法应用于非易失性存储装置时就会出现问题。
但是,当特定的存储单元在低温下编程然后在高温下读取时,通过读取操作获得的阈值电压比编程的存储单元的阈值电压小。因此,具有最小的阈值电压的存储单元的阈值电压和第一读取电压R1之差,即下裕度(undermargin)变得更窄。结果,存储单元的阈值电压分布和擦除的存储单元的阈值电压分布之差变得更窄。这样,编程的存储单元可能作为擦除的存储单元读取。
图2是示出根据非易失性存储装置的温度的存储单元的电流变化的图。
当在高温下编程的存储单元中的具有阈值电压A的存储单元低温下被读取时,存储单元的阈值电压读作B。也就是说,通过读取操作获得的阈值电压B高于编程的存储单元的阈值电压。这是因为在低温下通过单元串的电流增加时,单元电流图的斜率增加。
如图2所示,在低温下根据字线电压的存储单元的电流变化率高于在高温下根据字线电压的存储单元的电流变化率。
如图2所示,当将小于零点的电压施加到存储单元时,在低温下的感测电流比在高温下的感测电流低。在这里,零点指的是两个曲线图的交叉点。
另外,当用于确定用于读取操作的存储单元是否被编程到高于参考电压的电压的感测电流通过单元串时,在高温下的电压高于在低温下的电压。
简而言之,根据读取操作的存储单元的阈值电压根据温度而变化。
图3是示出根据本发明的一个示例实施例的非易失性存储装置的图。
本实施例的非易失性存储装置300包括具有存储单元的存储单元阵列310、位线选择电路320,位线感测电路330,数据锁存电路340,数据设置电路350,感测节点感测电路360,数据传送电路370和感测节点预充电电路380。
位线选择电路320选择性地将耦合到特定存储单元的位线耦合到位线选择电路330。
位线感测电路330选择性地将位线选择电路320耦合到感测节点SO。
数据锁存电路340临时存储要编程到特定存储单元的数据,或临时存储从某个存储单元读取的数据。
数据设置电路350输入要存储在数据锁存电路340中的数据。
感测节点感测电路360根据感测节点SO的水平将地电压施加到数据锁存电路340的特定节点。
数据传送电路370将存储在数据锁存电路340中的数据传送到感测节点SO。
感测节点预充电电路380将具有高水平的电压施加到感测节点SO。
存储单元阵列310包括用于存储数据的存储单元,用于激活选择的存储单元的字线,以及用于输入/输出存储单元的数据的位线BLe和BLo。在这里,字线和位线BLe和BLo被配置成矩阵形状。
存储单元阵列310还包括耦合在位线和存储单元间的漏极选择晶体管(drain select transistor,DST),以及耦合在共源极线和存储单元间的源极选择晶体管(source select transistor,SST)。
另外,存储单元串联设置在源极选择晶体管SST和漏极选择晶体管DST之间,并包括在一个单元串中。
存储单元的栅极耦合到字线。其中,具有共同耦合到相同字线的存储单元的组被称为页面。另外,耦合到位线的单元串并联耦合到共源极线,并形成一个块(block)。
位线选择电路320包括响应于第一位线选择信号BSLe将偶数位线BLe耦合到位线感测电路330的N-MOS晶体管N326,以及响应于第二位线选择信号BSLo将奇数位线BLo耦合到位线感测电路330的N-MOS晶体管N328。
此外,位线选择电路320还包括用于提供具有特定水平的可变电压VIRPWR的可变电压输入端,响应于第一放电信号DISCHe将偶数位线BLe耦合到可变电压输入端的N-MOS晶体管N322,以及响应于第二放电信号DISCHo将奇数位线BLo耦合到可变电压输入端的N-MOS晶体管N324。
位线感测电路330包括用于响应于位线感测信号PBSENSE将位线选择电路320选择性地耦合到感测节点SO的N-MOS晶体管N330。通过控制位线感测信号PBSENSE的电压执行读取操作或验证操作。将参照附图对此进行详细说明。
在本发明的另一示例实施例中,非易失性存储装置不包括位线感测电路330。然而,N-MOS晶体管N326和N328可在位线选择电路320中发挥作用。
感测节点预充电电路380响应于预充电信号Prechb将具有高水平的电压VDD施加到感测节点SO,并具有耦合在对应于电压VDD的端和感测节点SO之间的P-MOS晶体管P380。因此,感测节点预充电电路380响应于具有低水平的预充电信号Prechb将电压VDD施加到感测节点SO。
数据锁存电路340临时存储要编程到特定存储单元的数据,或临时存储从给定存储单元读取的数据。在数据锁存电路340中,第一逆变器IV342的输出端耦合到第二逆变器IV344的输入端,且第二逆变器IV344的输出端耦合到第一逆变器IV342的输入端。在这里,第一逆变器IV342的输出端和第二逆变器IV344的输入端的耦合点被称为第一节点Q,第二逆变器IV344的输出端和第一逆变器IV342的输入端的耦合点被称为第二节点Qb。
数据设置电路350包括用于将地电压施加到数据锁存电路340的第一节点Q的N-MOS晶体管N350和用于将地电压提供给第二节点Qb的N-MOS晶体管N352。N-MOS晶体管N350耦合在感测节点感测电路360和第一节点Q之间,并响应于第一数据设置信号RESET将从感测节点感测电路360提供的地电压施加到第一节点Q。另外,N-MOS晶体管N352耦合在感测节点感测电路360和第二节点Qb之间,并响应于第二数据设置信号SET将从感测节点感测电路360提供的地电压施加到第二节点Qb。
感测节点感测电路360根据感测节点SO的电压水平将地电压施加到数据设置电路350,并具有耦合在数据设置电路350和接地端之间的N-MOS晶体管N360。因此,感测节点感测电路360根据感测节点SO的电压水平将地电压施加到数据设置电路350。当感测节点SO的电压具有高水平时感测节点感测电路360将地电压施加到数据设置电路350。当传送具有高水平的第一数据设置信号RESET时,地电压被施加到第一节点Q。也就是说,具有低水平的数据被提供给第一节点Q。然而,当传送具有高水平的第二数据设置信号SET时,地电压被施加到第二节点Qb。换句话说,具有高水平的数据被提供给第一节点Q。
数据传送电路370选择性地将数据锁存电路340的第一节点Q的数据传送给感测节点SO,并包括用于选择性地将第一节点Q耦合到感测节点SO的数据传送晶体管N370。
在下文中,将详细说明在以上非易失性存储装置中的读取操作或验证操作。
图4是示出在一般的非易失性存储装置的读取操作或验证操作中传送的信号的波形的图。
在时间间隔T1中,感测节点预充电电路380根据具有低水平的预充电信号Prechb将感测节点SO预充电到高水平。另外,位线感测电路330将具有第一电压V1的位线感测信号PBSENSE传送到位线感测电路330。结果,位线BLe/BLo被预充电到第一预充电电压(V1-Vth)。当非易失性存储装置不包括位线感测电路330时,通过将位线选择信号BSLe/BSLo传送到晶体管N326/N328位线BLe/BLo被预充电到第一预充电电压(V1-Vth)。
在时间间隔T2中,位线的电压水平根据用于读取操作/验证操作的存储单元的阈值电压在位线估计时间间隔中变化。为了执行以上操作,停止传送位线感测信号PBSENSE或位线选择信号BSLe/BSLo,且位线和感测节点 SO断开连接。
另外,通过电压(pass voltage)被施加到字线,从而开启单元串中除了用于读取操作/验证操作的存储单元之外的存储单元。参考电压被施加到与用于读取操作/验证操作的存储单元有关的字线。由于当存储单元的阈值电压高于参考电压时存储单元不开启,因此在单元串和地之间不形成电流路径。因此,预充电的位线的电压水平不会较大地变化。
然而,由于当存储单元的阈值电压比参考电压小时开启用于读取操作/验证操作的存储单元,在单元串和地之间形成电流路径。因此,位线被放电。结果,如图4所示,位线的电压根据用于读取操作/验证操作的存储单元是否被编程而变为电压Va或Vb。
在时间间隔T3中,感测位线的电压水平,并将对应于感测的电压水平的数据存储在数据锁存电路340中。为了执行以上操作,以第二电压V2传送位线感测信号PBSENSE或位线选择信号BSLe/BSLo。另外,由于停止传送预充电信号Prechb,感测节点SO具有浮动状态,即维持高水平。
当位线的电压高于临界值(V2-Vth)时,即当用于读取操作/验证操作的存储单元的阈值电压高于参考电压时,位线感测电路330的N-MOS晶体管N330不导通。
当非易失性存储装置不包括位线感测电路330时,位线选择电路320的N-MOS晶体管N326和N328不导通。因此,感测节点SO维持高水平,且特定数据通过感测节点感测电路360存储在数据锁存电路340中。
然而,当位线的电压小于临界值(V2-Vth)时,即当用于读取操作/验证操作的存储单元的阈值电压小于参考电压时,位线感测电路330的N-MOS晶体管N330导通。
当非易失性存储装置不包括位线感测电路330时,位线选择电路320的N-MOS晶体管N326和N328导通。因此,感测节点SO耦合到具有低水平的位线,且感测节点SO被放电到低水平。结果,感测节点感测电路360不工作,且存储在数据锁存电路340中的数据被保持。
读取操作或验证操作以上述构造来执行。
图5是示出根据本发明的一个示例实施例的非易失性存储装置的读取操作/验证操作的图。
如上所述,因为在低温施加的感测电流高于在高温施加的感测电流,因 此出现问题。
在位线估计时间间隔的位线的电压水平由感测电流确定。也就是说,位线的电压被放电通过式1计算的量。
[式1]
本发明的非易失性存储装置检测外部温度,然后根据检测的温度控制感测电流,使得在低温施加小的感测电流且在高温施加相对高的感测电流。结果,根据温度变化的感测电流的差被最小化。
在下文中,将详细说明用于控制感测电流的两个方法。
第一方法通过控制位线感测信号PBSENSE或位线选择信号BSLe/BSLo的电压水平,即在预充电阶段施加的第一电压V1和当数据被感测时施加的第二电压V2来调节感测电流。
第二方法控制位线的电压水平的估计时间。将参照附图对此进行详细说明。
图6是示出根据本发明的一个示例实施例的非易失性存储装置的读取操作/验证操作的流程图。
在步骤S610,输入读取命令或验证命令。
在步骤S620,感测存储单元的温度。在本发明的一个示例实施例中,非易失性存储装置使用温度传感器来感测温度,以控制位线感测信号PBSENSE的电压水平或位线选择信号BSLe/BSLo的电压水平。
在步骤S630,根据感测的温度设置位线感测信号PBSENSE的电压水平或位线选择信号BSLe/BSLo的电压水平。
图7是示出依照本发明一个示例实施例,在非易失性存储装置的读取操作/验证操作期间根据温度来设置位线感测信号或位线选择信号的电压水平的方法的图。
如图7所示,设置在预充电阶段施加的位线感测信号PBSENSE的电压或位线选择信号BSLe/BSLo的电压,即第一电压V1,以及在数据感测阶段 施加的位线感测信号PBSENSE的电压或位线选择信号BSLe/BSLo的电压,即第二电压V2,使得电压V1和V2之差增加。换而言之,电压V1和V2之差在高温增加,电压V1和V2之差在低温减小。因此,在高温下第一电压V1增加或第二电压V2减小。另外,在低温下第一电压V1减小或第二电压V2增加。
现在参照图6,在步骤S640,根据所设置的第一电压V1对位线预充电。
如上所述,当感测节点SO被预充电到高水平时,传送具有第一电压V1的位线感测信号PBSENSE或位线选择信号BSLe/BSLo。
当由于温度高第一电压V1增加时,被预充电的位线的电压水平增加。因此,感测电流增加。然而,当因为温度低第一电压V1减小时,被预充电的位线的电压水平减小。因此,感测电流减小。
在步骤S650,根据要读取或验证的存储单元的状态在估计时间间隔期间估计位线的电压水平。
在步骤S660中,根据设置的第二电压V2执行数据感测操作。为了执行数据感测操作,传送具有第二电压V2的位线感测信号PBSENSE或位线选择信号BSLe/BSLo。另外,停止传送预充电信号Prechb,且因而感测节点SO具有浮动状态,即保持高水平。
由于在高温第二电压V2减小,尽管位线的电压水平相当地减小,通过读取操作获得的存储单元可被感测为编程的存储单元。然而,在低温第二电压V2增加。当位线的电压水平没有相当地减小时存储单元可被感测为编程的存储单元。
简而言之,本发明的非易失性存储装置根据感测的温度控制第一电压V1和第二电压V2,从而补偿由温度变化引起的变化的感测电流。
图8是示出根据本发明另一示例实施例的非易失性存储装置的读取操作/验证操作的流程图。
在步骤S810,输入读取命令或验证命令。
在步骤S820,感测存储单元的温度。
在本发明的一个示例实施例中,非易失性存储装置使用温度传感器感测温度,并根据感测的温度控制位线的电压水平的估计时间。
在步骤S830,根据感测的温度设置估计时间。可以通过包括在非易失性存储装置中的控制器来控制估计时间。
图9是示出根据本发明一个示例实施例,在非易失性存储装置的读取操作中设置位线的电压水平的估计时间的方法的图。
如图9所示,非易失性存储装置设置估计时间teval,使得当温度上升时估计时间teval减小。
具体地,估计时间teval在高温下减小。当估计时间teval减小时,根据上式1感测电流增加。
估计时间teval在低温下增加。结果,感测电流可减小。
在室温下,估计时间teval保持在恒定值。
在步骤S840,根据第一电压V1对位线预充电。如上所述,当感测节点SO被预充电到高水平时,传送具有第一电压V1的位线感测信号PBSENSE或位线选择信号BSLe/BSLo。
在步骤S850,根据用于读取操作/验证操作的存储单元的状态,在设置的估计时间期间对位线的电压水平进行估计。
随着估计时间增加,位线的电压放电更多。也就是说,所排放的电荷的量随着估计时间增大而增加,而不考虑存储单元是否被编程。这与以上图4所示的减小第二电压V2的方法具有相同的效果。
在步骤S860,根据设置的第二电压V2执行数据感测操作。
为了执行数据感测操作,传送具有第二电压V2的位线感测信号PBSENSE或位线选择信号BSLe/BSLo。
另外,停止传送预充电信号Prechb,且因而感测节点SO具有浮动状态,即保持高水平。
简而言之,非易失性存储装置根据感测的温度控制估计时间teval,从而补偿由变化的温度引起的变化的感测电流。
感测电流可以用图6和图8中的方法补偿。换句话说,非易失性存储装置控制第一电压V1和第二电压V2以改变第一电压V1和第二电压V2之差,并根据感测的温度控制估计时间teval。结果,由于变化的温度导致的变化的感测电流得到补偿。
在本说明书中提及“一个实施例”,“实施例”,“示例实施例”等,意味着与实施例相关联地说明的特定特征、结构或特性包括在本发明至少一个实施例中。在本说明书不同地方出现该短语并不一定是指同一个实施例。此外, 当结合任何实施例说明特定特征、结构或特性时,应认为结合其它实施例来实现该特征、结构或特性落在本领域技术人员的范围内。
尽管参照本发明的一些示例性实施例说明了本发明,但是应理解本领域技术人员可设计出落在本公开的原理的精神和范围内的许多其它修改和实施例。更具体地,在本公开、附图和权利要求的范围内,对于组成的部件和/或主题组合排列的布置,有可能作出各种变化和修改。除了组成的部件和/或布置的变化和修改之外,对于本领域技术人员来说可替代的使用也是明显的。
Claims (13)
1.一种读取非易失性存储装置中的数据的方法,所述方法包括:
感测存储单元的温度;
根据感测的温度设置位线感测信号的第一电压和第二电压,使得所述第一电压和第二电压之差在高温增加,且所述第一电压和第二电压之差在低温减小;
根据设置的所述第一电压对位线预充电,其中所述位线的预充电水平根据设置的所述第一电压而变化;
基于用于读取操作的存储单元是否被编程来估计所述位线的电压水平的变化;以及
根据设置的所述第二电压感测所述存储单元的数据。
2.根据权利要求1所述的方法,其中当所述温度升高时,所述第一电压增加。
3.根据权利要求1所述的方法,其中当所述温度升高时,所述第二电压减小。
4.根据权利要求1所述的方法,其中当所述温度降低时,所述第一电压减小。
5.根据权利要求1所述的方法,其中当所述温度降低时,所述第二电压增加。
6.一种读取非易失性存储装置中的数据的方法,所述方法包括:
感测存储单元的温度;
根据感测的温度设置位线的电压水平的估计时间,使得所述估计时间在高温下减小,在低温下增加;
根据具有第一电压的位线感测信号对所述位线预充电;
在设置的所述估计时间期间对所述位线的电压水平进行估计;以及
根据具有第二电压的所述位线感测信号感测用于读取操作的存储单元的数据。
7.根据权利要求6所述的方法,还包括使所述位线的电压水平放电,其中当所述估计时间增加时所述位线的电压水平放电更多。
8.一种读取非易失性存储装置中的数据的方法,所述方法包括:
感测存储单元的温度;
根据感测的温度设置位线感测信号的第一电压和第二电压,使得所述第一电压和第二电压之差在高温增加,且所述第一电压和第二电压之差在低温减小;
根据感测的温度设置位线的电压水平的估计时间,使得所述估计时间在高温下减小,在低温下增加;
根据设置的所述第一电压对所述位线预充电;
在设置的所述估计时间期间对所述位线的电压水平进行估计;
根据设置的所述第二电压感测用于读取操作的存储单元的数据。
9.根据权利要求8所述的方法,还包括使所述位线的电压水平放电,其中当所述估计时间增加时所述位线的电压水平放电更多。
10.根据权利要求8所述的方法,其中当所述温度升高时所述第一电压增加。
11.根据权利要求8所述的方法,其中当所述温度升高时所述第二电压减小。
12.根据权利要求8所述的方法,其中当所述温度降低时所述第一电压减小。
13.根据权利要求8所述的方法,其中当所述温度降低时所述第二电压增加。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080048622 | 2008-05-26 | ||
KR1020080048622A KR100908533B1 (ko) | 2008-05-26 | 2008-05-26 | 불휘발성 메모리 장치의 독출 방법 |
KR10-2008-0048622 | 2008-05-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593558A CN101593558A (zh) | 2009-12-02 |
CN101593558B true CN101593558B (zh) | 2012-11-21 |
Family
ID=41337798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810131219XA Active CN101593558B (zh) | 2008-05-26 | 2008-08-01 | 读取非易失性存储装置中的数据的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8089814B2 (zh) |
KR (1) | KR100908533B1 (zh) |
CN (1) | CN101593558B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101844963B1 (ko) * | 2011-03-07 | 2018-04-04 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 동작 방법 |
KR101845510B1 (ko) * | 2011-10-25 | 2018-04-05 | 삼성전자주식회사 | 반도체 저장 장치 및 시스템 |
US8811074B2 (en) * | 2012-04-03 | 2014-08-19 | Seagate Technology Llc | Parametric tracking to manage read disturbed data |
CN103915111B (zh) * | 2013-01-09 | 2016-08-10 | 华邦电子股份有限公司 | 存储器装置及其电源调整方法 |
CN104575606B (zh) * | 2013-10-10 | 2018-05-22 | 无锡华润上华科技有限公司 | 一种带有自检测电路的读出电路及控制方法 |
KR20150096292A (ko) * | 2014-02-12 | 2015-08-24 | 에스케이하이닉스 주식회사 | 내부 전압 생성 회로 |
KR102264207B1 (ko) | 2014-08-27 | 2021-06-14 | 삼성전자주식회사 | 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치 |
US9275741B1 (en) * | 2014-09-10 | 2016-03-01 | Western Digital Technologies, Inc. | Temperature compensation management in solid-state memory |
KR20160097006A (ko) * | 2015-02-06 | 2016-08-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 프로그램 방법 |
US9583160B1 (en) | 2015-09-04 | 2017-02-28 | Micron Technology, Inc. | Apparatuses including multiple read modes and methods for same |
US9607705B1 (en) * | 2015-09-04 | 2017-03-28 | Micron Technology, Inc. | Apparatuses and methods for charging a global access line prior to accessing a memory |
KR102377453B1 (ko) * | 2015-11-05 | 2022-03-23 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 동작 방법 |
KR20190036893A (ko) * | 2017-09-28 | 2019-04-05 | 삼성전자주식회사 | 메모리 장치 및 그것의 제어 방법 |
CN110659146A (zh) * | 2019-08-05 | 2020-01-07 | 广州妙存科技有限公司 | 一种基于温度的闪存重读方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084812A (en) * | 1998-05-19 | 2000-07-04 | Lg Semicon Co., Ltd. | Device and method for varying bit line precharge voltage in semiconductor memory |
KR20040005076A (ko) * | 2002-07-08 | 2004-01-16 | 주식회사 하이닉스반도체 | 데이터 센싱 회로 |
KR20050064033A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | 센싱전압 조정기능을 갖는 불휘발성 강유전체 메모리 장치 |
US7057958B2 (en) * | 2003-09-30 | 2006-06-06 | Sandisk Corporation | Method and system for temperature compensation for memory cells with temperature-dependent behavior |
CN1930634A (zh) * | 2005-01-13 | 2007-03-14 | 株式会社东芝 | 具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法 |
JP2007087512A (ja) * | 2005-09-22 | 2007-04-05 | Nec Electronics Corp | 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法 |
CN1954389A (zh) * | 2004-06-22 | 2007-04-25 | 富士通株式会社 | 半导体存储器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6422577B2 (en) * | 1998-11-24 | 2002-07-23 | K-2 Corporation | Foam core in-line skate frame |
KR100515060B1 (ko) * | 2003-08-13 | 2005-09-14 | 삼성전자주식회사 | 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치 |
ITRM20060652A1 (it) * | 2006-12-06 | 2008-06-07 | Micron Technology Inc | Compensazione di temperatura di segnali di memoria impiegando segnali digitali |
US20080247254A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Method for temperature compensating bit line during sense operations in non-volatile storage |
-
2008
- 2008-05-26 KR KR1020080048622A patent/KR100908533B1/ko not_active IP Right Cessation
- 2008-06-28 US US12/164,014 patent/US8089814B2/en active Active
- 2008-08-01 CN CN200810131219XA patent/CN101593558B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084812A (en) * | 1998-05-19 | 2000-07-04 | Lg Semicon Co., Ltd. | Device and method for varying bit line precharge voltage in semiconductor memory |
KR20040005076A (ko) * | 2002-07-08 | 2004-01-16 | 주식회사 하이닉스반도체 | 데이터 센싱 회로 |
US7057958B2 (en) * | 2003-09-30 | 2006-06-06 | Sandisk Corporation | Method and system for temperature compensation for memory cells with temperature-dependent behavior |
KR20050064033A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | 센싱전압 조정기능을 갖는 불휘발성 강유전체 메모리 장치 |
CN1954389A (zh) * | 2004-06-22 | 2007-04-25 | 富士通株式会社 | 半导体存储器 |
CN1930634A (zh) * | 2005-01-13 | 2007-03-14 | 株式会社东芝 | 具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法 |
JP2007087512A (ja) * | 2005-09-22 | 2007-04-05 | Nec Electronics Corp | 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100908533B1 (ko) | 2009-07-20 |
US8089814B2 (en) | 2012-01-03 |
US20090290432A1 (en) | 2009-11-26 |
CN101593558A (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101593558B (zh) | 读取非易失性存储装置中的数据的方法 | |
KR101119343B1 (ko) | 반도체 메모리 장치의 프로그램 방법 | |
KR101139133B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US7898872B2 (en) | Operating method used in read or verification method of nonvolatile memory device | |
CN102110471B (zh) | 非易失性半导体存储装置 | |
US8760951B2 (en) | Method of reading data in a non-volatile memory device | |
KR101012982B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
CN102890965B (zh) | 半导体器件及其操作方法 | |
US8179722B2 (en) | Page buffer circuit and nonvolatile memory device | |
US9129682B2 (en) | Semiconductor memory device and method of operating the same | |
US8351274B2 (en) | Semiconductor memory device and method of precharging the same with a first and second precharge voltage simultaneously applied to a bit line | |
KR20120119322A (ko) | 반도체 메모리 장치 | |
KR20110120470A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
KR101015757B1 (ko) | 불휘발성 메모리 장치의 동작 방법 | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
KR101005184B1 (ko) | 불휘발성 메모리 장치 및 그 동작 방법 | |
CN104347117B (zh) | 半导体存储装置及其擦除方法 | |
KR100672117B1 (ko) | 플래시 메모리 소자의 순간 과전류를 줄이는 프로그램 방법 | |
US20120113725A1 (en) | Nonvolatile memory device and method of programming the device | |
US7898870B2 (en) | Nonvolatile memory device having a bit line select voltage generator adapted to a temperature change | |
KR101038861B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
US20120051135A1 (en) | Flash memory device and operating method thereof | |
KR20110001057A (ko) | 불휘발성 메모리 소자의 페이지 버퍼를 이용한 프로그램 검증 방법 | |
KR20120043514A (ko) | 메모리 장치 및 그의 동작 방법 | |
KR100881520B1 (ko) | 불휘발성 메모리 장치와 불휘발성 메모리 장치의 데이터 독출 방법 및 프로그램 검증 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |