CN101584046A - 利用薄膜soi的图像传感器 - Google Patents

利用薄膜soi的图像传感器 Download PDF

Info

Publication number
CN101584046A
CN101584046A CNA2007800400197A CN200780040019A CN101584046A CN 101584046 A CN101584046 A CN 101584046A CN A2007800400197 A CNA2007800400197 A CN A2007800400197A CN 200780040019 A CN200780040019 A CN 200780040019A CN 101584046 A CN101584046 A CN 101584046A
Authority
CN
China
Prior art keywords
imageing sensor
semiconductor wafer
peel ply
donor semiconductor
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800400197A
Other languages
English (en)
Inventor
N·F·伯雷利
M·D·布拉迪
R·L·伯特
K·P·加德卡里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101584046A publication Critical patent/CN101584046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

与一个或多个实施例的图像传感器相关的系统和方法包括：使供体半导体晶片经受离子注入过程以在供体半导体晶片上形成半导体薄膜的剥离层，通过电解在剥离层与绝缘体衬底之间形成阳极接合；从供体半导体晶片分离剥离层以将剥离层转移到绝缘体衬底；以及形成邻近剥离层的多个图像传感器部件。通过电解形成阳极接合可包括向绝缘体结构以及附连到供体半导体晶片的剥离层施加热、压力和电压。图像传感器器件包括绝缘体结构、半导体薄膜、它们之间的阳极接合以及多个图像传感器部件。半导体薄膜优选地包括基本上单晶的供体半导体晶片的剥离层。

Description

利用薄膜SOI的图像传感器
背景
发明领域
本发明涉及与图像传感器相关的系统、方法和装置，该图像传感器优选地利用具体包括将半导体层转移并阳极接合到绝缘体衬底的经改进工艺而具有基本上单晶的薄膜。
相关技术的描述
数字成像近年来已成为消费者、工业、科学以及医疗成像市场中的应用的关键技术。固态图像传感器被用于摄像机、X射线设备以及科学应用，比如哈勃望远镜。这两种主要的成像技术基本上以相同的原理为基础，即当半导体曝光于光谱的可见和近IR区域中的光子时的光电响应。所释放的电子的数量与光强成比例。
图像传感器是将光子转换成累积电荷的特殊形式的半导体结构，比如绝缘体上半导体(SOI)结构。通常，图像感测涉及吸光材料中的电荷载流子(电子和空穴)的光生成、将电荷载流子分离到将传送电荷的导电触点以及对电荷的测量。图像传感器通常基于互补对称/金属氧化物半导体(CMOS)技术属于电荷耦合器件(CCD)和有源像素传感器(APS)这两种类型中之一。
在APS的光电二极管的情况下，图像传感器的像素一般被配置为p-n结(“p”表示正，“n”表示负)。p-n结在功能上是与p型半导体(例如硅)层直接接触的n型半导体层。在CCD的电容器的情况下，p-n或p-i-n配置的变型是常见的，其中“i”在此是指将p型层和n型层分离的、作为缓冲器的“本征”半导体。绝缘体层可用作电介质。在实践中，通过将n型掺杂物扩散到p型晶片的一侧形成p-n结(反之亦然)。
参考图A、图B、图C和图D，各框图分别示出阱衬底结型二极管、扩散阱二极管、双向光电检测器和光电门(photogate)的现有技术的、前侧照亮的图像传感器配置。在一片p型硅与一片n型硅紧密接触的情况下，入射光导致电子从高电子浓度区域(结的n型侧)扩散到低电子浓度区域(结的p型侧)。当电子扩散越过p-n结时，它们与在p型一侧的空穴重新结合。
该扩散通过电荷在结的两侧上的即时不平衡产生电场。横跨p-n结建立的电场形成促使电流仅在横跨该结的一个方向上流动的二极管。电子可穿过n型侧进入p型侧，并且空穴可穿过p型侧进入n型侧。其中电子扩散越过结的该区域被称为耗尽区，因为它不再包含任何移动电荷载流子。它也被称为“空间电荷区”。
图像传感器与诸如计算机和存储器芯片之类的其它半导体器件共用许多相同的处理和制造技术。迄今为止，在这种绝缘体上半导体(SOI)结构中最普遍使用的半导体材料是硅。在这篇文献中这些结构被称为绝缘体上硅结构并且也对这些结构冠以缩写“SOI”。不仅对于图像传感器，而且对于高性能薄膜晶体管以及诸如有源矩阵显示器之类的显示器，SOI技术正变得日益重要。SOI结构可包括在绝缘材料上的基本上单晶的硅(厚度一般为0.05-0.3微米(50-300nm)但在一些情况下有5微米(5000nm)厚)的薄层。
使用体硅的主要问题是优质硅的成本和供给及其利用率。一种大规模商业技术是制造丝网印刷多晶硅芯片。然而，多晶硅不利于图像传感器。对于典型的、200微米厚的体晶-Si或p-Si芯片，从晶锭或铸锭切割晶片的切口损耗为约30％，这显著地影响了总成本。在半导体工业中使用的单晶晶片可被制作成极好的图像传感器，但是费用是大规模生产所主要关心的。
因而，从成本角度来看使用薄膜是特别让人感兴趣的。薄膜图像传感器使用的原材料(硅或其它吸光体)比传统的基于晶片的图像传感器所使用的原材料的1％还少。一个特别有前景的技术是玻璃衬底上的晶体硅薄膜。该技术利用晶体硅作为光电材料的优点，以及使用薄膜方法的成本节省。即，在低成本玻璃衬底上的上述结构并不会产生图像传感器。因此，需要能够克服与现有技术相关联的问题的、涉及基于低成本且透明玻璃衬底的图像传感器的工艺和产品。
薄膜使用的挑战依赖于特定技术而变化。当前正在开发的各种薄膜技术减少了在形成图像传感器时所需的吸光材料的量(或质量)。与体材料相比这可降低处理成本(在硅薄膜的情况下)。相反，使用线锯体硅制造图像传感器导致对已制备硅的显著浪费。
考虑到对微电子制造的一些改进经过一些修改可应用于图像传感器制造，因此需要识别可应用于图像传感器的新的经修改的半导体制造技术，这些半导体制造技术可提供图像传感器所特有的优点，比如增大的填充因数、量子效率和降低的成本。
在微电子半导体世界中，为便于讨论，通常将器件称为绝缘体上半导体(SOI)结构。如此处所使用地，引用SOI结构是为了便于解释该技术而不旨在也不应当被解释为以任何方式限制本发明的范围。此处使用缩写SOI泛指绝缘体上半导体结构，包括但不限于诸如玻璃上硅(SiOG)结构之类的绝缘体上硅结构。同样，使用缩写SiOG来泛指玻璃上半导体结构，包括但不限于玻璃上硅结构。术语SiOG也旨在包括玻璃-陶瓷上半导体结构，包括但不限于玻璃-陶瓷上硅结构。缩写SOI包括SiOG结构。
获得SOI结构晶片的各种方法包括：(1)在晶格匹配衬底上外延生长硅(Si)；(2)将单晶硅晶片接合到其上已生长SiO2氧化层的另一硅晶片上，接着将上层晶片抛光或蚀刻至例如0.05到0.3微米(50-300nm)的单晶硅层；以及(3)离子注入方法，其中注入氢离子或氧离子，在注入氧离子的情况下用于在表面为硅的硅晶片中形成隐埋氧化物层，或在注入氢离子的情况下用于将薄Si层从一个硅晶片分离(剥离)以接合到具有氧化层的另一个Si晶片。
前两种方法，即外延生长和晶片-晶片接合在成本和/或接合强度和耐久性方面没有产生令人满意的结构。涉及离子注入的后一种方法已经引起了一些注意，而且，尤其是氢离子注入已被认为有优势，因为它所需要的注入能量通常比氧离子注入所需能量的50％还少并且所需剂量低两个数量级。
例如，热接合剥离工艺可用于获得热接合到衬底的剥离单晶硅薄膜。这种热接合剥离工艺包括使具有平坦表面的硅晶片经受以下步骤：(i)通过用离子轰击硅晶片表面注入，从而形成限定硅晶片的下部区域和构成薄硅膜的上部区域的微气泡层；(ii)使硅晶片的平坦表面与刚性材料层(诸如绝缘氧化物材料)接触；以及(iii)在高于进行离子轰击的温度下对硅晶片和绝缘材料组件进行热处理的第三阶段。第三阶段采用足以使薄硅膜和绝缘材料接合到一起的温度，以在微气泡中产生压力效应，并引起薄硅膜和硅晶片其余物质之间的剥离。然而，由于高温步骤，因此该工艺不与低成本玻璃衬底或玻璃-陶瓷衬底兼容。
因此需要将SOI结构制造技术进步(advance)的优点与图像传感器制造的要求相结合，同时使相关联的SOI结构制造技术进步的缺点最小化。
发明概述
根据本发明的一个或多个实施例，用于形成图像传感器器件的系统、方法和装置包括形成剥离层并将其转移到绝缘体结构。剥离层可由供体半导体晶片形成。供体半导体晶片和剥离层优选地可包括基本上单晶的半导体材料。剥离层优选地可包括在转移到绝缘体衬底之前形成的诸如导电层之类的一个或多个图像传感器部件或区域。
转移剥离层优选地可包括：通过电解在剥离层和绝缘体衬底之间形成阳极接合，并且随后利用热机应力使剥离层与供体半导体晶片分离。分离剥离层因此可曝光至少一个解理面。在剥离层已转移到绝缘体衬底之后，还可在剥离层之中、之上或上方形成至少一个图像传感器部件或区域。在转移剥离层之前或之后可执行一个或多个修整过程。修整过程的执行可形成图像传感器部件。例如，该至少一个解理面可经受至少一个修整过程，这优选地可形成一个或多个图像传感器部件。
形成剥离层可包括使供体半导体晶片的注入表面经受离子注入过程。形成剥离层还可包括使用一个或多个修整过程，比如用以在接合前清洁剥离层或者在接合前形成至少一个图像传感器部件。在接合前形成图像传感器部件可发生在使注入表面经受离子注入过程之前或之后。
在一个或多个实施例中，接合步骤可包括：加热绝缘体衬底和供体半导体晶片中至少之一；使该绝缘体衬底与供体半导体晶片的剥离层直接或间接接触；以及在该绝缘体衬底和该供体半导体晶片之间施加电压电势以促使接合。该绝缘体衬底和该半导体晶片的温度可被升高到绝缘体衬底的应变点——约150℃——内。该绝缘体衬底和该半导体晶片的温度可被升高到不同水平。该绝缘体衬底和该半导体晶片上的电压电势在约100到10000伏特之间。
将剥离层从供体半导体晶片分离可利用通过冷却经接合的绝缘体衬底、剥离层和供体半导体晶片所引起的应力来完成，从而实质上在离子注入区域发生断裂，其中该区域限定剥离层在供体半导体晶片内的边界。与离子注入区域的热膨胀系数对周围晶片的热膨胀系数的差别相配对，加热和冷却使剥离层在离子注入区域断裂并与供体半导体晶片分离。结果是接合到绝缘体的半导体薄膜。
该至少一个解理面可包括供体半导体晶片的第一解理面和剥离层的第二解理面。相对于与供体半导体晶片相关联的第一解理面，修整工艺可包括制备供体半导体晶片以便再利用。相对于与剥离层相关联的第二解理面，修整工艺可包括完成图像传感器器件。
根据本发明的一个或多个优选实施例，新的图像传感器可基于透明玻璃或玻璃陶瓷衬底上的单晶Ge、Si或GaAs膜。在基于GaAs的传感器的情况下，作为附加的优点，可在衬底和单晶GaAs层之间提供锗层。可掺杂锗层以便于将衬底用作多结图像传感器的底层(例如，后接触层)。玻璃或玻璃陶瓷衬底可与Ge、Si、GaAs或Ge/GaAs扩展匹配。经由在美国专利申请公开No.2004/0229444中描述的基于电解的阳极接合工艺可在玻璃或玻璃陶瓷衬底上获得Si、Ge、GaAs或Ge/GaAs膜的强粘合单晶层。
该工艺首先涉及对例如Ge、Si或GaAs晶片的半导体晶片的氢注入或氢和氦注入，并且在GaAs的情况下，可能继之以在GaAs晶片的表面上沉积锗膜。由于其较大的带隙，基于硅的光电二极管比基于锗的光电二极管产生较少的成像噪声，但是锗光电二极管必须用于比约1μm长的波长。随后涂敷有Ge、Si或Ge的GaAs晶片被接合到玻璃衬底，继之以Ge、Si、GaAs或GaAs/Ge的薄膜结构的分离。由此获得的SOG结构可被抛光以去除损坏区域并曝光优质单晶半导体层。该SOG结构随后可用作Si、Ge、GaAS、GaInP2、GaInAs等多个层的后续外延生长的模板以形成期望的成像传感器。除了与半导体层扩展匹配之外，玻璃还可具有足够高的应变点以承受后续沉积条件。
已知图像传感器体系结构包括许多配置，其中包括p型-本征-n型(p-i-n)结、金属绝缘体半导体(MIS)结、所谓的“串联(tandem)”结、多结以及复杂的p-n多层结构，但是本发明不限于这些结构。图像传感器领域中的普通技术人员有能力根据诸如单结对多结之类的期望产品特性制造图像传感器器件。类似地，该一个或多个图像传感器部件是在离子注入之前或之后形成还是在转移之后形成都是普通技术人员考虑了半导体材料中合适的离子穿透深度之后力所能及的决定。
注意，供体半导体晶片可以是包括基本上单晶的供体半导体晶片且可任选地包括设置在该供体半导体晶片上的外延半导体层的结构的一部分。因此剥离层(例如，接合到绝缘体衬底并与供体半导体结构分离的层)可以基本上由单晶供体半导体晶片材料形成。或者，剥离层可以基本上由外延半导体层(而且该半导体层也可包括一些单晶供体半导体晶片材料)形成。
在阅读详细技术描述之后并相关于现有SOI工艺可最佳地理解本发明的优点。尽管如此，主要优点仍然包括：图像传感器结构变型；更薄的硅膜；具有更高晶体质量的更均匀硅膜；更快的制造吞吐量；经提高的制造产量；减少的污染；以及对大衬底的可伸缩性。这些好处自然地结合以降低成本。
就可通过对供体半导体晶片进行高温处理制作的复杂结构来说，可改变图像传感器结构。所得高性能传感器随后可被传递到低成本玻璃衬底并且利用例如其余层的沉积以及完成电路所需的任何图案化来完成。
本发明允许只使用所需厚度的半导体(对于Si约10-30微米，以及对于诸如GaAs之类的直接带隙半导体为1-3微米)。可选择膜厚度以适于各种MOSFET结构和各种要成像的光的光谱。与较厚的硅膜转移到绝缘体衬底相比，其中该绝缘体衬底随后被抛光以去除损坏的表面，对于非常薄的膜对此的控制是困难的，在如本发明所述的工艺中几乎不去除材料，从而允许直接转移薄硅膜，并在其后根据需要沉积或生长附加的厚度。薄膜的使用和控制膜厚度的能力还提高控制图像传感器对各种光谱的灵敏性和选择性的能力并且减少噪声、偏移模糊(smear)和模糊。
极需均匀的膜。再一次，因为在该工艺中几乎不去除材料，所以硅膜厚度均匀性由离子注入确定。已经示出这会相当均匀，其标准偏差约为1nm。相比之下，抛光通常造成膜厚度的所去除量的5％偏差。
随着要求的不断提高，更快的吞吐量是关键的。然而，被识别用于制造SiOG的抛光技术的处理时间约为几十分钟，并且炉内退火可以是若干小时。在更均匀的膜的情况下，图像传感器对抛光或炉内退火的需要减少。
提高制造产量对于浪费和降低成本也是重要的。通过避免线锯切口损耗，可显著减少材料浪费。同样，昂贵的供体半导体晶片可被多次抛光和再利用。通过使用薄膜，同样可显著地减少材料消耗。如果避免对SOI结构的抛光，则预期可提高总制造产量。如所预期地，如果抛光工艺具有低步骤产量，则这是尤其可靠的。由于膜的晶体性质，预期工艺窗口会较大，因此预期产量会较高。
由于SOI的灵敏性质，污染会不利地影响性能，因此非常需要减少污染。考虑到这个，避免对利用磨粉浆来减小层厚度的抛光的需要减少了污染的可能。此外，避免对炉内退火的需要还避免可能在漫长的热退火工艺期间发生的污染物扩散。这在成像器件的效率中是需要重点考虑的。
该工艺可扩展到较大区域。随着用户衬底尺寸要求的增加，该可扩展性潜在地延长产品寿命。较大的图像传感器可提供附加的分辨率以使可见光的使用最大化，而可见光的使用在诸如涉及夜视和天文学的应用中可能受到限制。相比之下，对于较大衬底尺寸，表面抛光和炉内退火变得越来越困难。
特别地，本发明的优选实施例的关键优点包括：1)与现有技术中所描述的其它更昂贵的半导体膜(比如硅，如先前所已使用的)或热失配的陶瓷衬底相比，使用了低成本、扩展匹配的玻璃或玻璃陶瓷衬底；2)玻璃衬底上存在Si、Ge的单晶模板层或多层GaAs/Ge，与现有技术中使用的多晶模板不同，其被用作用以高效率地形成用于图像传感器部件的晶格匹配的、极低缺陷的半导体层的模板；3)衬底的透明允许模块制造和利用时的灵活性，包括经改善的背面照度和量子效率；4)玻璃和图像传感器的其余部分之间没有粘合剂(无干扰、无不稳定性、无附加步骤或成本等)；5)图像传感器的归因于玻璃衬底所提供保护的机械耐久性；6)图像传感器的归因于半导体膜与绝缘体衬底之间强阳极接合的机械耐久性；以及7)实现先前不能实行或不可能的图像传感器结构的设计和制造的灵活性。
当结合附图对本发明进行描述时，对本领域普通技术人员而言其它方面、特征、优点等将变得显而易见。
附图简述
为了说明本发明的各方面，其中相同标记指示相同元素，在附图中示出了当前优选的简化形式，然而应当理解，本发明不限于所示精确安排和手段，而相反应当仅由权利要求书来限定。附图并不按比例绘制，附图的各方面也不相对彼此按比例绘制。
图A、图B、图C和图D是分别示出阱衬底结型二极管、扩散阱二极管、双向光电检测器和光电门的现有技术的、前侧照亮的图像传感器配置的框图。
图1A、图1B、图1C和图1D是分别示出阱衬底结型二极管、扩散阱二极管、双向光电检测器和光电门的示例性背面照亮的图像传感器配置的框图，其各自根据本发明的一个或多个实施例。
图2A、图2B和图2C是根据本发明一个或多个实施例的示出可被执行以制造图像传感器SOI结构的工艺步骤的流程图。
图3A-C、图4A、图4B、图5A、图5B和图6-7是示出使用根据本发明一个或多个实施例的工艺形成的中间和接近最后的结构的框图。
图8A和图8B描绘了分别示出在用于形成图像传感器结构的系统中使用的工艺步骤的流程图和组件的框图。
图9描绘了根据本发明一个或多个优选实施例的简化图像传感器。
本发明的详细描述
图像传感器类型
图像传感器通常基于互补对称/金属氧化物半导体(CMOS)技术属于电荷耦合器件(CCD)和有源像素传感器(APS)这两种类型中之一。电荷耦合器件(CCD)是包括集成电路的图像传感器，其中该集成电路包含链接的或耦合的感光电容器阵列。在外部电路的控制下，每个电容器可将其电荷转移到其邻近的一个或其它电容器。一旦该阵列已曝光于图像，控制电路就使每个电容器将其内容转移到其邻近的电容器。阵列中的最后一个电容器将其电荷转储到将电荷转换成电压的放大器中。通过重复该过程，控制电路将阵列的全部内容转换成变化的电压，该电压取样、数字化并存储于存储器中。所存储的图像可被转移到打印机、存储设备或视频显示器中。
最常见的CCD体系结构包括全帧、帧转移和行间，其每一个都不同地处理快门(shutter)的问题。在全帧器件中，所有的图像区域是有源的，并且没有电子快门。机械快门必须被添加到这种类型的传感器中，否则当器件被定时或被读出时图像将变得模糊。
在帧转移CCD的情况下，一半的硅区域被不透明掩模(通常为铝)所覆盖。图像可在可接受的几个百分比的模糊的情况下从图像区域快速地转移到不透明区域或存储区域。该图像随后可在新图像并入或曝光有源区域时从存储区域缓慢地读出。帧转移器件通常不需要机械快门并且曾是早期固态广播相机的常见体系结构。帧转移体系结构的不利方面在于它需要同等全帧器件的硅表面面积的两倍；因此，它的成本约为两倍。
行间体系结构将帧转移概念向前扩展了一步并且将图像传感器的每隔一列屏蔽以便存储。在行间CCD中，仅须进行一个像素移位以从图像区域转移到存储区域；因而，快门时间可小于一微秒并且偏移模糊基本上被消除。然而，该优点是有代价的，因为成像区域现在被不透明带覆盖，该不透明带使“填充因数”下降到约50％并使有效的量子效率下降相当的量。填充因数是到达图像传感器的全部光中入射到感光表面区域的比例；或者，填充因数是感光的像素区域的百分比。有效量子效率是到达传感器的光被光电转换用于图像生成的比例。现代设计通过在行间CCD的表面上添加微型透镜以引导光离开不透明区域而到达有源区域上已解决了这一有害特性。取决于像素尺寸和整个系统的光学设计，微型透镜可使填充因数回升到90％或更多。
相比之下，有源像素传感器(APS)是包括含有像素阵列的集成电路的图像传感器，其中每个像素包含光电检测器以及三个或更多个晶体管。光电检测器通常是光电二极管，但是在一些设备中使用光电门检测器并且光电门检测器通过使用相关的二次取样可提供较低的噪声。光引起电荷在光电二极管的“寄生”电容上的积聚或集中，从而产生与入射光有关的电压变化。
第一晶体管Mrst用作用以复位器件的开关。当该晶体管导通时，光电二极管有效地连接到电源VRST，从而清除所有集中的电荷。当该复位晶体管是n型时，像素以软复位操作。第二晶体管Msf用作缓冲器(特别地，源极跟随器)，即允许在不清除所积聚电荷的情况下观测像素电压的放大器。它的电源VDD通常依赖于复位晶体管的电源。第三晶体管Msel是行选(row-select)晶体管。它是允许像素阵列的单个行由读出电子装置读取的开关。
APS通常具有被组织成行和列的二维像素阵列，由此给定行中的像素共用复位线，使得整个行同时复位。行中每个像素的行选线连在一起，任何给定列中的每个像素的输出也连在一起。因为在给定时间仅选择一行，所以没有发生输出线的竞争。通常在列的基础上应用进一步的放大器电路。
为测量图像传感器的电荷，对n型和p型阱中之一或两者以及连接到外部计量表的电极做出欧姆金属半导体接触。在n型侧产生的电子或已由结“收集”并快速移动(sweep)到n型侧的电子可在曝光期间积聚并且随后在快门期间被输出、读取和复位。复位电压的应用通过使电子与在p型区域中作为电子-空穴对产生的空穴或者在n型区域产生之后从该处快速移动穿过结的空穴重新结合使积聚的电荷放电。
由于APS可通过普通CMOS工艺产生，因此APS作为CCD的廉价替换而出现。因为CMOS是微型芯片制造的主要技术，所以CMOS图像传感器的制造更为廉价，并且信号调节电路可被结合到同一器件中。后一优点有助于减轻APS对噪声的较大的敏感度，尽管这个问题越来越小，但仍然还是问题。APS对噪声的敏感度归因于低级放大器在每个像素中的使用，这与在CCD中整个阵列使用一个高级放大器相反。APS的还有一个优点是比CCD的功耗低，但是CCD的灵敏度和动态范围比APS高。因此，CCD在诸如性能最重要的天文成像之类的实例中是优选的，而APS在诸如总成本胜于性能的相机电话之类的消费者应用中是优选的。
图像传感器结构
图像传感器一般具有感光部分和电路部分。就通常首先形成的感光部分来说，它邻近于所谓的图像传感器的背面。同样，通常稍后在感光部分之上形成电路部分，因此它邻近于图像传感器上的前侧。在前侧照亮的成像中，光进入前侧，穿过电路部分到未被电路自身阻挡的程度，并且进入感光部分。在背面照亮的成像中，光进入背面并直接进入感光部分，而没有电路阻碍。
前侧成像目前已是普遍的技术，即使电路阻挡光、使填充因数减小。在前侧成像中与CCD相比CMOS技术有缺点，这是由于归因于吸收损耗的较低量子效率，而吸收损耗是由于并入到每个像素中的三个金属-氧化物-半导体场效应晶体管(MOSFET)所引起的。有时应用微型透镜阵列通过聚焦MOSFET之间的入射光来增大填充因数，但是这增加了器件成本并且对图像质量具有其它有害影响。
背面成像也已被实践了许多年。然而，随着性能要求的提高，背面成像技术已进一步开发并且可能成为未来的主要技术。背面照亮通过产生具有可能100％填充因数的像素来消除吸收损耗，从而实现从X射线到近红外(01-1000mn)波长的可能光谱响应。背面成像的关键问题在于半导体膜必须非常薄(-10微米)，因此难以处理。该薄度还产生严重的机械耐久性问题。
较高的填充因数通常导致较高的图像灵敏度。然而，成像灵敏度不仅仅是可捕获多少光子产生的电势，而是所捕获电势中的信噪比。在厚的体硅的情况下，生成更多电子，但是其中很多是噪声。一些电子是暗电流噪声，它们根本不是由光子而来的，并且添加更多的Si体会产生更多此类噪声。暗电流包括由本底辐射产生的光电流以及半导体结的饱和电流。如果光电二极管用于作出精确的光强度测量则必须通过校准解决暗电流，并且当光电二极管用于光通信系统时暗电流还是噪声源。
一些电子由可能不为可见光图像传感器所需的IR光生成。在较薄的Si层设计的情况下，IR光谱可彻底穿过而不产生噪声。在确实希望使IR光谱成像的应用中，人们会使用较厚的Si。在较厚的Si的情况下，更有可能的是一些由光子生成的电子漂移到邻近像素位置中并且导致图像偏移模糊或模糊。
模糊在明亮图像区域中尤其是一个问题，其中有比由最近的像素可捕获的电子更多的电子生成。超出像素容量的电子溢出到邻近的像素中。如果邻近的像素也处于全容量，则电势保持行进越过阵列直至它开始溢出到较暗的图像区域中。该效应被称为图像浮散并且利用电灯泡或强反射可以在数字相片中看到。明亮物体周围的图像区域比同等胶片影像变得更模糊。有时聚焦的光线并不垂直于表面，并且较深的穿透光线可停止在邻近像素附近生成电子，这也造成图像偏移模糊和模糊。
图像传感器制造
图像传感器技术可使用体晶体硅(单晶体、晶体Si以及铸多晶体、p-Si)和通过将Si薄膜沉积(CVD、LPE、PECVD等)到衬底上获得的薄膜Si。薄膜可以是非晶体的(例如，a-Si)或者多晶体(例如，p-Si、Cu-In-Se2、CdTe)。根据本发明的优选实施例，薄膜是单晶硅。
每种半导体都具有特性带隙能量，宽泛地讲该特性带隙能量使其对某种“颜色”吸收“光”最有效，或者更精确地讲是吸收一部分光谱上的电磁辐射。仔细选择半导体来吸收期望光谱，因而从尽可能多的期望光生成电荷，同时不从非期望辐射生成电荷，其中期望与非期望之间的区别依情况而定。
半导体的晶体结构中的缺陷会相当地妨碍性能。通过“晶格匹配”半导体层在芯片的所有层形成类似的晶体结构来实现显著的缺陷减少。机械地堆叠各层是可能的，但是通常认为整体式地生长这些层(通常通过金属有机化合物化学汽相沉积)是更加实用和经济的。
薄膜Si技术也有问题，由于文献中所用的工艺温度接近Si的熔点，因此对衬底有相当大的限制(纯度、膨胀系数、接触电池的能力等)。除了Si之外，薄膜结构可由其它材料制成，包括锗(Ge)、铜-铟-镓-硒化物(CIGS)、铜-铟-硒化物(CIS)(比如一般的硫属化物Cu(InxGa1-x)(SexS1-x)2薄膜)、碲化镉(CdTe)、砷化镓(GaAs)以及磷化镓铟(GaInP2)，其中每一个都有它自己的问题。例如，GaAs图像传感器的有源层仅几微米厚，但是它们必须在单晶衬底上生长。在最终产品中，基本上95％以上的材料仅提供无源结构支持，没有任何成像功能。
除其它问题之外，以下将更多讨论的与此类化合物半导体的欧姆接触的形成比与硅的欧姆接触的形成显著地更加困难和昂贵。在GaAs的情况下，GaAs表面易于丢失砷，并且As丢失的趋势可通过金属的沉积而大大加剧。另外，As的挥发性限制了GaAs器件所能容许的沉积后退火的量。对GaAs和其它化合物半导体的一个解决方案是沉积低带隙合金接触层，与重掺杂层相反。例如，GaAs自身的带隙比AlGaAs小，因此接近其表面的GaAs层可促进欧姆特性。
一般地，III-V族和II-VI族半导体的欧姆接触技术的发展远不及Si，这可通过以下针对各种半导体材料列出的常用欧姆接触材料的数量看出：
  半导体材料   欧姆接触材料
  Si   Al、Al-Si、TiSi2、TiN、W、MoSi2、PtSi、CoSi2、WSi2
  Ge   In、AuGa、AuSb
  GaAs   AuGe、PdGe、Ti/Pt/Au
  GaN   Ti/Al/Ti/Au、Pd/Au
  InSb   In
  ZnO   InSnO2、Al
  CuIn1-xGaxSe2   Mo、InSnO2
  HgCdTe   In
例如，从制造角度来看，晶体硅晶片可通过将整铸硅锭线锯成非常薄(250到350微米)的薄片或晶片而制成。晶片通常轻度p型掺杂。在晶片的前侧进行n型掺杂剂的表面扩散。这在表面之下几百纳米处形成p-n结。划片、蚀刻、沉积、掺杂等各种方法可用于形成适于期望图像传感器体系结构(不管是APS还是CCD)的n型、p型、本征以及绝缘体区域的图案。许多图像传感器配置是已知的，本领域中的普通技术人员将会认识到这些。
接下来可应用增加耦合到图像传感器中的光的量的抗反射涂层。在过去的十年中，氮化硅因为其极好的表面钝化品质(即，它防止传感器表面处的载流子复合)已逐渐代替二氧化钛作为精选的抗反射涂层。它通常通过利用等离子增强的化学汽相沉积(PECVD)而应用于几百纳米厚的层中。
晶片随后可被金属化，由此例如使用诸如银或铝糊剂之类的金属糊剂利用丝网印刷术在表面上制作金属触点的图案。例如，图案可描绘出图像传感器的像素阵列。金属电极随后将需要某种热处理或“烧结”以与硅欧姆接触，即，使得器件的电流-电压(I-V)曲线是线性且对称的。
与硅的现代欧姆接触，诸如钛或钨二硅化物，通常是通过CVD制作的硅化物。硅化物是硅与更多正电性元素的化合物。示例性的硅化物可包括诸如与硅合金的钨、钛、钴或镍之类的高温金属。通常首先沉积过渡金属并且其次通过退火形成硅化物来形成触点，其结果是硅化物可以是非化学计量的。还可通过直接溅射化合物或者通过离子注入过渡金属然后退火来沉积硅化物触点。
铝是硅的另一重要的接触金属，其可与n型或p型半导体一起使用。与其它活性金属一样，铝通过消耗自然氧化物中的氧而有助于触点形成。硅化物已在很大程度上代替了Al，这部分地因为较难熔的材料尤其在后续的高温处理期间较不易于扩散到非期望区域中。
在制作了金属触点之后，图像传感器可被耦合到扁平线或金属丝并且被装配到有线接合包装中。图像传感器在照亮侧可具有一片钢化玻璃，并且在另一侧具有聚合物封装。钢化玻璃通常因为沉积工艺期间的高温而与非晶硅器件不相容。玻璃与图像传感器之间的粘合通常通过聚合物粘合剂层实现。邻近玻璃且在图像传感器的感光元件之前的聚合物粘合剂的存在造成若干缺点，包括附加的处理步骤和成本、在入射光到达感光元件前对入射光的干扰(失真、不同的透射率范围等)以及结构问题(不同的CTE、热稳定性、光降解等)。
薄膜SOI制造
在覆盖玻璃上直接形成III-V族半导体薄膜图像传感器可以是非常有利的，因为它减少了衬底的重量并且减少整合工艺的成本。在玻璃上直接形成的图像传感器实际上可被配置为是背面照亮的，其中入射光进入覆盖玻璃衬底侧。作为比较，研究者已研究了用于空间太阳能电池应用的玻璃衬底上的沉积多晶薄膜。晶体品质限制了具有多晶薄膜的III-V族太阳能电池的性能。类似地，多晶薄膜的低量子效率使得它们不合乎图像传感器的需要。
然而，形成薄膜结构并不是最终目的。热接合剥离工艺在刚剥离之后所得的薄膜SOI结构可能呈现出过度的表面粗糙度(例如，约10nm或更大)、过厚的硅层厚度(即使该层被认为是“薄”的)、多余的氢离子、以及对硅晶体层的注入损伤(例如，由于非晶硅层的形成)。因为SiOG材料的主要优点之一在于膜的单晶性质，所以必须修复或去除这种晶格损伤。第二，在接合工艺期间来自注入物的氢离子没有被完全去除，而且因为氢原子是电活性的，所以应当将它们从膜消除以确保器件稳定工作。最后，断裂硅层的行为会留下粗糙的表面，而已知这会引起晶体管工作劣化，所以在器件制造之前应当将表面粗糙度减少为优选小于1nm RA。
这些问题可以分别处理。例如，首先将厚(500nm)硅膜转移到玻璃。然后通过抛光将上部的420nm去除以恢复表面光洁度并消除硅的上部损坏区。然后在熔炉中将剩余硅膜在600℃下退火达8小时以使残余的氢扩散出。
在薄硅膜已从硅材料晶片剥离之后也可使用化学机械抛光(CMP)来处理SOI结构。然而，不利地是，在抛光期间CMP工艺不能在薄硅膜表面上均匀地去除材料。对于半导体薄膜而言典型的表面不均匀度(标准偏差/平均去除厚度)在3-5％的范围内。随着硅膜的厚度被更多地去除，膜厚度的差异相应地更糟糕。
对于一些玻璃上硅应用CMP工艺的上述缺点尤其是个问题，因为在一些情况下，需要去除厚达约300-400nm的材料以获得期望硅膜厚度。例如，在薄膜晶体管(TFT)制造工艺中，需要硅膜厚度在100nm或更小的范围内。
CMP工艺的另一问题是当对矩形SOI结构(例如具有尖锐转角的SOI结构)抛光时它呈现出相当差的结果。的确，与SOI结构中心处相比，上述表面不均匀度在SOI结构的转角处被放大。此外，当考虑大SOI结构时(例如针对光电应用)，所得的矩形SOI结构对于典型CMP设备(通常针对300mm标准晶片尺寸而设计)来说太大。对SOI结构的商业应用来说成本也是一个重要的因素。然而，CMP工艺在时间和金钱方面都是昂贵的。如果需要非常规CMP机器来容纳大尺寸SOI结构，则会显著地加剧成本问题。
除CMP处理之外，炉内退火(FA)可用于去除任意残余的氢。然而，高温退火与低成本玻璃或玻璃-陶瓷衬底不相容。较低温度退火(低于700℃)需要较长时间来去除残留氢，而且不能有效修复由注入引起的晶体损伤。此外，CMP和炉内退火两者都提高了成本并降低了制造产量。
与SOI结构的微电子应用相比，图像传感器更能耐受这些缺陷，但是这些缺陷仍可不利地影响图像传感器的性能。尽管诸如CMP和FA之类的修整技术可改善表面特性，但是图像传感器的缺陷耐受可使它们成本高昂。
参考图1A、图1B、图1C和图1D(有时总称为图1)，其根据本发明的一个或多个实施例分别示出图像传感器100的图像传感器变型100A、100B、100C和100D。图像传感器100的变型分别包括阱衬底结型二极管、扩散阱二极管、双向光电检测器和光电门的背面照亮的图像传感器配置，其每一个都根据本发明的一个或多个实施例。尽管被示为是背面照亮的，但是图像传感器100可被配置为是前侧照亮的。
宽泛地讲，图像传感器100可被称为SOI结构。关于这些附图，SOI结构100被例示为SiOG结构。SiOG结构100可包括玻璃制成的绝缘体衬底101、半导体薄膜102、离子迁移区103(在图5B中更详细地示出)以及诸如一个或多个p型半导体区域106、n型半导体区域108和光电门区域110之类的各种图像传感器部件104。未示出但本领域公知的附加图像传感器部件包括绝缘区、欧姆触点区、栅、源、漏、晶体管、接触线等。术语“区域”的使用可以指“层”，反之亦然。图像传感器部件通常将近似半导体薄膜102；也就是说，它们可以在半导体薄膜102之中、之上、之下、附近等。尽管图1A-1D的SOI结构仅仅部分地示出图像传感器配置并且不旨在示出操作所需的全部图像传感器部件，但是SiOG结构100具有结合图像传感器器件的适当用途。
衬底102与区域106和108的半导体材料可以是基本上单晶的材料的形式。半导体薄膜102优选地可包括基本上单晶的半导体层，因为它来自在图2和图3A中引入的供体晶片120。术语“基本上”用于描述层102、106和108以考虑半导体材料通常包含诸如晶格缺陷或晶界之类的至少一些固有或故意添加的内部或表面缺陷的事实。术语“基本上”还反映出的事实是某些掺杂剂可扭曲或以其它方式影响半导体材料的晶体结构。特别地，p型半导体层106包括p型掺杂剂，而n型半导体层108包括n型掺杂剂。当期望大多数电子空穴对在p型层106中产生时，p型层106通常将比n型层108厚。
出于讨论的目的，假定半导体层102、106、108由硅形成，除非另外指出。然而，应当理解该半导体材料可以是基于硅的半导体或诸如III-V族、II-IV族半导体等之类的任意其它类型半导体。这些材料的示例包括：硅(Si)、锗掺杂硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、磷化镓(GaP)及磷化铟(InP)。
欧姆接触区域是半导体器件上的区域，该区域被制备成使得器件的电流-电压(I-V)曲线是线性且对称的。取决于位置和用途，欧姆接触区域可包括导电窗口层。类似地，取决于位置和用途，欧姆接触区域可包括后接触层。欧姆接触区域在图像传感器中可以有各种用途，其中之一是提供偏压。对于一些图像传感器配置背面到前侧偏压可增大量子效率和信噪比。偏压也对前侧照亮有好处。尽管现有技术包括提供背面到前侧偏压的背面导电层的若干示例，但是完成这些层的工艺是麻烦且昂贵的，并且使成像器件处于易碎状态下，除非通过粘合到支承衬底来固定。为克服与现有技术相关的问题，如图9所示，本发明的优选实施例可包括提供偏压的导电层以及将导电层结合到图像传感器中的改进方法。
导电窗口层是半透明且导电的用作欧姆接触的金属层。具有欧姆窗口层的CCD的示例参考授予Holland的美国专利6,259,085 B1和授予Alexander等人的美国专利4,198,646。导电窗口层可以是透明或半透明的。示例性材料可以是铟锡氧化物，这种材料通常是通过在氧化气氛中反应溅射In-Sn靶形成的。例如，铟锡氧化物的替换物可以是掺杂铝的氧化锌、掺杂硼的氧化锌或者甚至碳纳米管。铟锡氧化物(ITO或掺杂锡的氧化铟)是氧化铟(III族)(In2O3)与氧化锡(IV族)(SnO2)的混合物，通常可以是90％重量的In2O3和10％重量的SnO2。它的薄层是透明且无色的。在块状时，它是淡黄色到灰色的。铟锡氧化物的主要特征是导电性和光学透明性的结合。然而，在薄膜沉积期间必须达成折衷，因为电荷载流子的高浓度将增大材料的导电性但是降低其透明性。最常见地，铟锡氧化物的薄膜通过电子束蒸发、物理汽相沉积或一系列溅射技术沉积在表面上。
后接触层是导电层，诸如基于导电金属的或者基于金属氧化物的导电层。被制成具有含欧姆后接触层的中间结构的CCD的示例参考授予Tohyama的美国专利5,907,767。可针对其与Si接触的热稳健性选择后接触材料。例如，后接触层可以是基于铝或诸如二硅化钛、二硅化钨或硅化镍之类的硅化物的薄膜，以下将讨论其示例。硅化物-多晶硅化合物的电气性质比单独的多晶硅要好，但是其在后续处理中不熔化。
例如，可通过诸如LPE、CVD或PECVD之类的沉积形成欧姆接触区域。同样，在剥离之后通过对半导体薄膜102进行重度掺杂可形成欧姆接触区域，如关于图2及以下中的步骤210所讨论。还可使用中间生长(mesotaxy)或外延生长。外延生长是匹配相在衬底表面上的生长，而中间生长是结晶匹配相在基质晶体表面之下的生长。在该工艺中，以足够高的能量注入离子并将其以一定剂量加入到材料中以形成次相层，并且控制温度使得靶的晶体结构不被损坏。该层的晶体取向可被设计为与靶的晶体取向相匹配，即使实际的晶体结构和晶格常数非常不同。例如，在将镍离子注入到硅晶片中之后，可以生长硅化镍层，其中硅化物的晶体取向与硅的晶体取向匹配。
使用掺杂来形成区域106或108、使用外延生长或中间生长来形成欧姆接触区域和/或使用各种其它方法来添加、去除或改变材料可被认为是形成一个或多个图像传感器部件。如果这在图2和图3B所引入的转移剥离层122之前完成，则该工艺可形成随后可与剥离层一起转移的一个或多个图像传感器部件。
就诸如导电层之类的图像传感器部件在剥离层122之上或之中形成而言，无论其是否通过外延生长、中间生长、离子注入、掺杂、蒸汽运输、汽相沉积等形成，该图像传感器部件将与剥离层122成为一体。如果在剥离层122接合到绝缘体衬底101之前图像传感器部件在剥离层122之上或之中形成，则当剥离层122接合到衬底101时该图像传感器部件将接近绝缘体衬底101。换言之，图像传感器部件将在剥离层122面对绝缘体衬底的一侧附近形成，使得例如所得图像传感器部件可处于绝缘体衬底与剥离层之间。如果首先剥离层122被接合到绝缘体衬底101并且随后在剥离层122之上或之中形成图像传感器部件，则图像传感器部件将在剥离层122的与绝缘体衬底101相对的一侧之上或附近并且因而远离绝缘体衬底101。同样，在剥离层122已接合到绝缘体衬底101之后在剥离层122之中、之上或上方形成的任何图像传感器部件区域将远离绝缘体衬底101。
如将关于图5更详细地讨论的，离子迁移区103在绝缘体衬底101与接合到绝缘体衬底101的层之间的阳极接合的任一侧上形成，在一些情况下该层可以是半导体薄膜102，或在其它情况下是诸如欧姆接触区域之类的其它图像传感器部件。在转移前图像传感器部件不存在的情况下，当剥离层122被转移到绝缘体衬底101时半导体薄膜102可直接接合到绝缘体衬底101。离子迁移区103由图5所述的阳极接合工艺产生。这些离子迁移区103在现有技术图像传感器结构中并不存在。
在此示例为玻璃衬底101的绝缘体衬底101可由氧化物玻璃或氧化物玻璃-陶瓷形成。尽管不需要，但本文所描述的实施例可包括呈现出应变点低于约1000℃的氧化物玻璃或玻璃-陶瓷。作为玻璃制造领域中的惯例，应变点是玻璃或玻璃-陶瓷具有1014.6泊(1013.6Pa.s)的粘度时的温度。在氧化物玻璃和氧化物玻璃-陶瓷之间，玻璃具有更容易制造的优点，因此使它们更宽泛地可用和更廉价。
作为示例，玻璃衬底101可由诸如康宁公司(CORNING INCORPORATED)的玻璃合成物No.1737或康宁公司的玻璃合成物NO.EAGLE2000TM制成的衬底之类的包含碱土离子的玻璃衬底形成。例如尤其在液晶显示器的制造中，这些玻璃材料具有其它用途。
此外，绝缘体衬底101优选地应当与图像传感器的成像范围，并且进而与所选半导体薄膜102的成像范围匹配。由于优选实施例使用由硅制成的、成像范围为约400到1100纳米的半导体薄膜102，要被用作衬底101的玻璃因而应当在该范围中具有很好的透射率。在该成像范围中透射率优选地应当超过90％，并且在期望波长范围上最优选地是超过95％。使用硅半导体薄膜102的优选实施例的这种玻璃的一个示例是碱土铝-硼硅酸盐，其组分的重量百分比是SiO257.7％、B2O3 8.4％、Al2O3 16.5％、MgO 0.75％、CaO 4.1％、SrO 1.9％、baO 9.4％。本领域的技术人员将会认识到，有许多具有该文献所述的适当透射率的玻璃和玻璃陶瓷可用，它们有益于本发明的用途。
玻璃衬底的厚度可在约0.1mm到约10mm的范围内，诸如在约0.5mm到约3mm的范围内。对于一些SOI结构，需要厚度大于或等于约1微米(即，0.001mm或1000nm)的绝缘层以例如避免当具有硅/二氧化硅/硅配置的标准SOI结构工作在高频率时产生的寄生电容效应。在过去，难以获得这样的厚度。根据本发明，简单地通过使用厚度大于或等于约1微米的玻璃衬底101容易获得厚度大于约1微米的绝缘层的SOI结构。玻璃衬底101的厚度下限可以是约1微米，即1000nm。
一般而言，玻璃衬底101应当足够厚以在接合工艺步骤中以及在SiOG结构100上进行的后续处理中支持半导体薄膜102。虽然玻璃衬底101在厚度上没有理论上限，但超过支持功能所需或最终成像SiOG结构100所需厚度的厚度可能是不利的，因为玻璃衬底101的厚度越大，要完成形成成像SiOG结构100的至少一些工艺步骤就越难。
氧化物玻璃或氧化物玻璃-陶瓷衬底101可以是基于二氧化硅的。因此，氧化物玻璃或氧化物玻璃-陶瓷中SiO2的摩尔百分比可大于30％摩尔百分比，也可大于40％摩尔百分比。在玻璃-陶瓷的情况下，其晶相可以是多铝红柱石、堇青石、钙长石、尖晶石、或玻璃-陶瓷领域公知的其它晶相。非基于二氧化硅的玻璃和玻璃-陶瓷可用于本发明的一个或多个实施例的实践中，但是因为它们较高的成本和/或较差性能特性一般较为不利。
类似地，对于一些应用，例如对于使用非基于硅的半导体材料的SOI结构，可能需要例如非氧化物玻璃的非基于氧化物的玻璃衬底，但因为它们较高的成本一般不具优势。如以下将更详细讨论地，在一个或多个实施例中，玻璃或玻璃-陶瓷衬底101被设计成匹配直接或间接地接合到其上的区域(可能为102、104、106、108或110)的一种或多种半导体材料(例如硅、锗等)的热膨胀系数(CTE)。该CTE匹配确保在沉积工艺的加热循环期间所需的机械性质。
对于大多数成像应用，玻璃或玻璃-陶瓷101在可见的、近UV和/或IR波长范围中可以是透明的，例如玻璃或玻璃陶瓷101在350nm到2微米波长范围中可以是透明的。具有透明或至少半透明的玻璃在背面照亮的图像传感器100A-D中尤其重要，其中光在到达图像传感器100的结构的其余部分之前进入绝缘体衬底101。然而，在前侧照亮的图像传感器100的变型中，光并不进入绝缘体衬底101，因此绝缘体衬底101是否半透明在很大程度上是不相关的，更不用说其是否透明了，在这种情况下绝缘体衬底101的选择是基于其它标准的，尤其是成本一点也不高的CTE。
虽然玻璃衬底101可由单层玻璃或玻璃-陶瓷组成，但是如果需要也可以使用层叠结构。例如，光滤色镜可层叠在绝缘体衬底101上以用于3-CCD相机。当使用层叠结构时，最靠近接合到其上的层(例如，102)的叠层可具有本文针对由单层玻璃或玻璃-陶瓷组成的玻璃衬底101所讨论的性质。离接合层较远的层也可具有那些性质，但可具有弛豫性质，因为它们不与接合层直接作用。在后一种情况下，当不再满足对玻璃衬底101指定的性质时可认为玻璃衬底101已经终结。
参考图2A、图2B和图2C(有时总称为图2)，其示出可被执行以制造根据本发明一个或多个实施例的图像传感器结构100的工艺步骤。图2A示出工艺200A，图2B示出工艺200B，以及图2C示出工艺200C。图3-6示出可在执行图2A、图2B和图2C的工艺中形成的简化的中间和接近最后的结构。
在图2和图3A的动作202中，诸如通过抛光、清洁等制备供体半导体晶片120的精制供体表面121以产生适于接合到图像传感器的后续层的相对平坦和均匀的精制供体表面121。例如，精制供体表面121可形成半导体薄膜102的下侧。出于讨论的目的，半导体晶片120可以是掺杂(n型或p型)的基本上单晶的Si晶片，但是如上所述可使用任何其它合适的半导体材料。
在工艺200A和200B的动作203或者工艺200C的动作206，也在图3B中示出，通过使离子注入表面121i(即精制供体表面121)以及在精制供体表面121上形成的任何层经受一个或多个离子注入过程以在供体半导体晶片120的精制供体表面121之下形成弱化区域，来形成剥离层122。虽然本发明的各个实施例不限于形成剥离层122的任何特定方法，但一种合适的方法是，使供体半导体晶片120的精制供体表面121经受氢离子注入过程以至少开始在供体半导体晶片120中形成剥离层122。
可使用常规技术调节注入能量以达到剥离层122的大致厚度。作为示例，可采用氢离子注入，然而也可采用其它离子或诸如硼和氢、氦和氢、或针对剥离的文献中已知的其它离子之类的混合离子。再一次，在不背离本发明精神和范围的情况下，可采用适于形成剥离层122的任何其它已知技术或将来所开发的技术。
取决于图像传感器结构100的参数、在精制供体表面121之上的区域或层的数量和厚度以及诸如CMP或FA之类的任何中间制备步骤的可能应用，可将剥离层122制作成如所需和/或如可行的一样厚或薄。如果各种设计约束条件要求剥离层122比所期望的要厚，则在动作210中层122被剥离后使用诸如CMP或抛光之类的已知质量去除方法来减小层122的厚度。然而，使用质量去除步骤增加了整个制造工艺的时间和开销并且不是图像传感器100所必需的。例如，在变型100A-D中，半导体薄膜102可以不需要特别地薄或厚；优选地，半导体薄膜102足够厚以在稍后的修整工艺中用作稳定的基础，然而在其它方面却是薄的以节约材料进而节约金钱。
图像传感器100可产生相反的问题，即剥离层122可能太薄。较厚的Si层可能是合乎图像传感器100的需要的，因为较厚的Si层会吸收更多的光。如果形成期望厚度的剥离层122所需的能量超出可用的设备参数，则可在形成剥离层122之后沉积或外延生长附加的硅。可在剥离层122被转移到玻璃衬底101之前或之后将附加的Si添加到剥离层122。如果在转移之前添加，则Si添加变为转移前一个或多个图像传感器部件104的形成过程的一部分，然而如果在转移之后添加，则Si添加变为转移后一个或多个图像传感器部件104的形成过程的一部分。无论是在转移之前还是之后，都可使用图7所述的一个或多个修整过程来形成该一个或多个图像传感器部件104。
在工艺200A和200B的动作204或者工艺200C的动作207，也在图3C中示出，可处理供体半导体晶片120上的离子注入表面121i(即精制供体表面121)以及在精制供体表面121上形成的任何层以便例如减小离子注入表面121i上的氢离子浓度。例如，可对供体半导体晶片120进行清洗和清洁，并使剥离层122的接合表面126经受轻度氧化。宽泛地讲，清洗、清洁和氧化可被认为是修整工艺。轻度氧化处理可包括氧等离子体中的处理、臭氧处理、过氧化氢处理、过氧化氢和氨水处理、过氧化氢和酸处理或这些工艺的组合。预期在这些处理期间以氢封端的表面族被氧化为羟基族，这又使接合面126的表面亲水。对于氧等离子体该处理可在室温下进行，对于氨水或酸处理该处理可在25-150℃之间的温度下进行。
图2B和图2C的动作205(其也在图4A和图4B中示出)涉及在供体半导体晶片120上形成一个或多个图像传感器部件104。图像传感器部件104可如工艺200B所述在剥离层122之后形成或者如工艺200C所述在剥离层122之前形成。但是，在剥离层122和图像传感器部件104两者都形成之后，对剥离层122的引用包括了它们两者，因为它们形成整体单元。图像传感器部件104的暴露表面将是动作208中用于接合到玻璃绝缘体衬底101的接合面126。
参考图4A和图4B(有时总称为图4)，可作为一个或多个转移前的图像传感器部件104的形成工艺的一部分来处理供体半导体晶片120。一个或多个转移前的图像传感器部件104的形成导致在剥离层122中形成可被认为是未完成的图像传感器的结构。未完成的图像传感器可包括至少半导体薄膜102和一个或多个图像传感器部件104。图4将剥离层122示为已在供体半导体晶片120的精制供体表面121上形成，此时在一个或多个转移前的图像传感器部件104的形成工艺中采取进一步的步骤。在形成一个或多个转移前的图像传感器部件104的工艺中可采取许多不同的动作。例如，图像传感器部件104的形成工艺可包括添加诸如金属之类的材料以形成欧姆接触区域，如图4A所示，或者使用中间掺杂步骤以形成p型或n型半导体区域106或108，如图4B所示。
图4A示出根据本发明一个或多个实施例的添加材料以形成诸如后接触层或导电窗口层之类的图像传感器部件。在较高的层次上，特定材料所特有的工艺是不相关的，因此所有工艺可使用一个框图示出。所相关的是可在剥离层122被转移之前添加材料。尽管示出诸如CVD或PECVD之类的简化的沉积工艺，但是该图意在表示任何可能的工艺，比如如上所述的外延生长和中间生长。在半导体薄膜102与绝缘体衬底101之间需要一个或多个层的情况下，优选地是在接合剥离层122和玻璃衬底101之前在剥离层122上沉积这些层，而不是直接沉积在玻璃衬底101上，因为动作208的阳极接合工艺按此顺序进行看起来更有效。在剥离层122附连到供体半导体晶片120时将这些层之一沉积到剥离层122上的另一个好处是放松将这些层直接沉积到玻璃衬底101上所需的工艺约束，而直接沉积对极端条件可能更加敏感。
图4B示出剥离层122的正被掺杂的离子注入表面121i，从而形成表面下的n-p结128。例如，取决于所需的配置，半导体区域106、108可由在表面上接收相反掺杂的掺杂Si晶锭制成。在变型100B的示例性实施例中，可用p型掺杂剂在n型掺杂的供体半导体晶片120的表面上进行掺杂，从而在区域106中形成表面下n-p结。此外，随后可用n型掺杂剂进一步掺杂100B中的较大区域106和相邻薄膜102以形成n+阱区域108。相反地，可用n型掺杂剂在p型掺杂的供体半导体晶片120的表面上进行掺杂，同样形成表面下n-p结。
在图2和图5A中的动作208，可将玻璃衬底101接合到剥离层122的接合面126。在美国专利申请公开No.2004/0229444中描述了一种合适的接合和分离工艺，其全部内容通过引用结合于此，其公开了制造SOI结构的工艺。
根据公开2004/0229444的一个或多个实施例，这些步骤包括：(i)将硅晶片表面暴露于氢离子注入以形成分离区域；(ii)使晶片表面与玻璃衬底接触；(iii)对晶片和玻璃衬底施加压力、温度和电压以便于它们之间的接合；以及(iv)将该结构冷却到常温以便于使玻璃衬底和硅薄层与硅晶片分离。
更一般地讲，考虑到现有技术，提供了供体衬底和受体衬底，其中供体衬底包括半导体材料(例如，Si、Ge、GaAs等)并且受体衬底包括绝缘体材料(例如氧化物玻璃或氧化物玻璃-陶瓷)。供体衬底包括第一供体外表面和第二供体外表面，其中第一供体外表面与第二供体外表面相对并且包括用于与受体衬底接合的第一接合表面。受体衬底包括第一受体外表面和第二受体外表面，其中第一受体外表面与第二受体外表面相对并且包括用于与供体衬底接合的第二接合表面。
穿过第一供体外表面注入多个离子以在第一供体外表面之下的注入深度处形成供体衬底的离子注入区，其后使第一接合表面与第二接合表面接触。在足以使供体衬底与受体衬底在第一接合表面和第二接合表面处彼此接合的一段时间内，同时：(1)向供体衬底和/或受体衬底施加力使得第一接合表面和第二接合表面被按压接触；(2)使供体衬底和受体衬底经受一般被定向为从第二受体外表面到第二供体外表面的电场；以及(3)有差别地加热供体衬底和受体衬底，使得第二供体外表面和第二受体外表面分别具有平均温度T1和T2。
选择温度T1和T2使得冷却到常温后，供体衬底和受体衬底经历有差别的收缩从而在离子注入区弱化供体衬底。其后，冷却经接合的供体衬底和受体衬底，从而在离子注入区分裂供体衬底。优选地将绝缘体材料选择成包括正离子，这些正离子在接合期间在受体衬底内在背离第二接合表面且朝向第二受体外表面的方向上运动。
以下关于本发明讨论公开2004/0229444工艺的各部分，其以各种名称为人们所知，比如阳极接合、电解、通过电解的接合以及通过电解形成阳极接合。出于本发明的目的，这些名称可互换使用。在阳极接合/电解工艺中，可对玻璃衬底101(以及剥离层122的接合表面126，如果其还没完成)进行适当的表面清洁。其后，使这些中间结构直接或间接接触以获得图5中示意性示出的配置。
在接触之前或接触之后，在温差梯度下对包括供体半导体晶片120、剥离层122、以及玻璃衬底101的结构进行加热。可将玻璃衬底101加热至比供体半导体晶片120和剥离层122更高的温度。作为示例，玻璃衬底101和供体半导体晶片120(以及剥离层122/未完成的图像传感器)之间的温差至少为1℃，但是该温差可高达约100℃到约150℃。对于热膨胀系数(CTE)与供体半导体晶片120的CTE匹配(例如与硅的CTE匹配)的玻璃该温差是合乎需要的，因为它便于稍后剥离层122因为热应力与半导体晶片120分离。可将玻璃衬底101和供体半导体晶片120的温度升至玻璃衬底101的应变点——约150℃——之内。
一旦玻璃衬底101和供体半导体晶片120之间的温差稳定，就对该中间组件施加机械压力。压力范围可在约1至约50psi之间。应用例如高于100psi的更高压力可能导致玻璃衬底101破裂。可根据诸如所用的材料以及它们的厚度之类的制造参数确定适当的压力。
接着，将电压施加到该中间组件上，例如以供体半导体晶片120为正极而玻璃衬底101为负极。施加电压电势使得玻璃衬底101中的碱或碱土离子背离半导体/玻璃界面进一步向玻璃衬底101移动。这实现两种功能：(i)形成碱或碱土离子自由界面；以及(ii)玻璃衬底101变得非常活性并且牢固地接合到供体半导体晶片120的剥离层122。
在图2和图5A的动作210，在该中间组件在上述条件下保持一段时间(例如约1小时或以下)之后，去除电压并允许该中间组件冷却至室温。然后使供体半导体晶片120和玻璃衬底101分离——如果它们还没有变得完全独立那么其中可能包括一些剥离——以获得接合到由供体半导体层120的半导体材料构成的相对较薄剥离层122的玻璃衬底101。可通过归因于热应力的离子注入区上的断裂来完成该分离。作为替换或附加，诸如水喷射切割或激光切割之类的机械应力或者化学蚀刻可用于便于分离。
参考图5B，更详细地示出了关于图1提到的离子注入区103。该结构细节尤其与玻璃衬底101和就在其上的层——剥离层122两者的界面处的阳极接合区域有关。接合工艺(动作208)将剥离层122与玻璃衬底101之间的界面转换成界面区域300。界面区域300优选地包括混合区域160和耗尽区域230。界面区域300还可包括在耗尽区域230的远边附近的一个或多个正离子聚积区域。
混合区域160具有增强的氧浓度，其厚度为T160。例如，如果诸如导电窗口层之类的图像传感器部件层存在于接合面126上，则该混合区域160可通过以导电窗口合成开始来增强，其中导电窗口合成被化学计量地耗尽氧以增强从玻璃衬底101的氧转移。该厚度T160可根据剥离层122内的参考表面170处的氧的参考浓度来限定。参考表面170与玻璃衬底101和剥离层122之间的接合面126基本上平行，并且与该面分离开距离DS1。通过使用参考表面170，混合区域160的厚度T160通常将满足关系：
T160≤200nm，
其中T160是接合面126与一表面之间的距离，其中后一表面：(i)与接合面126基本上平行，以及(ii)是离接合面126最远的表面，其中满足以下关系：
CO(x)-CO/Ref≥50％，0≤x≤T160，
其中CO(x)是作为离接合面126的距离x的函数的氧浓度，CO/Ref是在上述参考表面170处的氧浓度，并且CO(x)和CO/Ref是原子百分比。
通常，T160将显著地小于200纳米，例如在约50到约100纳米的数量级上。应当注意，CO/Ref通常将为零，从而上述关系在大多数情况下将简化为：
CO(x)≥50％，0≤x≤T160。
与耗尽区域230相结合，氧化物玻璃或氧化物玻璃-陶瓷衬底101优选地包括至少一些正离子，这些正离子在所施加电场的方向上移动，即背离接合面126并进入玻璃衬底101。例如Li+1、Na+1和/或K+1离子的碱离子是适于此目的的正离子，因为它们通常具有比通常结合到氧化物玻璃和氧化物玻璃-陶瓷中的例如碱土离子的其它类型的正离子更高的迁移率。
然而，具有除碱离子以外的正离子的氧化物玻璃和氧化物玻璃陶瓷，例如只具有碱土离子的氧化物玻璃和氧化物玻璃-陶瓷可用于本发明的实践。碱和碱土离子的浓度可在宽泛范围内变化，代表性浓度在氧化物基础上在0.1到40重量百分比之间。在碱离子的情况下，优选碱和碱土离子浓度在氧化物基础上为0.1到10重量百分比，而在碱土离子的情况下，在氧化物基础上为0-25重量百分比。
在接合步骤(动作208)中施加的电场将正离子(阳离子)进一步移动到玻璃衬底101中从而形成耗尽区域230。当氧化物玻璃或氧化物玻璃-陶瓷包含碱离子时耗尽区域230的形成尤其是合乎需要的，因为已知此类离子干扰半导体器件的工作。例如Mg+2、Ca+2、Sr+2和/或Ba+2的碱土离子也可干扰半导体器件的工作，因而耗尽区域也优选地具有降低浓度的这些离子。
已经发现耗尽区域230一旦形成就一直保持稳定，即使图像传感器100被加热到与接合工艺中所用温度相当的或者甚至在某种程度上比其更高的高温。在高温下形成之后，耗尽区域230在图像传感器的正常操作和形成温度下尤其稳定。这些因素确保在使用或进一步的器件处理中碱和碱土离子将不会从氧化物玻璃或氧化物玻璃-陶瓷101扩散回到半导体材料102中，这是从将使用电场作为接合工艺的一部分得到的重要好处。
如同选择操作参数来实现坚固接合一样，本领域技术人员根据本公开可容易地确定实现具有期望宽度和所有有关正离子的期望降低正离子浓度的耗尽区域230所需的操作参数。当存在时，耗尽区域230是根据本发明的一个或多个实施例制造的图像传感器100的特性部件。
如图6所示，在分离之后，所得结构可包括玻璃衬底101和接合于其上的半导体材料的剥离层122。刚剥离之后的SOI结构的解理面123可呈现出过度的表面粗糙度123A(在图6中抽象地描绘)、可能过度的硅层厚度(不可能用于成像应用)、以及硅层的注入损伤(例如因为氢离子和非晶硅层的形成)。
在图2和图7的动作212中，供体半导体晶片120和/或例如半导体薄膜102的剥离层122可经受一个或多个修整过程130。虽然大多数修整过程130可能会在剥离层122转移之后发生，但是一些修整过程130可在动作208的接合之前发生。例如，动作204/207和205可被认为是修整过程130。例如，每个修整过程130可包括一个或多个子过程。例如，修整过程130可包括形成各种图像传感器配置的外形所需的各种划片步骤。本领域公知的此类划片步骤可在其它修整过程130之前、之后或与其结合完成。其它修整过程可包括在各种位置添加绝缘的、封装的或钝化的区域。更一般地，只要是完成未完成的图像传感器所需要的过程，就可被认为是修整过程。
另一修整过程130可包括增大剥离层122的半导体厚度。例如，外延地生长附加半导体层132可比剥离更厚的层更便宜。剥离薄层122保留供体晶片120且减少用于实现更厚剥离层122所需的更深离子注入所需的能量。例如，可在中间生长后接触层之前添加半导体材料。在某些实施例中期望半导体层102、106和108的最终结合厚度优选地应当是例如大于10微米(即，10000nm)且小于约30微米。因此，适当厚度的剥离层122应当形成并利用附加半导体层132(例如，Si的)来增厚直至形成期望厚度。利用附加Si层132的增厚也可包括掺杂步骤。
历史地，非晶硅层厚度在约50-150nm的数量级上，而取决于注入能量和注入时间，剥离层122的厚度在约500nm的数量级上。然而，如同微电子SOI结构，对于半导体薄膜102可形成较薄的剥离层122，其中非晶硅层也必需较薄，在修整工艺中加入更多的半导体材料，如上所述。
同样根据动作212，解理面123可经受断裂后处理，其中可包括使解理面123经受抛光或退火工艺以减小粗糙度123A。而且，修整工艺可包括施加导电窗口层，比如沉积铟锡氧化物。相反地，修整工艺可包括施加后接触区域，比如导电的、基于金属的或基于金属氧化物的区域，例如通过LPE、CVD或PECVD沉积的基于铝的薄膜。如上所述，后接触层还可通过诸如镍硅化物之类的外延生长或中间生长形成。
就在剥离之前利用修整工艺形成未完成的图像传感器而言，未完成的图像传感器具有预期最终产品的较多部件，因此剥离之后较少的修整工艺是必要的。相反，由于离开了图像传感器环境半导体薄膜102在绝缘体衬底101上单独形成，并不将衬底101-薄膜102组合辨别为在任何其它绝缘体上半导体结构上的图像传感器，因此一个或多个图像传感器-特定修整过程是必要的。然而，在进行修整过程时，具有像半导体薄膜102这样的基本上单晶的层放宽了操作参数并且扩大了可选的选项及结果的范围。
特别地，在存在或不存在其它图像传感器部件104的情况下，薄膜102的形成使得高级的、多结成像器件的形成更加灵活。例如，依赖于晶体Si的薄膜102，制造商可开发晶体Si对GaAs、Ge以及GaInP2的不同比热容以形成GaAs、Ge以及GaInP2的各种多结层，从而形成依赖于光电池技术的进展的新的图像传感器。任选地，如图9的优选实施例所描述，薄膜102可包括Ge或GaAs或者掺杂的Ge/GaAs层。
现在将参考上述SiOG工艺以及进一步的细节描述本发明的替换实施例。例如，将剥离层122与供体半导体晶片120分离的结果会产生供体半导体晶片120的第一解理面和剥离层122的第二解理面123。如上所述，可将修整工艺130应用到剥离层122的第二解理面123上。作为附加或替换，可将修整工艺130应用到供体半导体晶片120的第一解理面上(使用上述技术中的一种或多种)，例如抛光。
在本发明另一实施例中，供体半导体晶片120可以是供体结构的一部分，包括基本上单晶的供体半导体晶片120和设置在供体半导体晶片120上的外延半导体层。(在2005年6月23日提交的共同待审的美国专利申请No.：11/159,889中可找到在SOI环境中外延生长的半导体层的细节，其全部内容通过引用结合于此。)因此，剥离层122基本上可由外延半导体层(而且也可能包括一些来自晶片120的单晶供体半导体晶片材料)形成。因此，可将上述修整工艺应用到基本上由外延半导体材料和/或外延半导体材料与单晶半导体材料的组合形成的剥离层122的解理面123上。
如示出示例性形成步骤802-808的图8A以及示出示例性系统800的图8B所描绘，图像传感器形成工艺可被自动化，更具体地是在用于形成图像传感器100的系统800中被自动化。系统800可包括操纵图像传感器100以进行处理的图像传感器操纵组件810(更一般地，或SOI操纵组件810)以及图像传感器/SOI处理组件820。SOI处理组件820可包括诸如制备或修整系统825和转移或接合系统827之类的各种子系统，这些子系统用于制造由绝缘体上半导体操纵组件810操纵的图像传感器100。它可被称为中间结构直至完成图像传感器。
例如，当制备剥离层122时(步骤802)，操纵组件810可在SOI处理组件820内运送和定位需要完成的图像传感器100以允许进行阳极接合(步骤804)。在SOI处理组件820内对接合到剥离层122的衬底101的进一步运送和定位(步骤806)可允许剥离和修整的附加动作210和212分别进行(步骤808)。
参考图9，其描绘了根据本发明一个或多个优选实施例的变型100E的简化图像传感器100。根据一个或多个优选实施例，首先将用作背面到前侧偏压的背面透明电极的、任选的欧姆接触窗口层施加到n型硅供体晶片，其中首先利用用作电极的掺杂多晶硅涂敷硅晶片。为示出偏压的优点，与图1类似地，图9示出大多数入射光线终结于N-Si薄膜层并且在那里生成电子。可用注入能量为从1Kev到1000Kev的氢注入n型硅供体晶片。与该能量范围相关的注入深度范围是从0.02到17微米。因而通过调节注入能量获得期望的硅厚度。注入剂量可以是从1.1016到10.1016离子/cm2。晶片随后可通过化学方法清洁并且经受氧等离子体处理以氧化表面族。随后可用标准清洁技术清洗具有与硅匹配的热膨胀且厚度为0.6-0.7mm的碱-铝-硼硅酸盐玻璃晶片，比如利用清洁剂和蒸馏水然后用稀酸洗涤来清洁表面。然后加热玻璃和硅，其中玻璃的温度为约100℃，比硅的温度高。玻璃和硅晶片的温度可分别在玻璃的应变点温度之下约350℃和450℃。然而可使两个晶片接触并将其放置在接合系统中，其中使薄的多晶硅接触玻璃。可在晶片上施加1000V的电压，并且在冷却和去除所施加的电压之前施加5-10psi的压力10分钟。所施加的电压因变于决定玻璃晶片电导率的玻璃或玻璃-陶瓷合成物。
接合到玻璃的硅薄膜可与母晶片分离，其中获得与玻璃的非常坚固的接合。SOG晶片随后经受修整过程130以制造CCD或CMOS结构。例如，具有Si薄膜102的玻璃晶片101随后可被抛光、退火或修复以去除被损伤的硅顶层并且暴露优质的层表面。取决于期望结构，工艺步骤可包括用磷或硼离子掺杂、Si或GaAs的外延生长、栅电极材料的沉积以及各种光刻蚀刻。
该晶片可用作生长外延结构的衬底以形成图像传感器。材料的示例可包括GaAs、GaInP/GaAs、GaxInyP/Gac、IndAs/Ge以及本领域已知的其它材料。各种工艺可用于沉积外延膜，包括CVST(封闭空间蒸汽运输)、MOCVD(有机金属化学汽相沉积)、MBE(分子束外延)以及本领域已知的其它工艺。可以使用诸如AlGaAs、InGaP或ZnSe的宽带隙外延层之类的许多表面钝化窗口层以及其它封装或钝化层，并且可使用表面处理来完成传感器。同样，取决于器件设计，欧姆接触可应用于不同的配置。
通过使用用于成像器件的这种SOG结构100而可用的附加设计参数——包括改变经接合的半导体薄膜102的厚度以及操纵前侧结构的自由度而不遮蔽背面照亮——可由于优化器件的量子效率和/或减小制造复杂性及成本的优点而被使用。即使对于前侧照亮的器件设计也可获得这些好处。更大的设计灵活性可能会实现一些先前不可行或不可能的、新的成像器件设计和/或装配式结构。
尽管关于特定实施例在此描述了本发明，但是应当理解，这些实施例仅仅是对本发明的原理和应用的说明。因此应当理解，可对这些说明性实施例作出许多修改，并且可设计其它安排而不背离由所附权利要求书所限定的本发明的精神和范围。

Claims (45)

1.一种形成图像传感器的方法，所述方法包括：
形成供体半导体晶片的剥离层，其中形成所述剥离层包括使所述供体半导体晶片经受离子注入过程；
在所述剥离层与绝缘体衬底之间形成阳极接合；
从所述供体半导体晶片分离所述剥离层，从而暴露至少一个解理面；以及
形成邻近所述剥离层的多个图像传感器部件。
2.如权利要求1所述的方法，其特征在于，还包括：使所述剥离层和/或供体半导体晶片经受至少一个修整过程。
3.如权利要求2所述的方法，其特征在于，所述剥离层在接合之前经受所述至少一个修整过程。
4.如权利要求2所述的方法，其特征在于，所述供体半导体晶片在所述离子注入过程之前经受所述至少一个修整过程。
5.如权利要求4所述的方法，其特征在于，使所述供体半导体晶片经受所述至少一个修整过程形成至少一个图像传感器部件。
6.如权利要求2所述的方法，其特征在于，所述供体半导体晶片在所述离子注入过程之后但在形成阳极接合之前经受所述至少一个修整过程。
7.如权利要求6所述的方法，其特征在于，使所述供体半导体晶片经受所述至少一个修整过程形成至少一个图像传感器部件。
8.如权利要求2所述的方法，其特征在于，所述至少一个解理面经受所述至少一个修整过程。
9.如权利要求8所述的方法，其特征在于，所述至少一个解理面包括所述供体半导体晶片的第一解理面和所述剥离层的第二解理面。
10.如权利要求9所述的方法，其特征在于，所述至少一个修整过程被施加于所述剥离层的至少所述第二解理面。
11.如权利要求9所述的方法，其特征在于，所述至少一个修整过程被施加于所述供体半导体晶片的至少所述第一解理面。
12.如权利要求2所述的方法，其特征在于，所述至少一个修整过程包括选自下组的至少一个过程，包括划片、抛光、退火、清洁、掺杂、形成欧姆接触、形成栅、形成电路、形成钝化区域、形成封装区域以及添加附加的半导体材料。
13.如权利要求2所述的方法，其特征在于，所述多个图像传感器部件包括导电区域。
14.如权利要求13所述的方法，其特征在于，所述导电区域包括基于金属的材料或基于金属氧化物的材料。
15.如权利要求13所述的方法，其特征在于，所述导电区域包括后接触区域和导电窗口区域中的一个或多个，其中：
所述后接触区域包括铝、钛、镍、钨、铟、钼、金、铂、钯、镓、锡、锑、银、锗或硅化物；以及
所述导电窗口区域包括掺杂锡的氧化铟、掺杂铝的氧化锌、掺杂硼的氧化锌或碳纳米管。
16.如权利要求1所述的方法，其特征在于，通过电解形成阳极接合包括：
加热所述绝缘体衬底和所述供体半导体晶片中的至少之一；
使所述绝缘体衬底与所述供体半导体晶片的所述剥离层直接或间接接触；以及
将所述绝缘体衬底与所述剥离层按压到一起；以及
在所述绝缘体衬底和所述供体半导体晶片上施加电压电势以促使所述阳极接合。
17.如权利要求1所述的方法，其特征在于，所述供体半导体晶片包括基本上单晶的供体半导体晶片，包括硅、锗或砷化镓。
18.如权利要求1所述的方法，其特征在于，所述供体半导体晶片材料从下组中选出：硅(Si)、掺杂锗的硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、磷化镓(GaP)及磷化铟(InP)。
19.如权利要求1所述的方法，其特征在于，所述供体半导体晶片包括基本上单晶的供体半导体晶片，并且所述分离的剥离层基本上由所述单晶供体半导体晶片材料形成。
20.如权利要求1所述的方法，其特征在于，所述供体半导体晶片包括供体半导体晶片和设置在所述供体半导体晶片上的外延半导体层，并且所述分离的剥离层基本上由所述外延半导体层形成。
21.如权利要求1所述的方法，其特征在于，形成所述多个图像传感器部件涉及外延生长、中间生长、剥离、掺杂、蒸汽运输、汽相沉积、离子注入和氧化中的一个或多个。
22.如权利要求1所述的方法，其特征在于，所述剥离层包括n型半导体层、p型半导体层或者具有n型与p型掺杂区域的半导体结层。
23.如权利要求1所述的方法，其特征在于，形成所述多个图像传感器部件包括外延生长晶体半导体区域。
24.如权利要求1所述的方法，其特征在于，所述多个图像传感器部件包括至少一个n型掺杂区域、至少一个p型掺杂区域、至少一个导电区域、至少一个栅、以及电路。
25.如权利要求1所述的方法，其特征在于，所述图像传感器包括单结结构或多结结构。
26.如权利要求1所述的方法，其特征在于，所述图像传感器包括背面照亮的电荷耦合器件或者背面照亮的有源像素传感器。
27.如权利要求26所述的方法，其特征在于，所述绝缘体衬底是透明玻璃。
28.如权利要求1所述的方法，其特征在于，形成所述阳极接合包括通过电解的接合。
29.如权利要求1所述的方法，其特征在于，形成所述阳极接合以及分离所述剥离层共同包括将所述剥离层转移到所述绝缘体衬底。
30.一种图像传感器，包括：
绝缘体结构；
半导体薄膜；
在所述半导体薄膜与所述绝缘体结构之间的阳极接合；以及
邻近所述半导体薄膜的多个图像传感器部件。
31.如权利要求30所述的图像传感器，其特征在于，所述绝缘体具有第一离子迁移区，并且所述半导体薄膜相应地具有第二离子迁移区。
32.如权利要求30所述的图像传感器，其特征在于，所述阳极接合区域包括界面区域。
33.如权利要求32所述的图像传感器，其特征在于，所述界面区域包括混合区域和耗尽区域。
34.如权利要求30所述的图像传感器，其特征在于，还包括所述半导体薄膜与所述绝缘体衬底之间的导电区域。
35.如权利要求34所述的图像传感器，其特征在于，所述导电区域包括基于金属的材料或基于金属氧化物的材料。
36.如权利要求34所述的图像传感器，其特征在于，所述导电区域包括后接触区域和导电窗口区域中的一个或多个，其中：
所述后接触区域包括铝、钛、镍、钨、铟、钼、金、铂、钯、镓、锡、锑、银、锗或硅化物；以及
所述导电窗口区域包括掺杂锡的氧化铟、掺杂铝的氧化锌、掺杂硼的氧化锌或碳纳米管。
37.如权利要求30所述的图像传感器，其特征在于，所述半导体薄膜包括n型半导体层、p型半导体层或者具有至少一个n型掺杂区域和至少一个p型掺杂区域的半导体层。
38.如权利要求30所述的图像传感器，其特征在于，所述半导体薄膜包括基本上单晶的供体半导体晶片的剥离层。
39.如权利要求30所述的图像传感器，其特征在于，所述多个图像传感器部件包括至少一个n型掺杂区域、至少一个p型掺杂区域、至少一个导电区域、至少一个栅、以及电路。
40.如权利要求30所述的图像传感器，其特征在于，所述多个图像传感器部件包括外延生长的晶体半导体区域。
41.如权利要求30所述的图像传感器，其特征在于，所述图像传感器包括背面照亮的电荷耦合器件或者背面照亮的有源像素传感器。
42.如权利要求41所述的图像传感器，其特征在于，所述绝缘体衬底是透明玻璃。
43.一种用于形成图像传感器的系统，所述系统包括：
图像传感器操纵组件；以及
图像传感器处理组件；
其中所述图像传感器处理组件包括制备系统和转移系统，其中所述制备系统制备由所述图像传感器操纵组件所操纵的图像传感器的中间结构，并且所述转移系统将所述中间结构转移到绝缘体衬底。
44.如权利要求43所述的系统，其特征在于，还包括接合系统，其中所述接合系统被配置为执行所述绝缘体衬底到所述中间结构的阳极接合。
45.如权利要求43所述的系统，其特征在于，还包括修整系统，其中所述修整过程被配置为执行选自下组的至少一个修整过程，包括划片、抛光、退火、清洁、掺杂、形成欧姆接触区域、形成栅、形成电路、形成钝化区域、形成封装区域以及添加附加的半导体材料。
CNA2007800400197A 2006-09-14 2007-09-14 利用薄膜soi的图像传感器 Pending CN101584046A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/520,958 US20080070340A1 (en) 2006-09-14 2006-09-14 Image sensor using thin-film SOI
US11/520,958 2006-09-14

Publications (1)

Publication Number Publication Date
CN101584046A true CN101584046A (zh) 2009-11-18

Family

ID=39184380

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800400197A Pending CN101584046A (zh) 2006-09-14 2007-09-14 利用薄膜soi的图像传感器

Country Status (7)

Country Link
US (1) US20080070340A1 (zh)
EP (1) EP2057685A2 (zh)
JP (1) JP2010503991A (zh)
KR (1) KR20090057435A (zh)
CN (1) CN101584046A (zh)
TW (1) TW200849574A (zh)
WO (1) WO2008033508A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522414A (zh) * 2011-12-22 2012-06-27 上海中科高等研究院 混合型cmos图像传感器及其制作方法
CN102986020A (zh) * 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法
CN104160475A (zh) * 2012-03-12 2014-11-19 索泰克公司 “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
CN105474392A (zh) * 2013-07-30 2016-04-06 赫普塔冈微光有限公司 具有减少漏光或杂散光的屏蔽的光电模块以及用于此类模块的制造方法
CN110223995A (zh) * 2019-06-14 2019-09-10 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备
CN113994220A (zh) * 2019-05-23 2022-01-28 法国甫托尼公司 提高量子产率的光电阴极

Families Citing this family (226)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070277875A1 (en) * 2006-05-31 2007-12-06 Kishor Purushottam Gadkaree Thin film photovoltaic structure
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US8563352B2 (en) * 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US20090242010A1 (en) * 2008-03-27 2009-10-01 Twin Creeks Technologies, Inc. Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element
US20090242031A1 (en) * 2008-03-27 2009-10-01 Twin Creeks Technologies, Inc. Photovoltaic Assembly Including a Conductive Layer Between a Semiconductor Lamina and a Receiver Element
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
US7915522B2 (en) * 2008-05-30 2011-03-29 Twin Creeks Technologies, Inc. Asymmetric surface texturing for use in a photovoltaic cell and method of making
US8946848B2 (en) * 2008-06-05 2015-02-03 Omnivision Technologies, Inc. Apparatus and method for image sensor with carbon nanotube based transparent conductive coating
US20100006964A1 (en) * 2008-07-10 2010-01-14 Shenlin Chen Backside illuminated image sensor having biased conductive layer for increased quantum efficiency
KR100882991B1 (ko) * 2008-08-06 2009-02-12 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
US20100031995A1 (en) * 2008-08-10 2010-02-11 Twin Creeks Technologies, Inc. Photovoltaic module comprising thin laminae configured to mitigate efficiency loss due to shunt formation
US8338209B2 (en) * 2008-08-10 2012-12-25 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having a rear junction and method of making
US20100032010A1 (en) * 2008-08-10 2010-02-11 Twin Creeks Technologies, Inc. Method to mitigate shunt formation in a photovoltaic cell comprising a thin lamina
US20100139755A1 (en) * 2008-12-09 2010-06-10 Twin Creeks Technologies, Inc. Front connected photovoltaic assembly and associated methods
US7967936B2 (en) * 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
US8633374B2 (en) * 2008-12-18 2014-01-21 Gtat Corporation Photovoltaic cell comprising contact regions doped through a lamina
US7858430B2 (en) * 2008-12-18 2010-12-28 Twin Creeks Technologies, Inc. Method for making a photovoltaic cell comprising contact regions doped through a lamina
KR101545636B1 (ko) * 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서 및 그 제조방법
KR101545630B1 (ko) * 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
KR20100076525A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
US9063605B2 (en) * 2009-01-09 2015-06-23 Apple Inc. Thin glass processing using a carrier
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
FR2941324B1 (fr) 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US20100224238A1 (en) * 2009-03-06 2010-09-09 Twin Creeks Technologies, Inc. Photovoltaic cell comprising an mis-type tunnel diode
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US20100229928A1 (en) * 2009-03-12 2010-09-16 Twin Creeks Technologies, Inc. Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
US8921686B2 (en) 2009-03-12 2014-12-30 Gtat Corporation Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
US7964431B2 (en) * 2009-03-19 2011-06-21 Twin Creeks Technologies, Inc. Method to make electrical contact to a bonded face of a photovoltaic cell
US20100244108A1 (en) * 2009-03-31 2010-09-30 Glenn Eric Kohnke Cmos image sensor on a semiconductor-on-insulator substrate and process for making same
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
TW201119019A (en) * 2009-04-30 2011-06-01 Corning Inc CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same
US7754519B1 (en) * 2009-05-13 2010-07-13 Twin Creeks Technologies, Inc. Methods of forming a photovoltaic cell
US7994064B2 (en) * 2009-06-15 2011-08-09 Twin Creeks Technologies, Inc. Selective etch for damage at exfoliated surface
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
US20100326510A1 (en) * 2009-06-27 2010-12-30 Twin Creeks Technologies, Inc. Thin semiconductor lamina adhered to a flexible substrate
US20100330731A1 (en) * 2009-06-27 2010-12-30 Twin Creeks Technologies, Inc. Method to form a thin semiconductor lamina adhered to a flexible substrate
US8362356B2 (en) * 2009-08-13 2013-01-29 Gtat Corporation Intermetal stack for use in a photovoltaic device
EP2476016B1 (en) 2009-09-08 2017-06-14 Koninklijke Philips N.V. Imaging measurement system with a printed photodetector array
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
KR101696410B1 (ko) 2009-11-11 2017-01-16 삼성전자주식회사 이미지 센서 및 그 동작 방법
US7935612B1 (en) 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8349626B2 (en) * 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
CN102339892A (zh) * 2010-07-20 2012-02-01 中晶(香港)有限公司 陶瓷衬底的层薄膜器件及生产方法
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US9941319B2 (en) * 2010-10-13 2018-04-10 Monolithic 3D Inc. Semiconductor and optoelectronic methods and devices
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP2012231026A (ja) 2011-04-26 2012-11-22 Toshiba Corp 固体撮像装置
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8871608B2 (en) * 2012-02-08 2014-10-28 Gtat Corporation Method for fabricating backside-illuminated sensors
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
DE102015000449A1 (de) 2015-01-15 2016-07-21 Siltectra Gmbh Festkörperteilung mittels Stoffumwandlung
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
IL238339B (en) * 2014-08-04 2020-05-31 Sensors Unlimited Inc A low-noise hybridization detector based on charge transfer
US10790407B2 (en) * 2014-08-06 2020-09-29 The Boeing Company Fabrication of sensor chip assemblies with microoptics elements
US10383520B2 (en) * 2014-09-18 2019-08-20 Masimo Semiconductor, Inc. Enhanced visible near-infrared photodiode and non-invasive physiological sensor
CN107107260B (zh) 2014-11-27 2022-02-11 西尔特克特拉有限责任公司 借助于材料转化的固体分开
EP3223994B1 (de) 2014-11-27 2023-04-26 Siltectra GmbH Laserbasiertes trennverfahren
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152535A (en) * 1976-07-06 1979-05-01 The Boeing Company Continuous process for fabricating solar cells and the product produced thereby
US4198646A (en) * 1978-10-13 1980-04-15 Hughes Aircraft Company Monolithic imager for near-IR
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
JPH06268183A (ja) * 1993-03-15 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
JP2907125B2 (ja) * 1996-06-11 1999-06-21 日本電気株式会社 裏面照射型固体撮像素子の製造方法
US6259085B1 (en) * 1996-11-01 2001-07-10 The Regents Of The University Of California Fully depleted back illuminated CCD
US6329712B1 (en) * 1998-03-25 2001-12-11 Micron Technology, Inc. High density flip chip memory arrays
US6429036B1 (en) * 1999-01-14 2002-08-06 Micron Technology, Inc. Backside illumination of CMOS image sensor
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6459098B1 (en) * 2000-07-26 2002-10-01 Axt, Inc. Window for light emitting diode
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
AU2003227626A1 (en) * 2002-04-15 2003-10-27 Schott Ag Method for connecting substrates and composite element
WO2004054001A2 (en) * 2002-12-09 2004-06-24 Quantum Semiconductor Llc Cmos image sensor
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
JP2009528673A (ja) * 2006-01-03 2009-08-06 コーニング インコーポレイテッド ガラスおよびガラスセラミック上ゲルマニウム構造
KR20090028581A (ko) * 2006-05-31 2009-03-18 코닝 인코포레이티드 박막 광기전 구조 및 그 제조 방법
US7682930B2 (en) * 2006-06-09 2010-03-23 Aptina Imaging Corporation Method of forming elevated photosensor and resulting structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986020A (zh) * 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法
CN102522414A (zh) * 2011-12-22 2012-06-27 上海中科高等研究院 混合型cmos图像传感器及其制作方法
CN102522414B (zh) * 2011-12-22 2014-07-30 中国科学院上海高等研究院 混合型cmos图像传感器及其制作方法
CN104160475A (zh) * 2012-03-12 2014-11-19 索泰克公司 “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
CN104160475B (zh) * 2012-03-12 2016-12-07 索泰克公司 “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
CN105474392A (zh) * 2013-07-30 2016-04-06 赫普塔冈微光有限公司 具有减少漏光或杂散光的屏蔽的光电模块以及用于此类模块的制造方法
US10199426B2 (en) 2013-07-30 2019-02-05 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules that have shielding to reduce light leakage or stray light, and fabrication methods for such modules
CN105474392B (zh) * 2013-07-30 2021-06-25 赫普塔冈微光有限公司 具有减少漏光或杂散光的屏蔽的光电模块以及用于此类模块的制造方法
CN113994220A (zh) * 2019-05-23 2022-01-28 法国甫托尼公司 提高量子产率的光电阴极
CN110223995A (zh) * 2019-06-14 2019-09-10 芯盟科技有限公司 一种图像传感器的形成方法、图像传感器及电子设备

Also Published As

Publication number Publication date
WO2008033508A3 (en) 2008-06-19
US20080070340A1 (en) 2008-03-20
JP2010503991A (ja) 2010-02-04
KR20090057435A (ko) 2009-06-05
WO2008033508A2 (en) 2008-03-20
EP2057685A2 (en) 2009-05-13
TW200849574A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN101584046A (zh) 利用薄膜soi的图像传感器
US10903257B2 (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
JP5069559B2 (ja) Ｃｍｏｓをモノリシックに集積した光素子
KR100889365B1 (ko) 3차원 구조의 영상센서와 그 제작방법
US7566875B2 (en) Single-chip monolithic dual-band visible- or solar-blind photodetector
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
US7883916B2 (en) Optical sensor including stacked photosensitive diodes
US20070170536A1 (en) Liquid phase epitaxial GOI photodiode with buried high resistivity germanium layer
US20110205412A1 (en) Solid state image sensor for color image pick up
JP2008508702A5 (zh)
CN104733484A (zh) 固态成像传感器、固态成像传感器的制造方法和电子设备
TW201234571A (en) Solid-state imaging element, method for producing solid-state imaging element, and electronic device
CN104733560B (zh) 固态摄像器件以及电子装置
US20100193848A1 (en) Image sensor of stacked layer structure and manufacturing method thereof
KR101124744B1 (ko) 이미지 센서 및 그 제조 방법
KR101002122B1 (ko) 이미지센서 및 그 제조방법
CN103456834A (zh) 处理背照式光电二极管的系统和方法
US8089106B2 (en) Image sensor and method for manufacturing the same
JPS61187267A (ja) 固体撮像装置
JPH04286160A (ja) 光検知器及びその製造方法
JPH0983010A (ja) 赤外線受光装置およびその製造方法
KR101016514B1 (ko) 이미지센서 및 그 제조방법
JP2002289534A (ja) 半導体装置の製造方法および固体撮像装置の選別方法
KR101033397B1 (ko) 이미지 센서의 제조 방법
JPH05145109A (ja) 光電変換装置及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091118