CN101578231B

CN101578231B - 表面粗糙化方法

Info

Publication number: CN101578231B
Application number: CN2008800014276A
Authority: CN
Inventors: 伯纳德·阿斯帕; 克里斯特勒·拉加赫·布兰查德; 尼古拉斯·苏萨贝
Original assignee: Soitec SA
Current assignee: Soitec SA
Priority date: 2007-01-22
Filing date: 2008-01-10
Publication date: 2011-09-07
Anticipated expiration: 2028-01-10
Also published as: FR2911598A1; US20080176381A1; JP2010517259A; CN101578231A; WO2008090428A1; KR20090105911A; FR2911598B1; US8268703B2; EP2109583A1

Abstract

本发明涉及一种在半导体基片(2)中形成粗糙界面(12)的方法，所述方法包括：在所述基片的表面(4)上形成氧化物或能够被氧化的材料(6)的无规性区域(8)或者在氧化物或能够被氧化的材料(6)之上的无规性区域(8)，通过所述材料或所述氧化物(6)和部分所述半导体基片的热氧化、或者通过穿过所述材料或所述氧化物(6)进行的部分所述半导体基片的热氧化而在所述半导体基片(2)之中或之上形成粗糙度。

Description

表面粗糙化方法

技术领域

本发明涉及的领域是微结构体制造以及半导体材料基片的处理。

背景技术

在微电子学中，某些操作，例如结合操作，要求待结合的表面尽可能光滑。但是某些设备(尤其是利用膜或移动性部件的类型)的制造可能必须依靠彼此相对但不相互粘合的表面，从而能够适当地防止膜在所对表面上的不适时的结合并且能够保持该膜的移动性。

因此文献FR 2 857 953公开了这样一种制造BSOI型结构体的方法，其中制成了所谓的结构化区(structured zone)，防止与另一表面结合。这种类型的结构体的意义在于MEMS(微电子机械系统)领域，更具体而言是在必须释放表层硅膜从而制造传感器的情况中。

在膜释放步骤(该步骤包括例如优先的氧化物侵蚀)的过程中，或在传感器的运行过程中，该膜碰巧与基片结合，从而引起元件的功能异常。

如上述文献中所说明，包含粗糙隐埋界面的BSOI基片可避免这一问题；隐埋界面的粗糙性可防止膜与支持体之间的任何结合。

文献FR 2857953中，表面的粗糙化利用了各种技术，例如机械和/或化学侵削(机械-化学抛光、磨光、TMAH(四甲基氢氧化铵)或HF/HNO₃蚀刻)。这些技术会在半导体基片的表面上(在磨光的情况下，甚至在基片深处)产生缺陷，这在制造过程中可能在特定的BSOI抗粘结基片上生成缺陷(例如结合缺陷或SOI层中的结构缺陷)。在经粗糙化的基片被侵削从而变成活性层的情况中，这些缺陷可能干扰某些类型的元件的制造。

还可以通过沉积非单晶材料来完成粗糙化，因而其不同于单晶基片。所沉积的材料因而具有不同于起始基片并且还可能干扰某些应用的物理性质，例如热和/或电导率。

因而所提出的问题是寻找另一种方法来在基片上生成粗糙表面而不增加初始基片上的缺陷密度并且不改变其主要物理特性。

发明内容

本发明使得能够制造具有粗糙表面的第一单晶半导体基片。该经粗糙化的第一基片是具有与起始基片(例如单晶Si的起始基片)相同的极低密度的缺陷的均质材料。

随后可将该经粗糙化的基片用于制造抗粘结结构体，即具有粗糙的隐埋界面的BSOI结构体。

本发明具体涉及在半导体基片中形成粗糙界面或拓扑结构的方法，该方法包括：

-在所述基片的表面上形成能够被氧化和/或不屏蔽热氧化的材料的无规性区域，

-通过所述材料和部分所述半导体基片的热氧化或穿过所述材料进行的部分所述半导体基片的热氧化而在所述半导体基片中形成粗糙界面。

根据本发明，可在第一基片的表面上沉积或形成所具有的拓扑结构或粗糙度的幅度大于所述基片表面的初始拓扑结构或粗糙度的材料，随后氧化所述材料和所述基片的至少一部分，或者穿过所述材料而氧化所述基片的一部分。

该氧化步骤可以是温度为950℃～1200℃的干式氧化步骤或湿式氧化步骤。

可以以这样的方式来调整氧化步骤的条件：至少使添加到第一基片上的材料被完全氧化。氧化前沿还优选到达该基片。

根据一个实施方式，在第一基片上形成均质层或异质层，该层具粗糙性并且具有例如为100nm～1μm的厚度d。该层不是氧化阻挡层。该基片例如为硅等半导体材料，则该层例如为多晶硅。

可以将在第一基片的表面上形成的材料或层的初始表面拓扑结构或粗糙度通过氧化该材料或该层、或者通过穿过该材料(例如，如果它是氧化物)进行氧化而传递至基片。

由氧化所沉积的层导致的总消耗可从所沉积的p-Si层中消除缺陷，尤其是晶体缺陷。然后氧化前沿到达初始基片。因此通过表层氧化物(例如源于多晶-Si材料和部分基片的消耗)和初始Si基片(优选为单晶)，缺陷的密度与起始基片的密度相同或相当。氧化物/硅界面是粗糙的，所沉积的材料的表面粗糙性已在氧化前沿的前进过程中被传递。

随后可以移除所述氧化物，并且可以在所述基片的粗糙表面上进行新的氧化物沉积或新的氧化。

因而可以对初始氧化物或新的氧化物进行机械-化学抛光，以便通过分子粘接而结合。

随后可以进行与经过本发明的处理的另一基片或者与未经处理的大块基片的组装。在这二种情况中，随后均可以处理(例如通过侵削)组装体的一部分，例如所组装的两块基片中的一块。

可以通过沉积二氧化硅层或者多晶硅层或无定形硅层来形成粗糙度或拓扑结构。

根据另一实施方式，可通过在所述基片的表面上沉积颗粒来产生粗糙度或拓扑结构。

附图说明

图1A～图1C表示了本发明的一个实施方式。

图2A～图2B和图3A～图3B表示了本发明的另一个实施方式。

图4A～图4C图解了本发明的另两个实施方式。

图5A和图5B表示了本发明的基片与另一基片的组装。

图6A和图6B表示了两个本发明的基片的组装。

图7表示了其中氧化物层被消除、随后被另一氧化物层替代的本发明的基片。

图8和图9表示不具有粗糙性的设备(图8)及相应的结合问题，以及具有粗糙性的设备(图9)。

具体实施方式

根据本发明，选择基片2为第一半导体及微晶材料，其表面4具有等于R1的粗糙度(图1A)。

随后在该基片的表面上形成或沉积第二材料6。该材料的表面所具有的粗糙度R2与所沉积的层的类型和所采用的沉积技术有关。该粗糙度R2大于基片2的粗糙度R1。该粗糙度源于第二材料6的表面的高区和低区之间的高度或水平(沿着与该基片的表面4垂直的轴z)的差异。粗糙度代表高度轮廓，其中当在相同频率(高频或低频)比较粗糙度时，最大幅度(例如这是某一粗糙度)R2大于基片2的粗糙度R1。

随后进行热氧化。根据第二材料6的性质，氧化前沿可将其完全氧化，或者完全穿过它(如果它已经被氧化)，并将拓扑结构和粗糙度轮廓至少部分传递到初始大块基片2中。

在该氧化结束时，传递到基片2中的第二材料6的拓扑结构或粗糙度将得以保持或减弱，但仍大于表面4的初始粗糙度R1。

这所具有的结果将是在由热氧化产生的热氧化物10和基片2之间生成粗糙界面12(图1C)。

如果该层开始不是氧化物，则层6(沉积在基片2上，并且可能是所述基片的一部分)将在氧化过程中被完全转化。如果层6是氧化物(例如是二氧化硅)，则氧化会将表面的粗糙度或拓扑结构传递到基片2中，此外后者的一部分将被氧化。

根据图1A～1C中所图示的本发明的实施方式，选择例如为硅的起始基片2。沉积体6形成于基片2的表面4上。这一沉积体例如为多晶硅或无定形硅。例如即使对于5μm×5μm的扫描窗(scan windows)，该沉积体6的粗糙度R2也为约数nmAFM RMS(例如为1nm～10nm)，适合于制造“抗粘结”结构体。

随后进行氧化步骤。在沉积体层6为多晶硅或无定形硅的情况中，优选使所形成的热氧化物10的厚度e(图1C)大于或等于：

E＝d/0.44

这一厚度对应于使沉积于表面4上的层6的全部均被氧化的热氧化物10厚度。

当这一氧化步骤结束时，氧化前沿12或氧化物-基片界面基本上位于表面8之下d/0.44的深度，或在基片2自身中(因而位于表面8之下大于d/0.44的深度)。

该前沿或界面所具有的最终拓扑结构或表面粗糙度R3基本上等于或小于R2，但大于R1。这一粗糙度R3是足够的，因此如果将膜面向具有该粗糙度R3的表面放置并使其与该表面接触，则不可能发生会妨碍该膜移动性的所述膜在该表面上的粘合。

界面12的粗糙度R3是可调整的：如果所沉积的厚度较大，则所沉积的材料6的表面粗糙度R2应更高。此外，生成具有较大厚度的热氧化物往往会降低氧化前沿之前的粗糙度。因而，通过利用2个参数：沉积体6的厚度d和氧化厚度，可以控制隐埋界面12(在给出的实例中为氧化物/硅界面)的最终粗糙度R3。如果层6已经是氧化物层，则这些考虑依然有效。

层6的厚度d可以在数nm或数十nm到数μm之间变化，例如为5nm～3μm。

可以给出具有以下实验条件的实例：

-多晶硅的厚度d＝400nm，

-e＝1.2μm，

-氧化过程的温度：1100℃，

-隐埋界面的最终粗糙度：在5×5μm的扫描中为3nm RMS。

根据图示于图2A、2B和3A、3B中的本发明的另一实施方式，在基片2的表面上生成例如二氧化硅或硅的珠状物或颗粒(不必须为球形)14、14′的沉积体。这些珠状物会在这一基片2的表面上以上述方式形成拓扑结构。将该拓扑结构的幅度限定为沿着轴z(垂直于基片2的表面4)测定的所沉积的颗粒或珠状物的直径d或最大尺度。图2A的颗粒具有直径d1；图3A的颗粒具有小于d1的直径d2。

在氧化步骤过程中，将产生无规性氧化前沿，这也会导致形成粗糙界面22、22’或者基本复制由珠状物或颗粒14、14’形成的初始拓扑结构。在基片2为硅并且颗粒14、14’最初为硅的实例中，这一界面为氧化物/硅类型。

界面22、22’的拓扑结构的粗糙度或幅度取决于沿着轴z测定的沉积颗粒14、14’的最大尺度(这些颗粒的尺度可从数十nm至数μm，例如从10nm或20nm至1μm或10μm)和热氧化物20、20’的厚度。实际上，该氧化物越厚，界面22、22’的拓扑结构的粗糙度或幅度降低得就越多。

因而，根据所沉积的颗粒14、14’的密度和尺寸可以产生高频率和/或低频率(这些频率是基片表面上无规性分布的空间频率)的粗糙度和/或拓扑结构。在Si颗粒的情况中，大于或等于E＝d/0.44的热氧化物厚度使得几乎所有颗粒都被消耗。所述参数d对应于最大颗粒的直径或最大尺寸。

这一技术还可以在晶片上生成颗粒14、14’的浓度和尺寸的非均质性，从而能够在同一晶片上形成不同类型的粗糙度和/或拓扑结构：为此可沉积具有各种直径的颗粒14、14’，例如直径为d1的颗粒和直径为d2的颗粒，d2小于d1。

将结合图4A～4C来说明另两个实施方式。

根据本发明的这些实施方式中的一个，在基片2上(通过LPCVD或PECVD技术)制成了氧化物或氮化物的粗糙沉积体36。

该沉积体的表面38的粗糙度R2大于基片2的初始表面4的粗糙度R1(图4A)。

热氧化过程中，与上述其它情况相同，产生了无规性的氧化前沿31(图4B)。该无规特性取决于所沉积的层36的表面粗糙性。还形成了隐埋粗糙界面32，其具有的粗糙度R3接近于R2，更具体而言稍小于R2。

氧化步骤的持续时间应使氧化前沿至少到达初始基片2并且可超过基片2的初始表面4而进展到基片2中。

在氧化物层36的情况中，氧化前沿穿过氧化物层36，进而氧化基片。所述氧化将使表面38的粗糙度传递到基片中。

根据本发明的又一个实施方式，可以制造氧化物层36(例如通过PECVD或LPCVD或者热氧化)或氮化物层36(例如通过PECVD或LPCVD)，随后通过HF侵蚀(其浓度可从1％～49％变化)或对于SiN以H₃PO₄(正磷酸)侵蚀来使该层粗糙化或增加该层的粗糙度。这种侵蚀在到达基片2之前被停止。

如果，如上文中已经说明的，在粗糙化步骤之后进行第二氧化，则无规性氧化前沿被传递到基片2中。此处同样的是，所形成的热氧化物40的厚度(图4C)会使氧化前沿跨越界面4并穿透到基片2中。一方面通过改变HF侵蚀(这将利用表面38的初始粗糙度)的参数(时间、浓度)、另一方面通过改变由氧化步骤所得的氧化物40的厚度，可以调整界面32的粗糙度。

由本发明的方法所获得的基片包含具有所选粗糙度或具有与初始生成的拓扑结构相似的拓扑结构的隐埋界面12、22、22’、32，并且可被用于不同的应用。

具体而言，可将其用于制造“优异”基片和/或支持体的抗粘结BSOI基片。可以消除材料层10、20、20’、40，从而使氧化前沿12、22、22’、32以所需的粗糙度R2暴露。可以进行新的热氧化步骤从而产生极高质量的二氧化硅。

可将经氧化的基片结合至粗糙界面。推荐的是随后对该表面进行制备。

如图5A中所示，可进行机械化学抛光步骤从而恢复氧化物层10的良好的表面粗糙度(即适于直接结合的粗糙度)(图5A，以及图6A、6B通过实例的方式表示了层10，但其它层20、20’、40、60也会受到影响)。

如图5B所示，随后可对第二基片52(例如大块硅)进行结合，例如通过分子粘接的直接结合。随后可以侵削所述第二基片52或第一基片。可以采用任何侵削技术，例如机械的、化学的或机械化学技术或“Smart Cut^TM”法。

随后可以在第二基片102上进行直接结合，第二基片102自身也具有粗糙的隐埋界面112(图6A)。这一基片优选根据上述方法之一获得。

随后可对经组装的结构体进行用于强化结合界面的热处理和一个或多个侵削步骤，直到获得包含一个或两个粗糙氧化物/硅界面的SOI结构体105。图6B代表了这样的结构体：具有2个粗糙界面12、112以及第二基片的一个残留层110。

在制造经整合的传感器膜或移动性部件的过程中，随后可以经由在残留层110中形成的开口111、113进行蚀刻，从而局部地去除氧化物10的一部分。因而可以在膜下局部地生成空腔。粗糙界面112防止该膜不适时地结合或粘合在基片2上。

图7图示了本发明的基片的另一种应用：如果氧化物10、20、20’、40(例如层10)不足够均质，则可以以氧化物层60替代氧化物10、20、20’、40。为此，可以以HF(氢氟酸)溶液进行脱氧化步骤，之后进行基片2的热氧化步骤，从而生成氧化物层60。由此生成的界面12’的粗糙度小于或等于第一次氧化后获得的粗糙界面12的粗糙度R3。

本发明的制造方法的一个优势是获得粗糙氧化物/硅界面的灵活性：可达到的粗糙度频率范围很大，同时使基片保持为结晶材料并且没有缺陷。

所述制造方法的另一优势是所利用的无规性层6、14、36在传递粗糙度或拓扑结构的氧化物生成步骤中被完全氧化。这使得可以制造没有插入材料的BSOI结构体(仅有单晶硅和氧化物)。

可以将所公开的不同实施方式单独使用、依次使用甚或组合使用。

以上给出的实例采用了一种或多种硅基片。但本发明可以应用于所有能够被氧化的半导体基片，特别是单晶Si、多晶Si、无定形Si、SiC。

构造本发明的粗糙隐埋界面对制造“抗粘结”BSOI型基片尤其有用，该应用在例如文献FR 2857953中有所描述。

在本发明的方法中，例如通过在TENCOR 6200(surfscan)型设备上测定雾度(haze)可以检查所获得的粗糙度。该参数提供了关于整个基片表面上的表面粗糙度的信息(“全晶片”作图)，正如在F.Holsteyns等的文章“Seeing through the haze，Process monitoring and qualification usingcomprehensive surface data”(刊于Yield Management Solutions，Spring 2004，50页-54页)中所说明的。

还可以通过AFM(原子力显微镜)测定通常于1μm²～10000μm²扫描来检查粗糙度。

图8和图9图示了不具有粗糙界面的设备和具有粗糙界面的设备之间在行为上的差异。

图8中，经由开口113蚀刻氧化物层120中的腔111，从而获得了膜110。该组装体保持在半导体材料(例如硅)的支持体2上。在蚀刻下面的氧化物的期间，或者稍后在与已完成的元件的运行有关的该膜110的变形期间，膜110的区域107和109可粘合于基片2的上表面。

图9再次表示了本发明的设备，其中基片2的上面12包含由本发明的方法获得的粗糙度，所述方法例如为以上结合图6B而说明的方法。

所述粗糙度将防止膜110的区域107和109与基片2的上表面12粘合。

在变化方式中，可以是膜110的下表面112包含由本发明的方法获得的粗糙度，所述方法例如为以上结合图6B而说明的方法。该粗糙度防止膜110的区域107和109与基片2的上表面12粘合。

Claims

1.一种在半导体基片(2)中形成粗糙界面(12、22、22’、32)的方法，所述方法包括：

-在所述基片的表面(4)上形成能够被氧化和/或不屏蔽氧化的材料(6、14、14’、36)的无规性区域(8、38)，

-通过所述材料(6、14、14’、36)和部分所述半导体基片的热氧化或穿过所述材料(6、14、14’、36)进行的部分所述半导体基片的热氧化而形成热氧化物(10、20、20’、40)，从而在所述热氧化物和所述半导体基片(2)之间形成粗糙界面。

2.如权利要求1所述的方法，所述无规性区域包含具有粗糙度R2的附加层(6、36)，所述粗糙度R2大于所述基片的所述表面的初始粗糙度R1。

3.如权利要求2所述的方法，所述附加层的初始厚度为10nm～3μm。

4.如权利要求2所述的方法，所述附加层的所述粗糙度R2在5μm×5μm的扫描中为1nm RMS～10nm RMS。

5.如权利要求2所述的方法，所述附加层(6、36)的所述粗糙度R2通过预先化学侵蚀所述附加层(6、36)而获得，所述预先化学侵蚀未到达所述基片(2)。

6.如权利要求1～5中任一项所述的方法，所述无规性区域形成在多晶硅层或无定形硅层上。

7.如权利要求1～5中任一项所述的方法，所述无规性区域形成在二氧化硅层或氮化硅层上。

8.如权利要求5所述的方法，所述附加层(6、36)为热氧化物或氮化物，所述附加层(6、36)的所述粗糙度R2通过HF或H₃PO₄的预先侵蚀而获得。

9.如权利要求1所述的方法，所述无规性区域包含沉积在所述基片的所述表面(4)上的颗粒(14、14’)。

10.如权利要求9所述的方法，所述颗粒的沿垂直于所述基片的轴测定的最大尺寸为10nm～10μm。

11.如权利要求10所述的方法，所述颗粒具有不同的尺寸，这些尺寸沿着垂直于所述基片的轴测定。

12.如权利要求1～5中任一项所述的方法，所述热氧化步骤是温度在950℃～1200℃的干式热氧化步骤或湿式热氧化步骤。

13.如权利要求1～5中任一项所述的方法，所述热氧化步骤之后是用于更新所述粗糙界面的消除由氧化形成的氧化物的步骤，然后是形成新的热氧化物层的步骤。

14.形成具有隐埋粗糙界面的半导体元件的方法，所述方法包括：

-根据权利要求1～13中任一项在第一半导体基片中形成粗糙界面(12、22、22’、32)，

-将所述热氧化物(10、20、20’、40)或所述材料(6、14、14’、36)的表面制备成具有良好的粗糙度，以便于与第二基片(52、102)组装，

-组装所述热氧化物(10、20、20’、40)或所述材料(6、14、14’、36)的所述表面与所述第二基片(52、102)。

15.如权利要求14所述的方法，所述第二基片是未加工基片。

16.如权利要求14所述的方法，所述第二基片是大块基片。

17.如权利要求15所述的方法，所述第二基片是单晶或多晶或无定形的硅基片、或者SiC。

18.如权利要求14所述的方法，其中，根据权利要求1～13中任一项在所述第二基片中形成粗糙界面(112)。

19.如权利要求14～18中任一项所述的方法，所述第一半导体基片和所述第二基片中的一个随后被侵削。

20.如权利要求14～18中任一项所述的方法，消除所述热氧化物(10、20、20’、40、110)或所述材料(6、14、14’、36)的至少一部分。

21.如权利要求20所述的方法，经由在所述第一半导体基片和所述第二基片中的一个内所制成的至少一个开口(111、113)进行蚀刻，从而完成部分所述热氧化物(10、20、20’、40、110)的所述消除。

22.如权利要求1或14所述的方法，所述半导体基片是单晶或多晶或无定形的硅基片、或者SiC。