CN101547574A - 电路板基板及具有断差结构的电路板的制作方法 - Google Patents
电路板基板及具有断差结构的电路板的制作方法 Download PDFInfo
- Publication number
- CN101547574A CN101547574A CN200810300779A CN200810300779A CN101547574A CN 101547574 A CN101547574 A CN 101547574A CN 200810300779 A CN200810300779 A CN 200810300779A CN 200810300779 A CN200810300779 A CN 200810300779A CN 101547574 A CN101547574 A CN 101547574A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- district
- circuit board
- grooving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000003825 pressing Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 206
- 239000010410 layer Substances 0.000 claims description 149
- 238000004513 sizing Methods 0.000 claims description 30
- 239000012790 adhesive layer Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000002131 composite material Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000003698 laser cutting Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 229910019655 synthetic inorganic crystalline material Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 208000030208 low-grade fever Diseases 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09127—PCB or component having an integral separable or breakable part
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
一种具有断差结构的电路板的制作方法，其包括在压合第一基板和第二基板前在第一基板的导电线路层设置贴装区；于第二基板的导电层表面中部设置第一去除区、第二去除区及与贴装区形状及尺寸匹配的第三去除区，并在第三去除区相对两端开设贯通第二基板且分别与第一去除区和第二去除区相连的第一切槽和第二切槽；将导电线路层贴合至导电层表面且以贴装区与第三去除区及切口相对的方式压合第一基板和第二基板；采用胶料填充切口；沿第一去除区和第二去除区边缘切割，以去除第一去除区和第二去除区对应的第一基板和第二基板并去除第三去除区对应的第二基板。该制作方法能避免在去除贴装区对应的第二基板时损伤贴装区对应的导电线路。
Description
技术领域
本发明涉及电路板制作技术领域，尤其涉及一种电路板基板及具有断差结构的电路板的制作方法。
背景技术
随着电子产品日趋小型化和高速性能化，电路板表面焊接的元件越来越多，要求电路板的导电线路密度及信号传输量也越来越大。为了适应此需求，电路板已从单面板发展为双面板和多层板。其中，双面电路板和多层电路板具有较多的布线面积、较高的装配密度而得到广泛的应用，参见文献：Takahashi，A.；High density multilayer printed circuitboard for HITACM-880；IEEE Trans.on Components，Packaging，and ManufacturingTechnology；1992。
作为近年来出现的一种新型多层电路板，具有断差结构的电路板由于其在不同的区域具有不同的层数，层数少的区域厚度小、刚性小，层数多的区域线路密度高、厚度和刚度大，因而既可传输大量信息又具有适当刚挠性。
参见图1a，为一种具有断差结构的多层电路板100的结构示意图。该多层电路板100由一个双面基板110与一个单面基板120制成，其中，该双面基板110的第一导电线路111设有贴装区112，用于贴装电子元件。
目前，通常采用增层法即层层叠加法制作具有断差结构的电路板。以多层电路板100为例，其现有的制作方法包括：首先，提供双面基板110、单面基板120和粘接剂层130，请一并参阅图1a及图1b，该双面基板110的表面形成有第一导电线路111，该第一导电线路111设有贴装区112，该粘合剂层130设有与贴装区112尺寸对应的切口131，该第二基板120包括基材层121和导电层122；其次，请参见图1c，利用粘合剂层130将单面基板120的基材层121压合到双面基板110的第一导电线路111表面，且使得切口131与贴装区112相对，采用激光切割设备或铣刀切割掉单面基板120的导电层122及基材层121与切口131对应的部分，从而使得贴装区112外露；最后，于单面基板120的剩余导电层形成导电线路。当然，还可制作贯通单面基板120与双面基板110的导通孔以及电镀该导通孔孔壁。
然而，当单面基板120为硬板时，由于其基材层121材质多为由网状玻璃纤维和聚合物树脂组成的复合材料，造成单面基板120表面平整度较差，各处厚度相差较大。当采用激光去除单面基板120与切口131对应的部分导电层122及部分基材层121时，由于单面基板120表面不平整导致厚度差异，使得单面基板120各处需要不同的切割能量，而激光切割工艺采用某一确定的能量进行切割，因此各处的切割深度将不同，很可能发生切割过度，即将双面基板110的贴装区112对应的部分第一导电线路111切断。若改用铣刀切割，仍会因单面基板120的各处厚度不一，难以掌握铣刀插入深度，同样损伤双面基板110的贴装区112对应的第一导电线路111，导致该部分第一导电线路断线，从而降低后续电路板产品的合格率，进而浪费生产原料。
因此，有必要提供一种电路板基板及格具有断差结构的电路板的制作方法，以提高电路板的制作精度和合格率。
发明内容
一种电路板基板，其用于制作具有断差结构的电路板。所述电路板基板包括依次压合的第一基板、粘合层及第二基板。所述第一基板包括第一基材层、形成于第一基材层至少一表面的导电线路层。所述导电线路层设有贴装区。所述第二基板包括第二基材层及形成于该第二基材层至少一表面的导电层。所述粘合层设有贯通其相对两表面的切口。所述导电线路层及第二基材层分别贴于粘合层的相对两表面，且贴装区与切口相对。所述导电层表面中部设有去除区。所述去除区包括第一去除区、第二去除区及位于第一去除区和第二去除区之间且与第一去除区、第二去除区相连的第三去除区。所述第三去除区的相对两端开设有贯通第二基板的第一切槽和第二切槽，其于第一基材层的投影与贴装区于第一基材层的投影重合，并位于切口于第一基材层的投影内。所述第一切槽和第二切槽均与第一去除区和第二去除区相连，且与切口相通。
一种具有断差结构的电路板的制作方法，其包括下述步骤：提供第一基板、粘合层及第二基板，所述第一基板包括第一基材层、形成于第一基材层至少一表面的导电线路层，所述导电线路层设有贴装区，所述第二基板包括第二基材层及形成于该第二基材层至少一表面的导电层，所述粘合层设有贯通其相对两表面的切口；于所述导电层表面中部定义出第一去除区、第二去除区及位于第一去除区和第二去除区之间且与第一去除区、第二去除区相连的第三去除区，所述第三去除区的形状及尺寸与贴装区的形状及尺寸匹配，于第三去除区的相对两端开设贯通第二基板的第一切槽和第二切槽，所述第一切槽和第二切槽的边缘均与第一去除区和第二去除区的边缘相交；将第一基板、粘合层及第二基板依次叠层并压合，且使所述导电线路层及第二基材层分别紧贴于粘合层的相对两表面，所述第三去除区于第一基材层的投影与贴装区于第一基材层的投影重合，并位于切口于第一基材层的投影内；向第一切槽或第二切槽内注入胶料，使胶料填充切口，并固化胶料；沿第一去除区及第二去除区的边缘切割，以除去第一去除区及第二去除区对应的第一基板和第二基板，去除第三去除区对应的第二基板；去除胶料，从而制得具有断差结构的电路板。
本技术方案的具有断差结构的电路板的制作方法通过于压合第一基板和第二基板前于第二基板的导电层表面中部定义出包括第一去除区、第二去除区及与预定贴装区形状及尺寸匹配的第三去除区的去除区，并在第三去除区相对两端部开设贯通第二基板相对两表面且分别与第一去除区和第二去除区相连的第一切槽和第二切槽，于压合后采用固化后易剥离的胶料填充切口的方式，使得去除第一去除区、第二去除区对应的第一基板和第二基板后，第三去除区对应的第二基板处于独立状态，因此将第三去除区对应的第二基板与胶料分离，并移走胶料即可得到具有断差结构的电路板，从而克服了现有技术的制作方法在去除贴装区对应的第二基板时容易损伤贴装区内的导电线路从而导致导电线路粗细不一，甚至断线的缺陷。并且，由于本制作方法采用胶料填充切口，有效避免了后续对该具有断差结构的电路板进行电镀及以湿法制作导电线路时，电镀液和蚀刻液与贴装区内的导电线路层接触从而损伤该部分导电线路层。因此，使用本技术方案的制作方法可显著地提高电路板的线路制作精度和产品合格率。
附图说明
图1a是现有技术的一种具有断差结构的软硬结合板的结构示意图。
图1b是图1a所示软硬结合板的第一基板、第二基板和粘合层的结构示意图。
图1c是图1a所示软硬结合板的现有制作方法中压合及切割第一基板的示意图。
图2是本技术方案实施例提供的第一基板、第二基板及粘合层的结构示意图。
图3是于图2所示的第二基板设置第一切槽和第二切槽后的立体图。
图4是图2所示的第一基板、粘合层与图3所示的第二基板压合后得到的电路板基板的结构示意图。
图5是图4所示电路板基板沿V-V线的剖示图。
图6是图5所示电路板基板填充胶料后的示意图。
图7是图6所示结构移去第三去除区对应的第二基板后的示意图。
图8是本技术方案实施例制作的具有断差结构的电路板的示意图。
具体实施方式
以下将结合实施例及附图对本技术方案提供的具有断差结构的电路板的制作方法进行详细说明。
本实施例提供的具有断差结构的电路板的制作方法包括以下步骤：
第一步，提供第一基板200、第二基板300及粘合层400。
请参阅图2，第一基板200为包括至少一层导电线路的软板或硬板，其可为单面板、双面板或多层板，其具体结构依待制作的具有断差结构的电路板的具体结构而定。本实施例中，第一基板200为一个双面软板，其包括第一基材层210及分别位于第一基材层210相对两表面的第一导电线路层220和第二导电线路层230。
第一基材层210可为单层绝缘基材，也可为单层导电线路层与绝缘基材构成的复合基材。本实施例中，第一基材层210为单层绝缘基材层。
第一导电线路层220和第二导电线路层230的材质可为铜、银、金或其它常见金属。本实施例中，第一导电线路层220和第二导电线路层230为压延铜箔经曝光、显影、蚀刻等工艺制成。当然，可直接提供具有双面铜箔的覆铜基材，然后再通过分别于两面铜箔表面铺设干膜、曝光、显影、蚀刻等工序形成第一导电线路层220和第二导电线路层230。第一导电线路层220设有贴装区221。
请一并参阅图2及图3，贴装区221用于后续采用表面贴装工艺将电子元件贴装至电路板表面，其形状及尺寸根据实际需要而定。本实施例中，贴装区221呈矩形，其位于第一导电线路层220的中部。
第二基板300可为硬基板，也可为软基板，其结构根据实际需要制作的具有断差结构的电路板而定。本实施例中，第二基板300为一个单面硬板，其包括第二基材层310及形成于第二基材层310一表面的导电层320，其具有第一表面301和与第一表面301相对的第二表面302。其中，第一表面301对应于第二基材层310的表面，第二表面302对应于导电层320的表面。
第二基材层310可为单层绝缘基材，也可以为单层导电线路层与绝缘基材构成的复合基材。本实施例中，第二基材层300为由单层绝缘树脂与玻璃纤维组成的复合绝缘基材。
导电层320的材质可为铜、银、金或其它常见金属，本实施例中，其为压延铜箔。
粘合层400用于后续压合工艺中粘接第一基板200和第二基板300，其为本领域常用的胶粘剂，如环氧树酯胶粘剂。粘合层400开设有与贴装区221相对应的切口410。
切口410可采用冲裁设备冲出，其可为不同形状的通孔，如圆形、矩形或其它多切割线形等。切口410相对于粘合层400的位置根据贴装区221相对第一导电线路层220的位置而定，但应满足后续压合第一基板200和第二基板300时，设有切口410的粘合层400能完全粘附第二基材层310的第一表面301及第一导电线路层220。请参阅图2、图3及图4，切口410的尺寸应满足当第一导电线路层220和第二基材层310的第一表面301分别紧贴于粘合层400的相对两表面时，贴装区221相对于第一基材层210的投影位于切口410相对于第一基材层210的投影内。优选地，切口410的横截面形状及尺寸与贴装区221的形状及尺寸匹配。本实施例中，粘合层400被切断成第一粘合部420和与第一粘合部420相对设置的第二粘合部430。第一粘合部420具有第一切割面421，第二粘合部430具有与第一切割面421相对的第二切割面431。第一切割面421与第二切割面431配合形成切口410。
第二步，于第二基板300的第二表面302的中部定义出去除区303，该去除区303包括第一去除区3021、第二去除区3022及位于第一去除区3021和第二去除区3022之间并与第一去除区3021和第二去除区3022相连的第三去除区3031，并于第三去除区3031的相对两端开设贯通第一表面301和第二表面302且与第一去除区3021和第二去除区3022相连的第一切槽3023和第二切槽3024。
请一并参阅图3及图4，去除区303的定义可采用蚀刻导电层320表面而成，也可直接于第二表面302划标志线，只要能起到标识作用即可。本实施例中，去除区303位于导电层320的中部，且其一组对边与导电层320的一组对边共边。具体地，第一去除区3021呈矩形，其由首尾依次相连的的第一切割线3025、第二切割线3026和第三切割线3027及与第二表面302的一边围合而成。第二去除区3022由首尾依次相连的第四切割线3028、第五切割线3029、第六切割线3030及于第二表面302的一边围合而成。第三去除区3031与第一去除区3021相交于第二切割线3026，与第二去除区3022相交于第五切割线3029，其相对于第一基材层210的投影与贴装区221相对于第一基材层210的投影重合。当然，去除区303也可不与第二表面302的边缘共边。
第三步，将第一基板200、粘合层400及第二基板300依次叠层并压合。
请一并参阅图3、图4及图5，第一基板200、粘合层400及第二基板300的叠层及压合应使得第二基材层310及第一导电线路层220分别紧贴于粘合层400相对的两表面，且贴装区221与切口410和第三去除区3031相对应，也即第三去除区3031相对于第一基材层210的投影与贴装区221于第一基材层210的投影重合，贴装区221对第一基材层210的投影位于切口410对第一基材层210的投影内，由此得电路板基板700。
第四步，向电路板基板700的第一切槽3023或第二切槽3024内注入胶料500，使其填充切口410，并固化胶料500。
请一并参阅图4、图5及图6，第一基板200、第二基板300和粘合层400压合后，第一切槽3023和第二切槽3024与切口410相通。胶料500用以填充切口410，以遮盖贴装区221对应的第一导电线路层220，进而防止后续进行湿法制作如在导电层320上形成导电线路时，蚀刻液沿第一切槽3023和第二切槽3024进入贴装区221腐蚀贴装区221对应的第一导电线路层220。胶料500可以以印刷方式填入，也可以采用本领域常见的其它方式注入，优选地，其用量以刚好与第二表面302相平为宜。胶料500选用经紫外光照或微热可固化，且固化后容易被剥离的粘接性材料。本实施例中，胶料500选用本领域常用的紫外光固化胶料，且其填满第一切槽3023、第二切槽3024和切口410。
第五步，沿第一去除区3021和第二去除区3022的边缘切割，以除去第一去除区3021和第二去除区3022对应的第一基板200和第二基板300，移除第三去除区3031对应的第二基板300。
请一并参见图4及图7，由于第一去除区3021和第二去除区3022的一边边缘分别与第二表面302的一边共边，因此，第一去除区3021对应的第一基板200和第二基板300可沿第一切割线3025、第二切割线3026和第三切割线3027裁切或激光切割得以去除，第二去除区3022对应的第一基板200和第二基板300可沿第四切割线3028、第五切割线3029和第六切割线3030裁切或激光切割来去除。其中，激光种类应根据第二基材层310的材质进行相应选择。一般来说，掺钕钇铝石榴石Nd:YAG激光器发射的激光波长较短，属紫外波段，脉冲频率较高，可用于切割导电层和绝缘层。当然，也可以选择混合激光系统，即，以Nd:YAG激光切割导电层，以CO2激光切割绝缘层。本实施例中，以Nd:YAG激光切割第一去除区3021和第二去除区3022对应的第一基板200和第二基板300。
请一并参阅图4、图6及图7，由于第三去除区3031内设置有与第一去除区3021的一边边缘即第二切割线3026和第二去除区3022的一边边缘即第四切割线3029相连的第一切槽3023和第二切槽3024，因此当沿第二切割线3026和第四切割线3029去除第一去除区3021和第二去除区3022对应的第一基板200和第二基板300后，第三去除区3031对应的第二基板300将处于独立状态，而胶料500固化后粘接性较差，此时直接将第三去除区3031对应的第二基板200与胶料500相分离即可移走该部分第二基板200。
第五步，除去胶料500，从而制得具有断差结构的电路板600。
请一并参阅图7及图8，由于胶料500固化后易剥离，因此，直接撕去胶料500即可。
值得一提的是，本实施例的具有断差结构的电路板600还可包括于导电层320表面贴干膜、曝光、显影、蚀刻形成导电线路的步骤。另外，还可包括制作贯通导电层320和第二导电线路层230的通孔、将通孔孔壁电镀的步骤，以导通导电层320与第二导电线路层230，使得第二导电线路层230与导电层320之间可实现信号传输。如果通孔孔壁电镀工艺是在导电层320的线路图案形成之后进行，则进行孔壁电镀之前应于导电层320的线路、第一导电线路层220和第二导电线路层230的表面贴覆干膜以保护线路图案。
本实施例的具有断差结构的电路板的制作方法通过于压合第一基板和第二基板前于第二基板的导电层表面中部定义出包括第一去除区、第二去除区和与预定贴装区形状及尺寸匹配的第三去除区的去除区，于第三去除区的相对两端部开设贯通第二基板相对两表面并与第一去除区和第二去除区相连的第一切槽和第二切槽，并于压合第一基板和第二基板后采用胶料填充切口的方式，使得去除第一去除区和第二去除区对应的第一基板和第二基板后，第三去除区的第一切槽和第二切槽之间的第二基板处于独立状态，将第三去除区对应的第二基板与胶料分离，然后移走胶料即可得到具有断差结构的电路板，从而克服了现有技术的制作方法在去除贴装区对应的第二基板时容易损伤贴装区对应的导电线路导致导电线路粗细不一，甚至断线的缺陷。并且由于本制作方法采用胶料填充切口，有效避免了后续对该具有断差结构的电路板进行电镀及以湿法制作导电线路时，电镀液和蚀刻液与贴装区内的导电线路层接触从而损伤该部分导电线路层。因此，使用本技术方案的制作方法可显著地提高电路板的线路制作精度和产品合格率。
Claims (9)
- 【权利要求1】一种具有断差结构的电路板的制作方法，其包括下述步骤：提供第一基板、粘合层及第二基板，该第一基板包括第一基材层、形成于第一基材层至少一表面的导电线路层，该导电线路层设有贴装区，该第二基板包括第二基材层及形成于该第二基材层至少一表面的导电层，该粘合层设有贯通其相对两表面的切口；于该导电层表面中部定义出去除区，该去除区包括第一去除区、第二去除区及位于第一去除区和第二去除区之间且与第一去除区、第二去除区相连的第三去除区，该第三去除区的形状及尺寸与贴装区的形状及尺寸匹配，于第三去除区的相对两端开设贯通第二基板的第一切槽和第二切槽，该第一切槽和第二切槽均与第一去除区和第二去除区相连；将第一基板、粘合层及第二基板依次叠层并压合，且使该导电线路层及第二基材层分别贴于粘合层的相对两表面，该第三去除区于第一基材层的投影与贴装区于第一基材层的投影重合，并位于切口于第一基材层的投影内；向第一切槽或第二切槽内注入胶料，使胶料填充切口，并固化胶料；沿第一去除区及第二去除区的边缘切割，以除去第一去除区及第二去除区对应的第一基板和第二基板，去除第三去除区对应的第二基板；去除胶料，从而制得具有断差结构的电路板。
- 【权利要求2】如权利要求1所述的具有断差结构的电路板的制作方法，其特征是，所述第一基板和第二基板为刚性基板或柔性基板。
- 【权利要求3】如权利要求1所述的具有断差结构的电路板的制作方法，其特征是，所述第一基材层和第二基材层为单层绝缘基材或由导电层与绝缘基材构成的复合基材。
- 【权利要求4】如权利要求1所述的具有断差结构的电路板的制作方法，其特征是，该制作方法还包括在去除胶料后于导电层制作线路的步骤。
- 【权利要求5】一种电路板基板，其用于制作具有断差结构的电路板，所述电路板基板包括依次压合的第一基板、粘合层及第二基板，所述第一基板包括第一基材层、形成于第一基材层至少一表面的导电线路层，所述导电线路层设有贴装区，所述第二基板包括第二基材层及形成于该第二基材层至少一表面的导电层，所述粘合层设有贯通其相对两表面的切口，所述导电线路层及第二基材层分别贴于粘合层的相对两表面，且贴装区与切口相对，其特征是，所述导电层表面中部设有去除区，所述去除区包括第一去除区、第二去除区及位于第一去除区和第二去除区之间且与第一去除区、第二去除区相连的第三去除区，所述第三去除区的相对两端开设有贯通第二基板的第一切槽和第二切槽，其于第一基材层的投影与贴装区于第一基材层的投影重合，并位于切口于第一基材层的投影内，所述第一切槽和第二切槽均与第一去除区和第二去除区相连，且与切口相通。
- 【权利要求6】如权利要求5所述的电路板基板，其特征是，所述第一基材层和第二基材层为单层绝缘基材或由导电层与绝缘基材构成的复合基材。
- 【权利要求7】如权利要求5所述的电路板基板，其特征是，所述贴装区于第一基材层的投影与切口于第一基材层的投影重合。
- 【权利要求8】如权利要求5所述的电路板基板，其特征是，所述第一基板和第二基板为刚性基板或柔性基板。
- 【权利要求9】如权利要求5所述的电路板基板，其特征是，所述第一切槽、第二切槽及切口内设有固化后易剥离的胶料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008103007793A CN101547574B (zh) | 2008-03-28 | 2008-03-28 | 电路板基板及具有断差结构的电路板的制作方法 |
| US12/274,190 US7987586B2 (en) | 2008-03-28 | 2008-11-19 | Method for manufacturing printed circuit board having different thicknesses in different areas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008103007793A CN101547574B (zh) | 2008-03-28 | 2008-03-28 | 电路板基板及具有断差结构的电路板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101547574A true CN101547574A (zh) | 2009-09-30 |
| CN101547574B CN101547574B (zh) | 2011-03-30 |
Family
ID=41114964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008103007793A Expired - Fee Related CN101547574B (zh) | 2008-03-28 | 2008-03-28 | 电路板基板及具有断差结构的电路板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7987586B2 (zh) |
| CN (1) | CN101547574B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103002671A (zh) * | 2012-11-13 | 2013-03-27 | 江苏伟信电子有限公司 | 软硬结合板结合部的制作方法 |
| CN103096641A (zh) * | 2011-10-28 | 2013-05-08 | 富葵精密组件(深圳)有限公司 | 连片电路板的制作方法 |
| CN105282995A (zh) * | 2014-06-24 | 2016-01-27 | 健鼎（无锡）电子有限公司 | 移除部分的多层线路结构的方法 |
| CN106332442A (zh) * | 2015-06-26 | 2017-01-11 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
| CN104322157B (zh) * | 2012-02-21 | 2017-10-27 | At&S奥地利科技与系统技术股份公司 | 用于生产电路板的方法和这样的方法的使用 |
| CN107708339A (zh) * | 2017-09-26 | 2018-02-16 | 深圳明阳电路科技股份有限公司 | 一种刚挠结合板挠性窗口制作方法 |
| CN107949152A (zh) * | 2017-11-30 | 2018-04-20 | 广州兴森快捷电路科技有限公司 | 刚挠结合线路板及其制作方法 |
| CN105828523B (zh) * | 2015-01-10 | 2019-01-25 | 鹏鼎控股(深圳)股份有限公司 | 软硬结合电路板及其制作方法 |
| CN109940284A (zh) * | 2019-01-25 | 2019-06-28 | 武汉铱科赛科技有限公司 | 一种线路板金手指激光切割方法和系统 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102131348A (zh) * | 2010-01-20 | 2011-07-20 | 奥特斯(中国)有限公司 | 用于制造刚性-柔性的印刷电路板的方法 |
| CN102811567A (zh) * | 2012-08-17 | 2012-12-05 | 惠州中京电子科技股份有限公司 | 一种软硬结合板工艺及开盖方式 |
| US10219384B2 (en) | 2013-11-27 | 2019-02-26 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Circuit board structure |
| AT515101B1 (de) | 2013-12-12 | 2015-06-15 | Austria Tech & System Tech | Verfahren zum Einbetten einer Komponente in eine Leiterplatte |
| US11523520B2 (en) | 2014-02-27 | 2022-12-06 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for making contact with a component embedded in a printed circuit board |
| AT515447B1 (de) | 2014-02-27 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777718A (en) * | 1986-06-30 | 1988-10-18 | Motorola, Inc. | Method of forming and connecting a resistive layer on a pc board |
| US5382930A (en) * | 1992-12-21 | 1995-01-17 | Trw Inc. | Monolithic multipole filters made of thin film stacked crystal filters |
| US6352876B1 (en) * | 1999-07-28 | 2002-03-05 | Stmicroelectronics S.R.L. | Integrated semiconductor optic sensor device and corresponding manufacturing process |
| JP2003174249A (ja) * | 2001-12-06 | 2003-06-20 | Rohm Co Ltd | 回路基板、およびこの回路基板の製造方法 |
| TWI227102B (en) * | 2002-03-15 | 2005-01-21 | United Test Ct Inc | Fabrication method for circuit carrier |
| TWI268813B (en) * | 2002-04-24 | 2006-12-21 | Sipix Imaging Inc | Process for forming a patterned thin film conductive structure on a substrate |
| US7537668B2 (en) * | 2004-07-21 | 2009-05-26 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating high density printed circuit board |
-
2008
- 2008-03-28 CN CN2008103007793A patent/CN101547574B/zh not_active Expired - Fee Related
- 2008-11-19 US US12/274,190 patent/US7987586B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103096641A (zh) * | 2011-10-28 | 2013-05-08 | 富葵精密组件(深圳)有限公司 | 连片电路板的制作方法 |
| CN103096641B (zh) * | 2011-10-28 | 2015-07-29 | 富葵精密组件(深圳)有限公司 | 连片电路板的制作方法 |
| CN104322157B (zh) * | 2012-02-21 | 2017-10-27 | At&S奥地利科技与系统技术股份公司 | 用于生产电路板的方法和这样的方法的使用 |
| CN103002671B (zh) * | 2012-11-13 | 2016-01-20 | 常州展华机器人有限公司 | 软硬结合板结合部的制作方法 |
| CN103002671A (zh) * | 2012-11-13 | 2013-03-27 | 江苏伟信电子有限公司 | 软硬结合板结合部的制作方法 |
| CN105282995A (zh) * | 2014-06-24 | 2016-01-27 | 健鼎（无锡）电子有限公司 | 移除部分的多层线路结构的方法 |
| CN105282995B (zh) * | 2014-06-24 | 2018-04-06 | 健鼎（无锡）电子有限公司 | 移除部分的多层线路结构的方法 |
| CN105828523B (zh) * | 2015-01-10 | 2019-01-25 | 鹏鼎控股(深圳)股份有限公司 | 软硬结合电路板及其制作方法 |
| CN106332442A (zh) * | 2015-06-26 | 2017-01-11 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
| CN106332442B (zh) * | 2015-06-26 | 2020-02-14 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| CN107708339A (zh) * | 2017-09-26 | 2018-02-16 | 深圳明阳电路科技股份有限公司 | 一种刚挠结合板挠性窗口制作方法 |
| CN107949152A (zh) * | 2017-11-30 | 2018-04-20 | 广州兴森快捷电路科技有限公司 | 刚挠结合线路板及其制作方法 |
| CN107949152B (zh) * | 2017-11-30 | 2024-04-09 | 广州兴森快捷电路科技有限公司 | 刚挠结合线路板的制作方法 |
| CN109940284A (zh) * | 2019-01-25 | 2019-06-28 | 武汉铱科赛科技有限公司 | 一种线路板金手指激光切割方法和系统 |
| CN109940284B (zh) * | 2019-01-25 | 2021-04-27 | 武汉铱科赛科技有限公司 | 一种线路板金手指激光切割方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090241333A1 (en) | 2009-10-01 |
| CN101547574B (zh) | 2011-03-30 |
| US7987586B2 (en) | 2011-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101547574B (zh) | 电路板基板及具有断差结构的电路板的制作方法 | |
| CN102209442B (zh) | 铜箔覆盖法生产软硬结合多层电路板的工艺 | |
| CN102281725B (zh) | 电路板的制作方法 | |
| US7470461B2 (en) | Printed circuit board and method of manufacturing the same | |
| CN105813392B (zh) | 一种柔性led基板的制备方法 | |
| CN102595799B (zh) | 高密度互联印刷电路板的制造方法 | |
| TW201524282A (zh) | 剛撓結合板及其製作方法、電路板模組 | |
| CN104619131A (zh) | 非对称刚挠结合线路板及其制备方法 | |
| CN101431863B (zh) | 软性印刷电路板背胶贴合方法 | |
| CN101193505A (zh) | 叠层印刷布线板的制造方法 | |
| CN112672514B (zh) | 一种软硬结合板的制备方法及其软硬结合板 | |
| CN201928518U (zh) | 采用间接粘附或吸附并置扁平导线制作的双面线路板 | |
| CN104701443A (zh) | 一种适用于简单线路cob封装形式的led基板及制备方法 | |
| CN201928521U (zh) | 采用两面带胶的绝缘层粘附扁平导线制作的双面线路板 | |
| CN101534613A (zh) | 一种具有断差结构的电路板的制作方法 | |
| CN112739072A (zh) | 一种软硬结合板的制备方法 | |
| CN201928519U (zh) | 用热固胶膜粘附并置扁平导线制作的双面线路板 | |
| CN101547573B (zh) | 具有断差结构的电路板的制作方法 | |
| CN107548244A (zh) | 一种双面夹芯铜基板内部铜基之间绝缘的制作方法 | |
| CN201928520U (zh) | 用绝缘层和阻焊层粘附的并置扁平导线制作的双面线路板 | |
| CN217825568U (zh) | 一种双层柔性线路板 | |
| CN109152223A (zh) | 一种软硬结合板的制作方法 | |
| CN112449478B (zh) | 线路板及其制作方法 | |
| CN211240255U (zh) | 一种高频低损耗无胶层fpc | |
| CN109548272B (zh) | 耐弯折fpc及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Co-patentee after: Zhending Technology Co., Ltd. Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Co-patentee before: Honsentech Co., Ltd. Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20170316 Address after: Guangdong, Shenzhen Province, Fuyong Town, Tong Tong Industrial Zone, factory 5, building 1, building Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd. Patentee after: Peng Ding Polytron Technologies Inc Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd. Patentee before: Zhending Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan Co-patentee after: Peng Ding Polytron Technologies Inc Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Co-patentee before: Peng Ding Polytron Technologies Inc Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20190328 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |