CN101533813A - 一种降低寄生电容的接触焊盘及其制备方法 - Google Patents

Abstract

一种降低寄生电容的接触焊盘及其制备方法，属于半导体制造技术领域。本发明提供的接触焊盘包括焊盘金属层、以及通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行而形成的全耗尽层区域，全耗尽层区域形成于半导体衬底中并位于焊盘金属层正下方的半导体衬底的上表层。全耗尽层区域使焊盘金属层与半导体衬底之间的距离增大，降低了接触焊盘的寄生电容值；同时，全耗尽层区域制备方法简单，不增加接触焊盘的制备工艺成本。

Description

一种降低寄生电容的接触焊盘及其制备方法

技术领域

本发明属于半导体制造技术领域，具体涉及一种带全耗尽层区域的接触焊盘及其制备方法。

背景技术

在半导体制造的封装技术领域中，当集成电路制造完成以后，由形成于互连结构层表面的接触焊盘(Pad)与内部电路(internal circuits)做电性连接，作为内部电路与外部信号间的介面，通常是以键合方式即金属线完成外部电路和接触焊盘的电性连接，其中，外部信号包括电源信号、接地信号和输入/输出信号等三种。

同时，随着芯片的特征尺寸不断变小，芯片的速度越来越快，对各种结构的寄生电容要求越来越高，寄生电容越小，芯片的运行速度、频率特性等更好。接触焊盘与半导体衬底之间由于存在介质层，以接触焊盘和半导体衬底作两电极可以形成一个寄生电容，由于接触焊盘的面积相对较大，其寄生电容对电路的影响不容忽视；由电容的计算公式可知，上下两电极之间的间距(d)越大，电容越小，于是，现有技术中，提出了通过增大接触焊盘和半导体衬底的间距来减小其寄生电容。

图1所示为现有技术的降低寄生电容的接触焊盘结构截面示意图。如图1所示，接触焊盘包括形成于半导体衬底20之上的浅沟槽隔离(STI)层21和形成于互连结构层30之中的焊盘金属层31，定义垂直于半导体衬底20的上表面方向为Z方向，焊盘金属层31形成于浅沟槽隔离层21的正上方，并且焊盘金属层31在A-A截面上的投影面积小于浅沟槽隔离层21在A-A截面的面积；焊盘金属层31在该图实施例中为复合金属层结构，它包括第一层焊盘金属层311、第二层焊盘金属层312以及用于连接第一层焊盘金属层与第二层焊盘金属层的若干个孔洞(Via)313，这样的焊盘金属层结构中，第二层焊盘金属层可以是互连结构层30中的不同金属层，从而可以方便的将互连结构层30中内部金属线引出，并且通过Via的相互连接，顶层的第一层焊盘金属层在受外部应力的情况下不容易被剥离，具体实际应用中，焊盘金属层可能不仅包括两层。由于，焊盘金属层31之下区域的衬底都用来形成浅沟槽隔离层，所以，半导体衬底上分成了有源器件区200和接触焊盘区100，焊盘区100的半导体衬底中不形成器件，仅设置浅沟槽隔离层21。通过设置浅沟槽隔离层21，接触焊盘的焊盘金属层31与半导体衬底20之间的距离d增大，从而降低了焊盘金属层31与半导体衬底20之间的寄生电容。

但是，图1所示现有技术的降低寄生电容的STI区具有明显的缺点：(1)由于浅沟槽隔离层的形成需要CMP(Chemical Mechanical Planarization，化学机械平坦化)过程来完成，由于CMP有堞形(Dishing)效应，一般不容易实现在焊盘金属层正下方区域全部加STI层；(2)由于STI层的制备工艺特点，决定了STI层的高度(Z方向的深度)有限，这将限制d值的扩大，进一步限制降低寄生电容的效果。

发明内容

本发明要解决的技术问题是，提出一种不限于STI技术的、能降低寄生电容的接触焊盘结构。

为解决上述技术问题，本发明提供的一种接触焊盘，包括焊盘金属层、以及通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行而形成的全耗尽层区域，所述全耗尽层区域位于所述焊盘金属层的正下方、并形成于半导体衬底的上表层。

根据本发明提供的接触焊盘，其中，所述全耗尽层区域在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表面的截面的面积。所述焊盘金属层是两层或两层以上，所述焊盘金属层包括用于连接不同焊盘金属层的多个孔洞。全耗尽层区域在垂直于半导体衬底上表面方向的厚度范围为0.2μm至2μm。所述掺杂通过离子注入实现。

作为较佳技术方案，所述第一类型为N型，所述第二类型为P型；所述全耗尽层区域包括N型掺杂区域和P型掺杂区域，所述N型掺杂区域的N型掺杂浓度与P型掺杂区域的P型掺杂浓度相互匹配，使所述N型掺杂区域和P型掺杂区域都形成全耗尽；所述N型掺杂区域在平行于半导体衬底上表面的截面图形为正方形，所述P型掺杂区域在平行于半导体衬底上表面的截面图形为正方形，每个N型掺杂区域四周为P型掺杂区域，每个P型掺杂区域四周为N型掺杂区域；所述N型掺杂区域在平行于半导体衬底上表面的截面图形为长方形，所述P型掺杂区域在半导体衬底上表面的截面图形为长方形。

根据本发明提供的接触焊盘，其中，所述接触焊盘还包括形成于半导体衬底之中的浅沟槽隔离层，所述浅沟槽隔离层相邻位于耗尽层区域之上。所述浅沟槽隔离层和耗尽层区域在平行于半导体衬底上表面的截面的形状大小相同。

本发明同时提供该接触焊盘的制备方法，其特征在于包括以下步骤：

(1)提供半导体衬底，在所述半导体衬底的上表层的第一区域上进行第一类型半导体掺杂，在所述半导体衬底的上表层的第二区域上进行第二类型半导体掺杂，其中，第二区域与所述第一区域相互相邻交叉分布，使第二区域与第一区域共同形成全耗尽层区域；

(2)在所述全耗尽层区域的正上方构图制备焊盘金属层。根据本发明提供的制备方法，其中，所述步骤(2)通过以下步骤实现：

(2a)在所述半导体衬底上构造互连结构层时，在预定的某一金属层中构图形成第二层焊盘金属层；

(2b)在所述第二层焊盘金属层上形成第一层焊盘金属层以及多个用于连接第二层焊盘金属层和第一层焊盘金属层的孔洞。

根据本发明提供的制备方法，其中，所述掺杂是通过离子注入实现。所述第一类型半导体掺杂和在半导体衬底的有源器件区上形成MOS器件时的第一类型半导体掺杂同步进行，所述第二类型半导体掺杂和半导体衬底的有源器件区上形成MOS器件时的第二类型半导体掺杂同步进行。所述第一类型为N型时，所述第二类型为P型。所述全耗尽层区域在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表面的截面的面积。

本发明的技术效果是，通过在焊盘金属层的正下方半导体衬底上表层形成全耗尽层区域，全耗尽层区域等效于电容的中间介质层，从而使焊盘金属层与半导体衬底之间的距离增大，相当于增大了接触焊盘的寄生电容的上电极与下电极之间的距离，降低了其寄生电容值。同时，其全耗尽层区域采用掺杂的方法实现，制备方法简单，不增加接触焊盘的制备工艺成本。

附图说明

图1是现有技术的降低寄生电容的接触焊盘结构截面示意图；

图2是本发明提供的接触焊盘的结构示意图；

图3是图2所示的全耗尽层区域第一具体实施例的XY平面示意图；

图4是图2所示的全耗尽层区域第一具体实施例的立体结构示意图；

图5是图2所示的全耗尽层区域第二具体实施例的XY平面示意图；

图6是图2所示的全耗尽层区域第二具体实施例的立体结构示意图；

图7是本发明提供的接触焊盘的又一实施例结构示意图；

图8是本发明所提供的形成如图2所示实施例接触焊盘的制备方法示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

图2所示为本发明提供的接触焊盘的结构示意图。如图2所示，该实施例提供了一个接触焊盘的示意图，该接触焊盘形成于半导体衬底50和互连结构层60中，其中Z方向为垂直半导体衬底上表面的方向。互连结构层30包括多层金属层，接触焊盘包括焊盘金属层61，在该实施例中，焊盘金属层61包括第一层焊盘金属层611、第二层焊盘金属层612以及用于连接第一层焊盘金属层和第二层焊盘金属层的孔洞(Via)613，其中第一层焊盘金属层形成于互连结构层的上表层，其上表面裸露于外用于与外部引线键合；第二层焊盘金属层612一般为需要引出的金属层，互连结构层之间包括多层金属层，根据电路功能设计需要，可能中间的金属层需要接入外部信号，从而通过形成接触焊盘的方式引出，并且通过孔洞613的相互连接，顶层的第一层焊盘金属层在受外部应力的情况下受第二层焊盘金属层的牵制制约，从而不容易被剥离；第二层焊盘金属层612可以是互连结构层中的不同金属层通过大马士革工艺或者金属刻蚀工艺构图形成，第二层焊盘金属层612与第一层焊盘金属层611一般设置为同样形状大小。焊盘金属层的具体层数不受本发明限制，可以是一层或者一层以上。

继续如图2所示，通常在芯片的互连结构层60之下为半导体衬底50，半导体衬底50的上表层中，在焊盘金属层61的正下方(根据Z方向)，形成了一个全耗尽层区域51，全耗尽层区域51的在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层61的面积，根据半导体常识可知，全耗尽层区域中载流子浓度非常小，其不导电或者电阻非常高，方块电阻可以达到10K欧姆数量级以上，其可以等效于电容的中间介质层。全耗尽层区域51和焊盘金属层61共同组成了接触焊盘。在该实施例的接触焊盘中，其寄生电容等效为第二层金属焊盘层612与半导体衬底50之间的形成的电容(中间有互连结构中的层间介质层)，第二层金属焊盘层612与半导体衬底50之间的距离d(图2中所示)由于全耗尽层区域51的存在，d值增大，其所增加的量等于全耗尽层区域的厚度，因此，该实施例的接触焊盘所产生的寄生电容相对较小。通过全耗尽层区域增大焊盘金属层与半导体衬底之间的距离与图1所示实施例中通过STI层增大焊盘金属层与半导体衬底之间的距离有异曲同工之妙。在该实施例中，全耗尽层区域51为长方体形状，但是其具体形状不受本发明限制，只要其在平行于半导体衬底上表面的截面面积大于或等于焊盘金属层面积即可；如果全耗尽层区域51在平行于半导体衬底上表面的截面积小于焊盘金属层在平行于半导体衬底上表面的截面的面积，其等效寄生电容等于多个不同结构(d值不同)的电容并联，降低等效寄生电容的作用相对减弱。需要指出的是，在图2所示实施例中只是一个接触焊盘的示意图，任何多个该接触焊盘的排列形式不受本发明限制，甚至可以实现在多个接触焊盘排列的机构中，只要全耗尽区域足够大，多个焊盘金属层可以共用一个全耗尽层区域形成多个接触焊盘。由于，焊盘金属层61之下区域的衬底都用来形成全耗尽层区域，所以，半导体衬底50上分成了有源器件区200和接触焊盘区100，焊盘区100的半导体衬底中不形成器件。

图3所示为图2所示的全耗尽层区域第一具体实施例的XY平面示意图，图4所示为图2所示的全耗尽层区域第一具体实施例的立体结构示意图，其中XY平面为半导体衬底的上表面。如图3和图4所示，该全耗尽区域是通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行形成，在该实施例中，第一类型为N型，第二类型为P型。其中区域511、513、515、517、519为N型半导体掺杂，区域512、514、516、518为P型半导体掺杂，区域511、512、513、514、515、516、517、518、519大小形状相同，在XY平面截面均为正方形。以区域515为例，区域515为N型掺杂，但在其四周均为P型掺杂，根据PN结的原理，四周的P掺杂会在N型掺杂区域515中都形成一块耗尽区域，在N型掺杂区域515在足够小的情况下，在本具体实施例中，如果N型掺杂区域的掺杂浓度为A，P型掺杂区域的掺杂浓度为B，假设在两个掺杂浓度下计算出一个N型掺杂区域对P型掺杂区域产生的耗尽层的厚度为C、以及一个P型掺杂区域对N型掺杂区域产生的耗尽层的厚度为D，那么D的两倍如果大于或者等于N型掺杂区域515的正方形边长T，周围P型掺杂区域共同作用会使区域515为全耗尽区域；反过来可以根据N型掺杂区域515的正方形边长T计算出要达到全耗尽所需的N型掺杂浓度和P型掺杂浓度，这个过程为掺杂浓度匹配过程，通过两者的不同类型掺杂浓度的匹配，可以实现区域515为全耗尽区域。同理对于P型掺杂区域，也可以变为全耗尽区域(不考虑边缘效应的情况下)，于是区域511、512、513、514、515、516、517、518、519共同形成全耗尽层区域51。在该具体实施例中，耗尽层区域51被划分为9个，其具体数量不受本发明限制，在应用实施例中，其数量一般是远大于9个。另外需要指出的是半导体衬底可以是P型衬底或者N型衬底，其具体类型不受本发明限制。区域511、512、513、514、515、516、517、518、519在Z方向的厚度相同，其范围为0.2μm至2μm，本实施例中优选为0.5μm。通过离子注入掺杂有更好的区域图形准确性以及掺杂的深度更大，因此本实施例中优选离子注入方式掺杂。

图5所示为图2所示的全耗尽层区域第二具体实施例的XY平面示意图，图6所示为图2所示的全耗尽层区域第二具体实施例的立体结构示意图，其中XY平面为半导体衬底的上表面。在该实施例中，全耗尽层区域51包括N型掺杂区域511、513以及P型掺杂区域512，N型掺杂区域和P型掺杂区域相互交互排列。与图3和图4所示实施例相同，其N型掺杂区域的掺杂浓度与P型掺杂区域的掺杂浓度通过其XY平面截面的长方形宽来匹配计算。因此具体N型掺杂区域和P型掺杂区域的形状可以根据不同要求来设计，只要其能实现全耗尽即可，例如，还可以相互交叉排列的三角形区域形状。

通过以上描述，位于焊盘金属层正下方的全耗尽层区域的电阻相比传统的半导体衬底电阻大大提高，全耗尽层区域等效于电容的中间介质层，有效增大了其寄生电容的上电极(焊盘金属层)与下电极(半导体衬底)之间的距离，从而可以降低接触焊盘的寄生电容值。相比图1所示现有技术的STI层，该全耗尽层区域不依赖于STI工艺，通过离子注入的掺杂方式，一般N型或P型阱的掺杂深度为STI深度的两倍左右，因此可以形成相比STI层可以实现更大范围更大厚度的全耗尽层区域。

图7所示为本发明提供的接触焊盘的又一实施例结构示意图。该实施例与图2所示实施例的主要区别在于，该接触焊盘还包括形成于一层浅沟槽隔离层52，浅沟槽隔离层52通过浅沟槽隔离工艺在半导体衬底中形成，一般是先形成浅沟槽隔离层52，再通过离子注入的掺杂方式在浅沟槽隔离层52下方形成耗尽层区域51。耗尽层区域51的上表面与浅沟槽隔离层52的底面直接接触，半导体衬底50中形成浅沟槽隔离层52后，半导体衬底50的部分上表面变为耗尽层区域与浅沟槽隔离层52的交界处，所以，耗尽层区域51仍然可以认为是形成于半导体衬底50的上表层。在该实施例中，浅沟槽隔离层51和耗尽层区域52在平行于半导体衬底上表面的截面的形状大小相同，结合背景技术可知，耗尽层区域51和耗尽层区域52均等效于电容的中间介质层，使焊盘金属层61与半导体衬底之间的距离D增大，降低了其寄生电容值。

进一步，本实施方式提供形成如图2所示实施例接触焊盘的制备方法。

图8所示为本发明所提供的形成如图2所示实施例接触焊盘的制备方法示意图。如图8所示接触焊盘的制备方法包括以下步骤：

步骤S11，提供半导体衬底。

在该实施例中，半导体衬底上不只是形成接触焊盘，半导体衬底包括用于形成器件的有源器件区和用于形成接触焊盘的接触焊盘区，半导体衬底可以根据具体情况选择P型或者N型。

步骤S12，在半导体衬底的上表层的第一区域上进行第一类型半导体掺杂。

在该步骤中，在半导体衬底的接触焊盘区上预先选定的第一区域上进行第一类型半导体掺杂，可以通过光刻构图选定第一区域。需要指出的是，该掺杂过程可以和在半导体衬底上有源器件区的第一类型半导体掺杂同时进行，例如，第一半导体类型掺杂为N型离子注入时掺杂时，在定义衬底其它区域形成MOS管N型掺杂区域时，可以同时定义第一区域图形及其面积大小，在对其它区域形成MOS管的N型离子注入掺杂时，同步进行第一区域的N型离子注入掺杂。

步骤S13，在半导体衬底的上表层的第二区域上进行第二类型半导体掺杂。

在该步骤中，在半导体衬底的接触焊盘区上预先选定的第二区域上进行第二类型半导体掺杂，同样通过光刻构图选定第二区域，第二区域与步骤12所述的第一区域相互相邻并交叉分布，使第二区域与第一区域共同形成全耗尽层区域。需要指出的是，该掺杂过程可以和在半导体衬底上有源器件区的第二类型半导体掺杂同时进行，例如，第二半导体类型掺杂为P型离子注入时掺杂时，在定义衬底其它区域形成MOS管P型掺杂区域时，可以同时定义第二区域图形及其面积大小，在对其它区域形成MOS管的P型离子注入掺杂时，同步进行第二区域的P型离子注入掺杂。因此，该步骤13和步骤12都是可以和其它器件的掺杂工艺过程集成在一起的，体现出了该方法制备全耗尽层区域的低成本优势。

步骤S14，在所述半导体衬底上构造互连结构层时，在预定的某一金属层中构图形成第二层焊盘金属层。

在该步骤中，所述的某一金属层为该层的金属线需要接入外部信号，因此向外引出形成PAD；互连结构层中有层间介质层，因此第二层焊盘金属层与所述第一区域和第二区域之间是有介质层隔离的；第二层焊盘金属层可以通过大马士革工艺或者金属刻蚀工艺构图形成，并且该步骤可以与在该金属层其它区域构图形成引线同步进行。

步骤S15，在所述第二层焊盘金属层上形成第一层焊盘金属层以及多个用于连接第二层焊盘金属层和第一层焊盘金属层的孔洞；

在该步骤中，第一层焊盘金属层和孔洞可以同时通过大马士革工艺或者金属刻蚀工艺构图形成，通过在层间介质层中形成孔洞Via，其中第一层焊盘金属层位于互连结构层的最上方。

至此，图2所示的接触焊盘基本制备形成。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (17)

1、一种接触焊盘，包括焊盘金属层，其特征在于，还包括通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行而形成的全耗尽层区域，所述全耗尽层区域位于所述焊盘金属层的正下方、并形成于半导体衬底的上表层。

2、根据权利要求1所述的接触焊盘，其特征在于，所述全耗尽层区域在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表面的截面的面积。

3、根据权利要求1所述的接触焊盘，其特征在于，所述焊盘金属层是两层或两层以上，所述焊盘金属层包括用于连接不同焊盘金属层的多个孔洞。

4、根据权利要求1所述的接触焊盘，其特征在于，所述第一类型为N型，所述第二类型为P型。

5、根据权利要求4所述的接触焊盘，其特征在于，所述全耗尽层区域包括N型掺杂区域和P型掺杂区域，所述N型掺杂区域的N型掺杂浓度与P型掺杂区域的P型掺杂浓度相互匹配，使所述N型掺杂区域和P型掺杂区域都形成全耗尽。

6、根据权利要求5所述的接触焊盘，其特征在于，所述N型掺杂区域在平行于半导体衬底上表面的截面图形为正方形，所述P型掺杂区域在平行于半导体衬底上表面的截面图形为正方形，每个N型掺杂区域四周为P型掺杂区域，每个P型掺杂区域四周为N型掺杂区域。

7、根据权利要求5所述的接触焊盘，其特征在于，所述N型掺杂区域在平行于半导体衬底上表面的截面图形为长方形，所述P型掺杂区域在半导体衬底上表面的截面图形为长方形。

8、根据权利要求1所述的接触焊盘，其特征在于，全耗尽层区域在垂直于半导体衬底上表面方向的厚度范围为0.2μm至2μm。

9、根据权利要求1所述的接触焊盘，其特征在于，所述掺杂通过离子注入实现。

10、根据权利要求1所述的接触焊盘，其特征在于，所述接触焊盘还包括形成于半导体衬底之中的浅沟槽隔离层，所述浅沟槽隔离层相邻位于耗尽层区域之上。

11、根据权利要求10所述的接触焊盘，其特征在于，所述浅沟槽隔离层和耗尽层区域在平行于半导体衬底上表面的截面的形状大小相同。

12、一种制备如权利要求1所述接触焊盘的方法，其特征在于，包括以下步骤：

(1)提供半导体衬底，在所述半导体衬底的上表层的第一区域上进行第一类型半导体掺杂，在所述半导体衬底的上表层的第二区域上进行第二类型半导体掺杂，其中，第二区域与所述第一区域相互相邻交叉分布，使第二区域与第一区域共同形成全耗尽层区域；

(2)在所述全耗尽层区域的正上方构图制备焊盘金属层。

13、根据权利要求12所述的方法，其特征在于，所述步骤(2)通过以下步骤实现：

(2a)在所述半导体衬底上构造互连结构层时，在预定的某一金属层中构图形成第二层焊盘金属层；

(2b)在所述第二层焊盘金属层上形成第一层焊盘金属层以及若干个用于连接第二层焊盘金属层和第一层焊盘金属层的孔洞。

14、根据权利要求12所述的方法，其特征在于，所述掺杂是通过离子注入实现。

15、根据权利要求12所述的方法，其特征在于，所述第一类型半导体掺杂和在半导体衬底的有源器件区上形成MOS器件时的第一类型半导体掺杂同步进行，所述第二类型半导体掺杂和半导体衬底的有源器件区上形成MOS器件时的第二类型半导体掺杂同步进行。

16、根据权利要求12或15所述的方法，其特征在于，所述第一类型为N型，所述第二类型为P型。

17、根据权利要求12所述的方法，其特征在于，所述全耗尽层区域在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表面的截面的面积。

Images