CN114121886A - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN114121886A
CN114121886A CN202111396168.5A CN202111396168A CN114121886A CN 114121886 A CN114121886 A CN 114121886A CN 202111396168 A CN202111396168 A CN 202111396168A CN 114121886 A CN114121886 A CN 114121886A
Authority
CN
China
Prior art keywords
substrate
layer
isolation structure
film layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111396168.5A
Other languages
English (en)
Inventor
潘震
伍术
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111396168.5A priority Critical patent/CN114121886A/zh
Publication of CN114121886A publication Critical patent/CN114121886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种半导体器件及其制造方法，半导体器件可以包括第一衬底和位于第一衬底一侧的布线层，第一衬底中形成有至少贯穿部分第一衬底的隔离结构，隔离结构沿平行第一衬底表面的方向延伸，隔离结构通常具有较差的机械强度，布线层包括多个加固垫，多个加固垫间隔设置，可以设置加固垫在第一衬底表面的投影和隔离结构所在位置相交，即可以在隔离结构正上方设置多个加固垫，加固垫可以增强隔离结构所在区域的机械强度，从而增强半导体器件的整体机械强度。

Description

一种半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
在现有电子产品对于芯片大容量、超薄等需求越来越旺盛，为此，芯片制造工艺在不断改进，芯片堆叠层数增多以满足大容量的要求，同时随着堆叠层数的增多，每层芯片的厚度也必须降低，减薄后的芯片需要具有足够的强度(strength)来保证芯片堆叠的可靠性。然而目前芯片存在强度上的缺陷。
发明内容
为了解决以上技术问题，本申请提供了一种半导体器件及其制造方法，以提高半导体器件的机械强度。
本申请实施例提供了一种半导体器件，包括：
第一衬底；所述第一衬底中形成有至少贯穿部分所述第一衬底的隔离结构，所述隔离结构沿平行所述第一衬底表面的方向延伸；
位于所述第一衬底一侧的布线层，所述布线层包括多个加固垫，所述多个加固垫间隔设置；所述加固垫在所述第一衬底表面上的投影和所述隔离结构所在位置相交。
可选的，所述半导体器件还包括：
位于所述第一衬底一侧的功能层，所述功能层中设置有功能单元；
所述布线层还包括互连结构，所述互连结构与所述功能单元连接；所述互连结构包括连接线和/或焊盘。
可选的，所述第一衬底具有有源区，在平行所述第一衬底表面的平面内，所述隔离结构构成环状且包围所述有源区，所述功能单元在所述第一衬底的投影属于所述有源区；所述互连结构在所述第一衬底的投影属于所述有源区。
可选的，所述加固垫的材料和所述互连结构的材料一致。
可选的，所述加固垫的排布方向与所述隔离结构在平行所述第一衬底表面的平面内的延伸方向一致。
可选的，所述功能层为所述第一衬底和所述加固垫之间的第三膜层；
或，所述功能层包括第一膜层和第二膜层，所述第一膜层位于所述第一衬底背离所述加固垫的一侧，所述第二膜层位于所述第一膜层背离所述加固垫的一侧，所述第一膜层和所述第二膜层之间设置有键合层；所述第二膜层背离所述第一衬底的一侧设置有第二衬底；所述功能单元包括第一膜层中的第一单元和所述第二膜层中的第二单元。
可选的，所述隔离结构包括沿垂直所述第一衬底表面的方向延伸的导体结构以及所述导体结构侧壁的绝缘结构；或所述隔离结构的材料为绝缘材料。
本申请实施例提供了一种半导体器件的制造方法，包括：
在第一衬底中形成隔离结构；所述隔离结构至少贯穿部分所述第一衬底，所述隔离结构沿平行所述第一衬底表面的方向延伸；
在所述第一衬底一侧形成布线层，所述布线层包括多个加固垫，所述多个加固垫间隔设置；所述加固垫在所述第一衬底表面上的投影和所述隔离结构所在位置相交。
可选的，所述在所述第一衬底一侧形成布线层，包括：
在所述第一衬底一侧形成导体层，对所述导体层进行刻蚀形成布线层；
或，在所述第一衬底一侧形成介质层，对所述介质层进行刻蚀得到布线槽，在所述布线槽中形成导体材料，所述导体材料作为布线层。
可选的，在所述第一衬底一侧形成布线层之前，还包括：
在所述第一衬底一侧形成功能层，所述功能层中设置有功能单元；则所述布线层还包括互连结构，所述互连结构与所述功能单元连接；所述互连结构包括连接线和/或焊盘。
可选的，所述第一衬底具有有源区，在平行所述第一衬底表面的平面内，所述隔离结构构成环状且包围所述有源区，所述功能单元在所述第一衬底的投影属于所述有源区；所述互连结构在所述第一衬底的投影属于所述有源区。
可选的，所述加固垫的排布方向与所述隔离结构在平行所述第一衬底表面的平面内的延伸方向一致。
可选的，所述功能层为第一衬底和所述加固垫之间的第三膜层；
或，所述功能层包括第一膜层和第二膜层，则所述在所述第一衬底一侧形成功能层，包括：
在第一衬底一侧形成第一膜层，在第二衬底一侧形成第二膜层；
利用键合工艺通过所述第一膜层和所述第二膜层之间的键合层，将所述第一膜层和所述第二膜层键合在一起，所述第二膜层和所述布线层位于所述第一衬底的不同侧。
可选的，所述隔离结构的材料为绝缘材料；或，所述隔离结构包括沿垂直所述第一衬底表面的方向延伸的导体结构以及所述导体结构侧壁的绝缘结构；
在第一衬底中形成隔离结构，包括：
对所述第一衬底进行刻蚀得到沿垂直所述第一衬底表面的方向贯穿部分所述第一衬底的隔离沟槽；
在所述隔离沟槽中形成隔离结构。
本申请实施例提供了一种半导体器件及其制造方法，半导体器件可以包括第一衬底和位于第一衬底一侧的布线层，第一衬底中形成有至少贯穿部分第一衬底的隔离结构，隔离结构沿平行第一衬底表面的方向延伸，隔离结构通常具有较差的机械强度，布线层包括多个加固垫，多个加固垫间隔设置，可以设置加固垫在第一衬底表面的投影和隔离结构所在位置相交，即可以在隔离结构正上方设置多个加固垫，加固垫可以增强隔离结构所在区域的机械强度，从而增强半导体器件的整体机械强度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为目前一种半导体器件的结构示意图；
图2为目前一种半导体器件强度示意图；
图3为本申请实施例提供的一种半导体器件的结构示意图；
图4为图3中半导体器件沿AA向的剖视示意图；
图5为本申请实施例提供的另一种半导体器件的剖视示意图；
图6为本申请实施例提供的一种半导体器件的制造方法的流程示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述，目前芯片存在强度上的缺陷，发明人经过研究发现，在半导体器件中，通常会在有源区外围设置一圈隔离结构，例如深沟槽隔离(deep trenchisolation，DTI)结构，用于防止一些渗漏(Leakage)和输入输出电容(IO Capacitance)的问题，参考图1所示，为目前一种半导体器件的结构示意图，其中第一有源区110外围设置有沟槽隔离1101，第二有源区120外围设置有沟槽隔离1201。位于有源区一侧的部分隔离结构具有长方体结构，深宽比大，一般填充绝缘材料，隔离结构的材料与周围其他位置的材料不一致，导致隔离结构所在位置在强度方面是一个薄弱点，影响器件的整体强度。
参考图2所示，为本申请实施例中器件强度示意图，其横坐标为强度(Strength)，单位为MPa，纵坐标为断裂概率(Probability)，圆点构成的曲线表示具有隔离结构的器件，方点构成的曲线表示不具有隔离结构的器件，从图中可以看出，具有隔离结构的器件更容易断裂，实际上，具有隔离结构的器件的断裂位置往往是隔离结构所在位置。
为了提高半导体器件的强度，可以降低隔离结构在衬底中的深度，图2中三角形点构成的曲线表示具有较低深度的隔离结构的器件，将隔离结构的深度降低30％，器件的强度可以增强15％左右，然而降低隔离结构的深度，隔离效果也随之下降。
为了解决上述问题，本申请实施例提供了一种半导体器件及其制造方法，半导体器件可以包括第一衬底和位于第一衬底一侧的布线层，第一衬底中形成有至少贯穿部分第一衬底的隔离结构，隔离结构沿平行第一衬底表面的方向延伸，隔离结构通常具有较差的机械强度，布线层包括多个加固垫，多个加固垫间隔设置，可以设置加固垫在第一衬底表面的投影和隔离结构所在位置相交，即可以在隔离结构正上方设置多个加固垫，加固垫可以增强隔离结构所在区域的机械强度，从而增强半导体器件的整体机械强度。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图3所示，为本申请实施例提供的半导体器件的结构示意图，参考图4所示，为图3中的半导体器件在一种实施例中沿AA向的剖视图，半导体器件可以包括第一衬底20和位于第一衬底20一侧的布线层。
本申请实施例中，半导体器件可以为晶圆(wafer)，晶圆数量可以为一个，也可以为多个，多个晶圆沿垂直衬底表面的方向(记为纵向)依次堆叠，例如半导体器件包括2个、4个、8个、16个纵向堆叠的晶圆；半导体器件也可以为晶粒(die)，晶粒数量可以为一个，也可以为多个，多个晶粒沿垂直衬底表面的方向(纵向)堆叠的多个晶粒，例如半导体器件包括2个、4个、8个、16个纵向堆叠的晶粒。
本申请实施例中，第一衬底20为半导体器件中的任意一个衬底，在半导体器件包括多个晶圆或多个晶粒时，第一衬底20可以为器件顶层的衬底，也可以为器件底层的衬底。第一衬底20为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，第一衬底20为单晶硅衬底。
第一衬底20中可以形成有至少贯穿部分第一衬底20的隔离结构241，隔离结构241沿平行第一衬底20表面的方向延伸，隔离结构241可以将第一衬底20分为多个区域。参考图3所示，在平行第一衬底20表面的平面内，隔离结构241可以为构成环状，该环状的隔离结构241包围有源区210，隔离结构241可以为DTI结构，防止有源区210的性能受到外围区域的影响。
在第一衬底20的一侧可以形成有功能层，功能层可以包括功能单元，功能单元可以为存储单元，也可以为逻辑计算单元，存储单元可以为NAND存储单元，也可以为NOR存储单元，功能单元可以沿纵向堆叠，使半导体器件为三维存储器件，例如3D NAND存储器件，或3D NOR存储器件。当然，功能单元也可以为具有其他功能的单元，例如开关单元等。半导体器件还可以为包括三维存储器件与其他电子元件的存储器装置，三维存储器件与其他电子元件设置在同一衬底上，可以互相连接从而协同工作，例如半导体器件包括三维存储器件和存储控制器，三维存储器件的数量可以为一个或多个，存储控制器用于控制三维存储器件。本申请实施例中，半导体器件可以被实施并封装到不同类型的电子设备中。
功能单元位于第一衬底20的有源区210，即功能单元在第一衬底20的投影属于有源区210，同一有源区210可以具有同一种功能单元，也可以具有多种不同的功能单元，不同有源区210可以具有同一种功能单元，也可以具有多种不同的功能单元。隔离结构241包围有源区210，则位于相邻有源区210中的功能单元之间，可以隔离不同有源区210的功能单元。
本申请实施例中，隔离结构241可以包括：沿垂直衬底表面的方向延伸的导体结构以及导体结构侧壁的绝缘结构，绝缘结构可以电隔离导体结构和功能单元，绝缘结构材料可以为氧化硅，也可以为有机材料例如硅橡胶或硅烷等，导体结构可以为金属钨或多晶硅等。本申请实施例中，隔离结构241的材料可以为单一的绝缘材料，例如氧化硅、硅橡胶或硅烷等。
位于有源区一侧的部分隔离结构241呈长方体结构，深宽比通常较大，填充材料也较为多样，其与第一衬底20的材料不同，因此隔离结构241和第一衬底20的接触位置的机械强度通常较低，往往是器件断裂(crack)的集中点，且改造难度大。
在第一衬底20的一侧，可以形成有布线层，布线层和功能层可以形成在第一衬底20的同一侧，也可以形成在第一衬底20的不同侧。为了便于说明，可以将第一衬底20作为底层支撑部件，则布线层位于第一衬底20之上，此时，功能层可以位于第一衬底20和布线层之间，也可以位于第一衬底20之下，当然，前述的“上”是为了表征膜层之间的位置关系而定义的，实际上，膜层之间的上下位置关系和半导体器件的放置方式有关，第一衬底20可以作为底层支撑部件放置，也可以作为顶层部件放置。
布线层包括多个加固垫251，多个加固垫251间隔设置，加固垫251在第一衬底20表面上的投影和隔离结构241所在位置相交，即隔离结构241所在位置可以设置加固垫251，加固垫251可以从表面承受应力，对隔离结构241进行加固，增强隔离结构241所在区域的机械强度，从而增强半导体器件的整体机械强度。其中，加固垫251可以跨越隔离结构241设置，即可以设置在隔离结构241正上方和隔离结构241的两侧，此时加固垫251在隔离结构241两侧的衬底表面上有投影。
加固垫251的排布方向与隔离结构241在平行第一衬底20表面的平面内的延伸方向一致，在隔离结构241包围有源区210设置时，加固垫251也设置在有源区210外围，且包围有源区210，加固垫251的设置不影响有源区210内的其他部件的设置。
布线层还可以包括互连结构253，互连结构253与功能单元连接，用于引出功能单元，实现功能单元与外电路的连接，互连结构253包括连接线和/或焊盘。具体的，互连结构253可以设置在有源区210上方，即互连结构253在第一衬底20的投影属于有源区210，从而利用层间互连结构253与其下的功能单元连接。
也就是说，布线层可以同时包括多个加固垫251和互连结构253，加固垫251没有导电的需求，其材料可以为导体材料，也可以为介质材料，即，加固垫251的材料和互连结构253的材料一致，也可以和互连结构253的材料不一致，在加固垫251的材料和互连结构253的材料一致时，加固垫251和互连结构253可以同时形成，例如在原有的形成互连结构253的版图中增加加固垫251的图形，即可同时形成加固垫251，简化工艺。
举例来说，加固垫251和互连结构253的材料可以均为铝，也可以为其他导体材料，材料为铝的连接线可以称为铝线(Al line)，材料为铝的加固垫251可以称为铝垫(AlPad)。
在半导体器件包括单层的晶圆或晶粒时，功能层可以为第一衬底20和加固垫251之间的第三膜层220，参考图5A所示。
在半导体器件包括纵向堆叠的多个晶圆或晶粒时，功能层可以包括第一膜层231和第二膜层232，第一膜层231位于第一膜层231背离加固垫251的一侧，第二膜层232位于第一膜层231背离加固垫251的一侧，第一膜层231和第二膜层232之间可以设置有键合层233，利用键合层233可以将第一膜层231和第二膜层232键合结合，参考图5B所示。此外，第二膜层232背离第一衬底20的一侧还可以设置有第二衬底30，则从第二衬底30到加固垫251的方向上，半导体器件依次包括第二衬底30、第二膜层232、键合层233、第一膜层231、第一衬底20、加固垫251。功能单元包括第一膜层231中的第一单元和第二膜层232中的第二单元，第一单元和第二单元可以具有相同的结构，也可以具有不同的结构，第二衬底30中可以具有隔离结构，也可以不具有隔离结构。
本申请实施例提供了一种半导体器件，可以包括第一衬底和位于第一衬底一侧的布线层，第一衬底中形成有至少贯穿部分第一衬底的隔离结构，隔离结构沿平行第一衬底表面的方向延伸，隔离结构通常具有较差的机械强度，布线层包括多个加固垫，多个加固垫间隔设置，可以设置加固垫在第一衬底表面的投影和隔离结构所在位置相交，即可以在隔离结构正上方设置多个加固垫，加固垫可以增强隔离结构所在区域的机械强度，从而增强半导体器件的整体机械强度。
基于以上实施例提供的半导体器件，本申请实施例还提供了一种半导体器件的制造方法，参考图5所示，为本申请实施例提供的一种半导体器件的制造方法的流程示意图，该方法可以包括：
S101，在第一衬底20中形成隔离结构241。
本申请实施例中，半导体器件可以为晶圆(wafer)，晶圆数量可以为一个，也可以为多个，多个晶圆沿垂直衬底表面的方向(记为纵向)依次堆叠，例如半导体器件包括2个、4个、8个、16个纵向堆叠的晶圆；半导体器件也可以为晶粒(die)，晶粒数量可以为一个，也可以为多个，多个晶粒沿垂直衬底表面的方向(纵向)堆叠的多个晶粒，例如半导体器件包括2个、4个、8个、16个纵向堆叠的晶粒。
本申请实施例中，第一衬底20半导体器件中的任意一个衬底，在半导体器件包括多个晶圆或多个晶粒时，第一衬底20可以为器件顶层的衬底，也可以为器件底层的衬底。本申请实施例中，第一衬底20为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，第一衬底20为单晶硅衬底。
第一衬底20中可以形成有至少贯穿部分第一衬底20的隔离结构241，隔离结构241沿平行第一衬底20表面的方向延伸，隔离结构241可以将第一衬底20分为多个区域。参考图3所示，在平行第一衬底20表面的平面内，隔离结构241可以为构成环状，该环状的隔离结构241包围有源区210，隔离结构241可以为DTI结构，防止有源区210的性能受到外围区域的影响。
本申请实施例中，隔离结构241可以包括：沿垂直衬底表面的方向延伸的导体结构以及导体结构侧壁的绝缘结构，绝缘结构可以电隔离导体结构和功能单元，绝缘结构材料可以为氧化硅，也可以为有机材料例如硅橡胶或硅烷等，导体结构可以为金属钨或多晶硅等。本申请实施例中，隔离结构241的材料可以为单一的绝缘材料，例如氧化硅、硅橡胶或硅烷等。
在第一衬底20中形成隔离结构241可以具体为，对第一衬底20进行刻蚀得到沿垂直第一衬底20表面的方向贯穿部分第一衬底20的隔离沟槽，在隔离沟槽中形成隔离结构241。
在第一衬底20的一侧可以形成功能层，功能层可以包括功能单元，功能单元可以为存储单元，也可以为逻辑计算单元，存储单元可以为NAND存储单元，也可以为NOR存储单元，功能单元可以沿纵向堆叠，使半导体器件为三维存储器件，例如3D NAND存储器件，或3DNOR存储器件。当然，功能单元也可以为具有其他功能的单元，例如开关单元等。
功能单元位于第一衬底20的有源区210，即功能单元在第一衬底20的投影属于有源区210，同一有源区210可以具有同一种功能单元，也可以具有多种不同的功能单元，不同有源区210可以具有同一种功能单元，也可以具有多种不同的功能单元。隔离结构241包围有源区210，则位于相邻有源区210中的功能单元之间，可以隔离不同有源区210的功能单元。
在半导体器件包括单层的晶圆或晶粒时，功能层可以为第一衬底20和加固垫251之间的第三膜层220。此时，功能层可以在隔离结构241之后形成。
在半导体器件包括纵向堆叠的多个晶圆或晶粒时，功能层11可以包括第一膜层231和第二膜层232，第一膜层231位于第一膜层231背离加固垫251的一侧，第二膜层232位于第一膜层231背离加固垫251的一侧，第一膜层231和第二膜层232之间可以设置有键合层233，利用键合层233可以将第一膜层231和第二膜层232键合结合。此外，第二膜层232背离第一衬底20的一侧还可以设置有第二衬底30，则从第二衬底30到加固垫251的方向上，半导体器件依次包括第二衬底30、第二膜层232、键合层233、第一膜层231、第一衬底20、加固垫251。功能单元包括第一膜层231中的第一单元和第二膜层232中的第二单元，第一单元和第二单元可以具有相同的结构，也可以具有不同的结构，第二衬底30中可以具有隔离结构241，也可以不具有隔离结构241。
在功能层包括第一膜层231和第二膜层232时，功能层可以在隔离结构241之前形成，也可以在隔离结构241之后形成，在第一衬底20一侧形成功能层可以具体为，在第一衬底20一侧形成第一膜层231，第二衬底30一侧形成第二膜层232，利用键合工艺通过第一膜层231和第二膜层232之间的键合层233，将第一膜层231和第二膜层232键合在一起。之后，还可以对第一衬底20进行减薄。
S102，在第一衬底20一侧形成布线层。
在第一衬底20一侧还可以形成有布线层，布线层和功能层可以形成在第一衬底20的同一侧，也可以形成在第一衬底20的不同侧。为了便于说明，可以将第一衬底20作为底层支撑部件，则布线层位于第一衬底20之上，此时，功能层可以位于第一衬底20和布线层之间，也可以位于第一衬底20之下，当然，前述的“上”是为了表征膜层之间的位置关系而定义的，实际上，膜层之间的上下位置关系和半导体器件的放置方式有关，第一衬底20可以作为底层支撑部件放置，也可以作为顶层部件放置。
在形成第一衬底20一侧的布线层时，布线层形成于第一衬底20的上方，在第一衬底20作为底部支撑部件时，布线层可以形成于功能层之上，在第一衬底20作为键合过程中被翻转的晶圆中的衬底时，布线层可以形成于第一衬底20之上，而功能层形成于第一衬底20之下。
布线层包括多个加固垫251，多个加固垫251间隔设置，加固垫251在第一衬底20表面上的投影和隔离结构241所在位置相交，即隔离结构241所在位置可以设置加固垫251，加固垫251可以从表面承受应力，对隔离结构241进行加固，增强隔离结构241所在区域的机械强度，从而增强半导体器件的整体机械强度。其中，加固垫251可以跨越隔离结构241设置，即可以设置在隔离结构241正上方和隔离结构241的两侧，此时加固垫251在隔离结构241两侧的衬底表面上有投影。
在第一衬底20一侧形成布线层，可以具体为，在第一衬底20一侧形成导体层，对导体层进行刻蚀形成布线层；或，在第一衬底20一侧形成介质层，对介质层进行刻蚀得到布线槽，在布线槽中形成导体材料，导体材料作为布线层。
加固垫251的排布方向与隔离结构241在平行第一衬底20表面的平面内的延伸方向一致，在隔离结构241包围有源区210设置时，加固垫251也设置在有源区210外围，且包围有源区210，加固垫251的设置不影响有源区210内的其他部件的设置。
布线层还可以包括互连结构253，互连结构253与功能单元连接，用于引出功能单元，实现功能单元与外电路的连接，互连结构253包括连接线和/或焊盘。具体的，互连结构253可以设置在有源区210上方，即互连结构253在第一衬底20的投影属于有源区210，从而利用层间互连结构253与其下的功能单元连接。
也就是说，布线层可以同时包括多个加固垫251和互连结构253，加固垫251没有导电的需求，其材料可以为导体材料，也可以为介质材料，即，加固垫251的材料和互连结构253的材料一致，也可以和互连结构253的材料不一致，在加固垫251的材料和互连结构253的材料一致时，加固垫251和互连结构253可以同时形成，例如在原有的形成互连结构253的版图中增加加固垫251的图形，即可同时形成加固垫251，简化工艺。
举例来说，加固垫251和互连结构253的材料可以均为铝，也可以为其他导体材料，材料为铝的连接线可以称为铝线(Al line)，材料为铝的加固垫251可以称为铝垫(AlPad)。
本申请实施例提供了一种半导体器件的制造方法，在第一衬底中形成隔离结构，在第一衬底一侧形成布线层，所述隔离结构至少贯穿部分所述第一衬底，所述隔离结构沿平行所述第一衬底表面的方向延伸，布线层包括多个加固垫，多个加固垫间隔设置，隔离结构通常具有较差的机械强度，因此可以设置加固垫在第一衬底表面的投影和所述隔离结构所在位置相交，即可以在隔离结构正上方设置加固垫，加固垫可以增强隔离结构所在区域的机械强度，从而增强半导体器件的整体机械强度。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (14)

1.一种半导体器件，其特征在于，包括：
第一衬底；所述第一衬底中形成有至少贯穿部分所述第一衬底的隔离结构，所述隔离结构沿平行所述第一衬底表面的方向延伸；
位于所述第一衬底一侧的布线层，所述布线层包括多个加固垫，所述多个加固垫间隔设置；所述加固垫在所述第一衬底表面上的投影和所述隔离结构所在位置相交。
2.根据权利要求1所述的半导体器件，其特征在于，还包括：
位于所述第一衬底一侧的功能层，所述功能层中设置有功能单元；
所述布线层还包括互连结构，所述互连结构与所述功能单元连接；所述互连结构包括连接线和/或焊盘。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一衬底具有有源区，在平行所述第一衬底表面的平面内，所述隔离结构构成环状且包围所述有源区，所述功能单元在所述第一衬底的投影属于所述有源区；所述互连结构在所述第一衬底的投影属于所述有源区。
4.根据权利要求2所述的半导体器件，其特征在于，所述加固垫的材料和所述互连结构的材料一致。
5.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述加固垫的排布方向与所述隔离结构在平行所述第一衬底表面的平面内的延伸方向一致。
6.根据权利要求2-4任一项所述的半导体器件，其特征在于，所述功能层为所述第一衬底和所述加固垫之间的第三膜层；
或，所述功能层包括第一膜层和第二膜层，所述第一膜层位于所述第一衬底背离所述加固垫的一侧，所述第二膜层位于所述第一膜层背离所述加固垫的一侧，所述第一膜层和所述第二膜层之间设置有键合层；所述第二膜层背离所述第一衬底的一侧设置有第二衬底；所述功能单元包括第一膜层中的第一单元和所述第二膜层中的第二单元。
7.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述隔离结构包括沿垂直所述第一衬底表面的方向延伸的导体结构以及所述导体结构侧壁的绝缘结构；或所述隔离结构的材料为绝缘材料。
8.一种半导体器件的制造方法，其特征在于，包括：
在第一衬底中形成隔离结构；所述隔离结构至少贯穿部分所述第一衬底，所述隔离结构沿平行所述第一衬底表面的方向延伸；
在所述第一衬底一侧形成布线层，所述布线层包括多个加固垫，所述多个加固垫间隔设置；所述加固垫在所述第一衬底表面上的投影和所述隔离结构所在位置相交。
9.根据权利要求8所述的方法，其特征在于，所述在所述第一衬底一侧形成布线层，包括：
在所述第一衬底一侧形成导体层，对所述导体层进行刻蚀形成布线层；
或，在所述第一衬底一侧形成介质层，对所述介质层进行刻蚀得到布线槽，在所述布线槽中形成导体材料，所述导体材料作为布线层。
10.根据权利要求9所述的方法，其特征在于，在所述第一衬底一侧形成布线层之前，还包括：
在所述第一衬底一侧形成功能层，所述功能层中设置有功能单元；则所述布线层还包括互连结构，所述互连结构与所述功能单元连接；所述互连结构包括连接线和/或焊盘。
11.根据权利要求9所述的方法，其特征在于，所述第一衬底具有有源区，在平行所述第一衬底表面的平面内，所述隔离结构构成环状且包围所述有源区，所述功能单元在所述第一衬底的投影属于所述有源区；所述互连结构在所述第一衬底的投影属于所述有源区。
12.根据权利要求8-11任一项所述的方法，其特征在于，所述加固垫的排布方向与所述隔离结构在平行所述第一衬底表面的平面内的延伸方向一致。
13.根据权利要求9-11任一项所述的方法，其特征在于，所述功能层为第一衬底和所述加固垫之间的第三膜层；
或，所述功能层包括第一膜层和第二膜层，则所述在所述第一衬底一侧形成功能层，包括：
在第一衬底一侧形成第一膜层，在第二衬底一侧形成第二膜层；
利用键合工艺通过所述第一膜层和所述第二膜层之间的键合层，将所述第一膜层和所述第二膜层键合在一起，所述第二膜层和所述布线层位于所述第一衬底的不同侧。
14.根据权利要求8-11任意一项所述的方法，其特征在于，所述隔离结构的材料为绝缘材料；或，所述隔离结构包括沿垂直所述第一衬底表面的方向延伸的导体结构以及所述导体结构侧壁的绝缘结构；
在第一衬底中形成隔离结构，包括：
对所述第一衬底进行刻蚀得到沿垂直所述第一衬底表面的方向贯穿部分所述第一衬底的隔离沟槽；
在所述隔离沟槽中形成隔离结构。
CN202111396168.5A 2021-11-23 2021-11-23 一种半导体器件及其制备方法 Pending CN114121886A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111396168.5A CN114121886A (zh) 2021-11-23 2021-11-23 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111396168.5A CN114121886A (zh) 2021-11-23 2021-11-23 一种半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114121886A true CN114121886A (zh) 2022-03-01

Family

ID=80440271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111396168.5A Pending CN114121886A (zh) 2021-11-23 2021-11-23 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114121886A (zh)

Similar Documents

Publication Publication Date Title
US8564106B2 (en) Wafer level packaging
US20150137388A1 (en) Semiconductor devices
CN103378034B (zh) 具有硅通孔内连线的半导体封装
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
KR20120035719A (ko) 반도체 패키지 및 그 제조 방법
US20200365539A1 (en) Bonding Structure And Method For Manufacturing The Same
US10475739B2 (en) Semiconductor device
CN111725218B (zh) 垂直半导体器件
US9040418B2 (en) Enhanced capture pads for through semiconductor vias
CN109841576B (zh) 半导体器件、包括其的半导体晶片及半导体封装
US8692359B2 (en) Through silicon via structure having protection ring
CN114121886A (zh) 一种半导体器件及其制备方法
CN102760711A (zh) 半导体器件及其编程方法
CN114121887A (zh) 一种半导体器件及其制备方法
US20230352429A1 (en) Semiconductor device
CN112005365B (zh) 制造半导体器件的方法
US20240079369A1 (en) Connecting semiconductor dies through traces
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
US20240055406A1 (en) Semiconductor package and method of manufacturing the same
TWI817080B (zh) 具有虛擬填充圖案之晶片角落區
US20230031151A1 (en) Semiconductor structure and manufacturing method thereof
CN110767605B (zh) 一种金属衬垫的形成方法
KR20120098096A (ko) 반도체 집적회로
CN116864460A (zh) 一种半导体结构及其制备方法
EP2648214A1 (en) Semiconductor device with interconnection via in the substrate and method of production

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination