CN101529608A - 具有改善尺寸可缩放性的金属镶嵌式金属-绝缘体-金属器件 - Google Patents
具有改善尺寸可缩放性的金属镶嵌式金属-绝缘体-金属器件 Download PDFInfo
- Publication number
- CN101529608A CN101529608A CNA2007800381073A CN200780038107A CN101529608A CN 101529608 A CN101529608 A CN 101529608A CN A2007800381073 A CNA2007800381073 A CN A2007800381073A CN 200780038107 A CN200780038107 A CN 200780038107A CN 101529608 A CN101529608 A CN 101529608A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- opening
- main body
- conductive bodies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title description 37
- 239000002184 metal Substances 0.000 title description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 156
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 25
- 150000004767 nitrides Chemical class 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 14
- 239000010936 titanium Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 102000004726 Connectin Human genes 0.000 description 1
- 108010002947 Connectin Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造内存器件的方法，包含下列步骤：设置介电层(110)；于该介电层(110)中设置开口(112)；于该开口(112)中设置第一导电主体(116A)；于该开口中设置切换主体(118A)，该第一导电主体(116A)和切换主体(118A)填满该开口(112)；以及在该切换主体(118A)之上设置第二导电主体(120A)。于一替代实施例中，第二介电层(150)设置于该首先提及的介电层(110)之上，以及该切换主体(156A)设置于该第二介电层(150)中的开口(152)中。
Description
技术领域
本发明大体上系关于内存器件，且详言之，系关于金属-绝缘体-金属(MIM)器件和制造该器件的方法。
背景技术
图1和图2显示使用蚀刻技术制造金属-绝缘体-金属(MIM)器件的方法。一开始，导电层22系设于基板20上。接着，绝缘层24设于导电层22上。然后，另一个导电层26系设于该绝缘层24上。应了解到，该导电层22、26和绝缘层可以是各种的材料。(应进一步了解，该术语(MIM)系用来说明此种器件，即使例如，该顶层和/或底层22、26可以是非金属的)。接着，使用标准的光微影(photolithographic)技术，系将光阻层28设于导电层26之上，该光阻层28系如所示被图案化。使用该图案化之光阻层28作为屏蔽(mask)，该暴露的材料被蚀刻掉以去除部分的导电层22、绝缘层24、和导电层26，用以在基板20上形成余留的MIM堆栈30。然后去除光阻28，得到形成于基板20上包含电极22A、切换层24A、和电极26A之MIM器件30。
将了解到，必须适当地形成器件堆栈以确保器件30之适当操作。例如，高度希望蚀刻剂(etchant)提供对电极22、26和绝缘层24之材料适当、均匀的蚀刻，而留下基板20之暴露材料大致上完整(蚀刻剂之“选择性(selectivity)”是指适当去除选择之材料而留下与之接触之其它的材料大致上完整的能力)。当图2之MIM器件30显示为以理想方式形成时，则发生了下列情况：取决于选择用于电极22、26和绝缘层24的材料、和所使用之蚀刻剂，可能发生该层22、24、26之材料之非均匀蚀刻，造成该MIM堆栈30之不适当形态(例如，也许一层被蚀刻较其它的层更快速，造成该层较其它的层被蚀刻掉更多的量)。此外，也许发生不希望的基板20和层22、24、26的挖凿(gouging)。这些现象导致所得到之内存器件之效能的劣化。
上述方法除了限制尺寸可缩放性(scaleability)外，尚造成较无效率的制造方法。
因此，需要一种可避免上述问题发生的方法，提供具有改进尺寸可缩放性之适当的和一致的形成MIM器件。
发明内容
本发明之制造内存器件的方法包括提供介电层；于该介电层中设置开口；于该开口中设置第一导电主体；于该开口中设置切换主体(switching body)，该第一导电主体和切换主体填满该开口；以及在该切换主体之上设置第二导电主体。
通过下列详细说明的考虑，配合所附之图式，能够较佳地了解本发明。对于熟悉此项技艺者由参照下列所示和说明之本发明之实施例，该实施例仅例示施行本发明之最佳模式，而能够容易地了解本发明。亦应了解到，本发明能够有其它的实施例，和其几个细部地方能够予以修饰和有各种显著的态样，所有之这些修饰和态样将不会偏离本发明之范围。因此，各图式和详细说明系作为例示性质用，而不能用来限制本发明。
附图说明
本发明之可靠特性之新颖特征系提出于所附申请专利范围中。然而，本发明其本身以及其使用之较佳模式，和它的进一步之目的和优点，将可通过参照以上例示之详细说明，并配合所附的图式，而予最佳之了解，其中：
图1至图3显示依照先前技术方法形成MIM之制程步骤；
图4至图6显示依照本发明形成第一实施例MIM器件之制程步骤；
图7至图9显示依照本发明形成第二实施例MIM器件之制程步骤；
图10至图12显示依照本发明形成第三实施例MIM器件之制程步骤；
图13至图15显示依照本发明形成第四实施例MIM器件之制程步骤；
图16至图18显示依照本发明形成第五实施例MIM器件之制程步骤；
图19至图24显示依照本发明形成第六实施例MIM器件之制程步骤；
图25至图29显示依照本发明形成第七实施例MIM器件之制程步骤；
图30至图34显示依照本发明形成第八实施例MIM器件之制程步骤；
图35至图39显示依照本发明形成第九实施例MIM器件之制程步骤；以及
图40至图44显示依照本发明形成第十实施例MIM器件之制程步骤。
具体实施方式
现详细参照本发明之特定实施例，这些实施例显示了考量表现本发明，用来实施本发明之最佳模式。
参照图4，形成在半导体晶圆上之结构包含p+半导体基板70，在该基板70中形成有n+区72、74、76、78。与各自n+区72、74、76、78接触的是延伸通过SiO2层88、SiN层90和SiO2层92的导电W(钨)插塞(plug)80、82、84、86。覆盖该SiO2层92和W插塞80、82、84、86之顶部的是SiN层94。n+区72、74沿着闸极和闸极氧化物96形成晶体管T0，以及n+区76、78沿着闸极和闸极氧化物98形成晶体管T1。该插塞80接触该晶体管T0之n+源极区72，而该插塞82接触电晶体T0之n+汲极区74。该插塞84接触该晶体管T1之n+汲极区74，而该插塞86通过基板70上之W主体100接触该晶体管T1之n+源极区78。导电W插塞106、108接触各自的插塞82、84并延伸穿过SiN层94和SiO2层95。
例如SiN或SiON层或ARC双层110之氮化物沉积在所产生结构之上，达到例如1000埃()之厚度。使用标准光微影技术，设置开口112、114穿过各自插塞106、108之上之氮化物层110。导电层116沉积在所产生结构上，于该氮化物层110上和该开口112、114中接触该插塞106、108。该导电层116可以例如是钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钨(W)、氮化钨(WN)、镍(Ni)、钴(Co)、铝(Al)、铜(Cu)或任何其它适当的材料。可使用例如物理气相沉积(PVD)、原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强式化学气相沉积(PECVD)或金属有机化学气相沉积(MOCVD)来进行沉积。
参照图5，系进行化学机械研磨步骤，其中系去除覆盖该氮化物层110之该层116之部分(亦即，过度负载部分)，并暴露氮化物层110其本身，以及导电主体116A、116B系形成在各自的开口112、114，填满各自的开口112、114。接着，系进行热氧化作用步骤，其中各导电主体之顶端部分转变成其氧化物，形成切换主体118A、118B，而使得该余留的导电主体116A和该切换主体118A以在该开口112上且与之接触之方式填满该开口112，以及该余留的导电主体116B和该切换主体118B以在该开口114上且与之接触之方式填满该开口114。可使用譬如离子植入和电浆氧化作用之其它过程以形成该切换主体。
参照图6，导电层120系沉积在所产生结构上。该导电层120可以是例如Ta、TaN、Ti、TiTiN、W、WN、Ni、Co、Al、Cu或任何其它适合的材料。沉积可以用例如PVD、ALD、CVD、PECVD或MOCVD来进行。使用标准光微影技术，系图案化该导电层120以形成导电主体120A、120B，导电主体120A在切换主体118A上且与之接触，以及导电主体120B在切换主体118B上且与之接触。
包覆介电层(encapsulating dielectric layer)122，例如用SiN、SiC、或双层之SiN/SiON、SiC/SiN、或SiC/SiON系沉积在所产生结构上。于此沉积前，可进行氧化预处理以改进附着力和形成横越共同表面之绝缘层。使用标准光微影技术，开口123、124系设于该层122中以暴露导电主体120A、120B。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层(glue layer)128、130连接到该导电主体120A、120B。作为于此和其它实施例中的显示和说明包覆层(于此实施例中为层122)之替代实施例，可免除该包覆层并直接沉积后续设置之金属层(于此实施例中为层126)。
该导电主体116A(电极)、切换主体118A、和导电主体120A(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体116B(电极)、切换主体118B、和导电主体120B(电极)形成金属-绝缘体-金属(MIM)内存器件134。本方法为金属镶嵌制程(damascene process)，其中组件设在沟槽中，并对其进行化学机械平面化制程。如将所看到的，使用此方法，不使用蚀刻来形成MIM器件，以避免上述之问题。切确来说，使用如提出说明为高效率和简单的方法。再者，此方法允许对制造此结构时之尺寸可缩放性的改进。
图7至图9显示本发明的第二实施例。于此实施例中，参照图7和图8，该氮化物层110、开口112、114、导电主体116A、116B、和切换主体118A、118B系如图4和图5中所示形成。然而，当下一个步骤，参照图9，包覆介电层122系沉积于所产生结构上。使用标准的光微影技术，开口123、124设于层122中以暴露该切换主体118A、118B。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到切换主体118A、118B。
该导电主体116A(电极)、切换主体118A、和导电主体(亦即，黏着层128)(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体116B(电极)、切换主体118B、和导电主体120B(亦即，黏着层130)(电极)形成金属-绝缘体-金属(MIM)内存器件134。此方法提供相似于关于上述图4至图6实施例所提出方法之优点，并不需要形成导电主体120A、120B。
图10至图12显示本发明的第三实施例。于此实施例中，参照图10和图11，该氮化物层110、开口112、114、和导电主体116A、116B系形成如图4和图5中所示。然而，于此情况，并未如先前所述之形成切换主体。参照图12，倒是切换材料140之层系沉积在所产生结构上，与该氮化物层110和导电主体116A、116B接触。其次，导电层142系沉积在切换材料140之层上。使用标准的光微影技术，该导电层142和切换材料140之层系如所示被图案化，而使得导电主体142A在切换主体140A上，和导电主体142B在切换主体140B上，而且切换主体140A在导电主体116A上和切换主体140B在导电主体116B上。
包覆介电层122系沉积在所产生结构上。使用标准的光微影技术，开口123、124系设于层122中以暴露导电主体142A、142B。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到该导电主体142A、142B。
该导电主体116A(电极)、切换主体140A、和导电主体(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体116B(电极)、切换主体140B、和导电主体142B(电极)形成金属-绝缘体-金属(MIM)内存器件134。
图13至图15显示本发明的第四实施例。于此实施例中，参照图13和图14，该SiO2层95、开口112、114、和导电主体116A、116B系形成如图10和图11中。其次(图15)，例如SiN层150之介电质系沉积在所产生结构上，并使用标准的光微影技术，系在其中设置开口152、154。切换材料156之层系沉积在所产生结构上，填满于介电层150中的开口152、154并接触该导电主体116A、116B。进行化学机械研磨步骤以从介电层150之上去除切换材料层156之部分，而使得切换主体156A、156B留在该介电层150之该开口152、154中而填满该介电层150中之该开口152、154。
其次，导电层160系沉积在所产生结构上。使用标准的光微影技术，该导电层160系如所示被图案化，而使得导电主体160A在切换主体156A上，和导电主体160B在切换主体156B上。
包覆介电层122系沉积在所产生结构上。使用标准的光微影技术，开口123、124系设于层122中以暴露导电主体160A、160B。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到导电主体160A、160B。
该导电主体116A(电极)、切换主体156A、和导电主体160A(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体116B(电极)、切换主体156B、和导电主体160B(电极)形成金属-绝缘体-金属(MIM)内存器件134。
图16至图18显示本发明的第五实施例。于此实施例中，参照图16和图17，该氮化物层110、开口112、114、和导电主体116A、116B系形成如图10和图11中。其次(图18)，例如SiN层150之介电质系沉积在所产生结构上，并使用标准的光微影技术，在其中设置开口152、154。切换材料156之层系沉积在所产生结构上，填满于介电层150中的开口152、154并接触该导电主体116A、116B。进行化学机械研磨步骤以从介电层150之上去除切换材料层156之部分，而使得切换主体156A、156B留在该介电层150中的开口152、154中而填满该介电层150中的开口152、154。
包覆介电层122系沉积在所产生结构上。使用标准的光微影技术，开口123、124系设于层122中以暴露该导电主体156A、156B。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到该导电主体156A、156B。
该导电主体116A(电极)、切换主体156A、和导电主体(亦即，黏着层128)(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体116B(电极)、切换主体156B、和导电主体(亦即，黏着层130)(电极)形成金属-绝缘体-金属(MIM)内存器件134。
图19至图24显示本发明的第六实施例。于此实施例中，相似于前面的实施例，开口200、202系设于该氮化物层110中。作为下一个步骤，例如SiN、SiC、或非导电金属氧化物之绝缘层204系沉积于所产生结构上(图19)。使用标准的光微影技术系去除与该插塞106、108接触之绝缘层204之部分，造成图20之结构。
导电层214系沉积于所产生结构上、于该氮化物层110上和于该余留开口216、218中与插塞106、108接触(图21)。参照图22，进行化学机械研磨步骤，其中去除覆盖该氮化物层110之层214之部分和绝缘层204之部分，并暴露氮化物层110其本身，以便设置绝缘壁206、208于该开口200中，和设置绝缘壁210、212于该开口202中。导电主体214A、214B系形成在该各自的余留开口216A、216B，填满该开口216A、216B。接着，如前面所述系形成切换主体220A、220B，而使得该余留的导电主体214A和切换主体220A以在余留开口216上且与之接触之方式填满该余留开口216，以及该余留的导电主体214B和切换主体220B以在余留开口218上且与之接触之方式填满该余留开口218。该导电主体214A和切换主体220A位于该壁206、208之间，而该导电主体214B和切换主体220B位于壁210、212之间。
其次，导电层230系沉积于所产生结构上。使用标准的光微影技术，图案化该导电层230以形成导电主体230A、230B，导电主体230A在切换主体220A上且与之接触，以及导电主体230B在切换主体220B上且与之接触(图23)。
参照图23和图24，例如SiN或SiC之绝缘层232系沉积于所产生结构上。包覆介电层122系沉积于所产生结构上。使用标准的光微影技术，设置开口123、124于层122和层232中以暴露该导电主体230A，203B。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到导电主体230A、230B。
该导电主体214A(电极)、切换主体220A、和导电主体230A(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体214B(电极)、切换主体220B、和导电主体230B(电极)形成金属-绝缘体-金属(MIM)内存器件134。
图25至图29显示本发明的第七实施例。于此实施例中，相似于前面的实施例，开口200、202系设于氮化物层110中。作为下一个步骤，例如TiN、TaN、TiN、或WN的导电层240系沉积于所产生结构上(图25)。
导电层254系沉积于所产生结构上、和于余留开口256、258中(图26)。参照图27，进行化学机械研磨步骤，其中去除覆盖该氮化物层110之层254之部分和覆盖该氮化物层110的导电层240之部分，得到图27之结构，具有导电壁242、244，和连接该壁242、244的导电连接部分246，全都在该开口200内，以及具有导电壁248、250，和连接该壁248、250的导电连接部分252，全都在该开口202内。暴露氮化物层110其本身，而导电主体254A、254B系形成于各自的余留开口256、258中，填满该各自的开口256、258。接着，如前面所述形成切换主体260A、260B，而使得该余留的导电主体254A和切换主体260A以在该余留开口256上且与之接触之方式填满该余留开口256，以及该余留的导电主体254B和切换主体260B以在该余留开口258上且与之接触填满该余留开口258。该导电主体254A和切换主体260A位于壁242、244之间，于部分246上具有导电主体254A，而该导电主体254B和切换主体260B位于该壁248、250之间，于部分252上具有导电主体254B。
其次，该导电层262系沉积于所产生结构上。然后，例如TiN、TaN、TiN、或WN的导电层264系沉积于导电层262上。使用标准的光微影技术，系图案化该导电层262和导电层264以形成导电主体266、268，导电主体266在切换主体260A上且与之接触，以及导电主体268在切换主体260B上且与之接触(图28)。
包覆介电层122系沉积在所产生结构上。使用标准的光微影技术，设置开口123、124于该层122中以暴露该导电主体266、268。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到导电主体266、268。
该导电主体254A(电极)、切换主体260A、和导电主体(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体254B(电极)、切换主体260B、和导电主体268(电极)形成金属-绝缘体-金属(MIM)内存器件134。
图30至图34显示本发明的第八实施例。图30至图31之制程步骤相似于图25至图26之制程步骤。图31之结构系被化学机械地研磨，得到图32之结构。接着(图33)，譬如SiN的介电层270系沉积于所产生结构上，并在其中设有开口272、274。切换材料层276系沉积于所产生结构上，填满该介电层270中的开口272、274，并接触该导体254A、254B。进行化学机械研磨步骤，其中系去除覆盖该介电层270之层276之部分，并暴露该介电层270其本身，以及切换主体276A、276B系形成在该各自的开口272、274中，填满各自的开口272、274。然后，导电层262系沉积于所产生结构上，以及导电层264系沉积于导电层262上。使用标准的光微影技术，图案化导电层262和导电层264以形成导电主体266、268，导电主体266在切换主体260A上且与之接触，以及导电主体268在切换主体260B上且与之接触。
包覆介电层122系沉积在所产生结构上。使用标准的光微影技术，开口123、124系设于层122中以暴露导电主体266、268。导电金属层126系沉积于所产生结构上，通过导电Ti/TiN黏着层128、130连接到导电主体266、268(图34)。
该导电主体254A(电极)、切换主体276A、和导电主体266(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体254B(电极)、切换主体276B、和导电主体268(电极)形成金属-绝缘体-金属(MIM)内存器件134。
图35至图39显示本发明的第九实施例。图33至图36之制程步骤相似于图19至图20之制程步骤。图36之结构系被化学机械地研磨，得到图37之结构。接着，参照图38，例如SiN层280之介电质系沉积于所产生结构上，并在其中系设有开口282、284。切换材料层286系沉积于所产生结构上，填满该介电层280中的开口282、284，并接触该导体214A、214B。进行化学机械研磨步骤，其中系去除覆盖该介电层280之层286之部分(亦即，过度负载部分)，并暴露该氮化物层280其本身，以及切换主体286A、286B系形成在该各自的开口272、274中，填满该各自的余留开口282、284。其次，导电层292系沉积于所产生结构上，并如所示被图案化，形成导电主体292、294，与该各自切换主体286A、286B接触，以及例如SiN之绝缘层系沉积在所产生结构上。
包覆介电层122系沉积在所产生结构上。使用标准的光微影技术，设置开口123、124于该层122和该层296中以暴露导电主体292、294。导电金属层126系设于所产生结构上，通过导电Ti/TiN黏着层128、130连接到导电主体292、294(图39)。
该导电主体214A(电极)、切换主体286A、和导电主体292(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体214B(电极)、切换主体286B、和导电主体298(电极)形成金属-绝缘体-金属(MIM)内存器件132。
图40至图44显示本发明的第十实施例。图40至图41之制程步骤相似于图19至图20之制程步骤。图41之结构系被化学机械地研磨，得到图42之结构。接着(图43和图44)，介电层280系沉积于所产生结构上，并在其中设有开口282、284。切换材料层286系沉积于所产生结构上，填满该介电层280中的开口282、284，并接触该导体214A、214B。进行化学机械研磨步骤，其中系去除覆盖该介电层280之层286之部分，并系暴露介电层280其本身，以及切换主体286A、286B系形成在各自的开口282、284中，填满该各自的开口282、284。例如SiN之绝缘层300系沉积在所产生结构上，以及包覆介电层122系沉积在绝缘层300上。使用标准的光微影技术，开口123、124系设于绝缘层300和介电层122中，暴露该切换主体286A、286B。导电金属层126系设于所产生结构之上，通过导电Ti/TiN黏着层128、130连接到该切换主体286A、286B。
该导电主体214A(电极)、切换主体286A、和导电主体(亦即，黏着层128)(电极)形成金属-绝缘体-金属(MIM)内存器件132。同样情况，该导电主体214B(电极)、切换主体286B、和导电主体(亦即，黏着层130)(电极)形成金属-绝缘体-金属(MIM)内存器件134。
本方法提供用来形成金属-绝缘体-金属(MIM)器件之各种金属镶嵌制程。该各种方法于适当形成此等器件是明确且有效的。尤其是，避免了关于蚀刻材料以形成器件提出之问题。此外，本方法提供器件之高度的尺寸可缩放性。
已提出本发明之实施例之上述说明用于显示和说明目的。并不欲认为已完全描述了本发明，或限制本发明于精确揭露的形式。鉴于上述之说明，可知其它的修正或变化是可能的。
已选择和说明各实施例，以提供本发明之原理和其实际应用之最佳例示，由此使熟悉此项技术之一般技术人员能够使用本发明于各种实施例和各种修饰，如适合于考虑之特定的使用。所有的此等修饰和变化是在如由所附申请专利范围所决定之本发明之范围内，当依照公平、合法和公正取得权利之最宽范围。
Claims (10)
1、一种制造内存器件的方法，包括：
设置介电层(110)；
在该介电层(110)中设置开口(112)；
在该开口(112)中设置第一导电主体(116A)；
在该开口(112)中设置切换主体(118A)，该第一导电主体(116A)和切换主体(118A)填满该开口(112)；以及
在该切换主体(118A)之上设置第二导电主体(120A)。
2、如权利要求1所述的方法，其中，该切换主体(118A)从该第一导电主体(116A)生长出来。
3、如权利要求1所述的方法，其中，通过在该介电层(110)和切换主体(118A)之上设置导电层(120)及图案化该导电层(120)以形成该第二导电主体(120A)，而设置该第二导电主体(120A)。
4、如权利要求1所述的方法，其中，通过在第一次提及的介电层(110)和切换主体(118A)之上设置第二介电层(122)、在该第二介电层(122)中设置开口(123)、及在该第二介电层(122)中的该开口(123)中设置该第二导电主体(128)，而设置该第二导电主体(128)。
5、一种制造内存器件的方法，包括：
设置第一介电层(110)；
在该第一介电层(110)中设置开口(112)；
在该第一介电层(110)中的该开口(112)中设置第一导电主体(116A)以填满该第一介电层(110)中的该开口(112)；
设置第二介电层(150)；
在该第二介电层(150)中设置开口(152)；
在该第二介电层(150)中的该开口(152)中设置切换主体(156A)，以填满该第二介电层(150)中的该开口(152)；以及
在该切换主体(156A)之上设置第二导电主体(160A)。
6、如权利要求5所述的方法，其中，通过在该第二介电层(150)和切换主体(156A)之上设置导电层(160)及图案化该导电层(160)以形成该第二导电主体(160A)，而设置该第二导电主体(160A)。
7、一种内存器件，包括：
具有开口(200)的介电层(110)；
在该开口(200)中的第一导电层(214A)；
在该开口(200)中和该第一导电层(214A)上的切换材料层(220A)；以及
在该开口(200)之上和该切换材料层(220A)上的第二导电层(230A)。
8、如权利要求7所述的内存器件，进一步包括于该介电层(110)中的该开口(200)中的第一和第二绝缘壁(206、208)，该第一导电层(214A)和切换材料层(220A)在这些绝缘壁(206、208)之间。
9、如权利要求7所述的内存器件，进一步包括于该介电层(110)中的该开口(200)中的第一和第二导电壁(242、244)，该第一导电层(254A)和切换材料层(260A)在这些导电壁(242、244)之间。
10、如权利要求9所述的内存器件，进一步包括连接这些导电壁(242、244)的导电连接部分(246)，以及在该导电连接部分上的该第一导电层(254A)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/521,204 US8232175B2 (en) | 2006-09-14 | 2006-09-14 | Damascene metal-insulator-metal (MIM) device with improved scaleability |
| US11/521,204 | 2006-09-14 | ||
| PCT/US2007/019710 WO2008033332A2 (en) | 2006-09-14 | 2007-09-10 | Damascene metal-insulator-metal (mim) device with improved scaleability |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101529608A true CN101529608A (zh) | 2009-09-09 |
| CN101529608B CN101529608B (zh) | 2011-01-26 |
Family
ID=39047941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800381073A Expired - Fee Related CN101529608B (zh) | 2006-09-14 | 2007-09-10 | 具有改善尺寸可缩放性的金属镶嵌式金属-绝缘体-金属器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8232175B2 (zh) |
| EP (1) | EP2064756B1 (zh) |
| JP (1) | JP5389653B2 (zh) |
| CN (1) | CN101529608B (zh) |
| TW (1) | TWI438870B (zh) |
| WO (1) | WO2008033332A2 (zh) |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3534159A (en) * | 1968-10-30 | 1970-10-13 | Bell Telephone Labor Inc | Single pickup tube color television camera system |
| US3833434A (en) * | 1973-02-20 | 1974-09-03 | Hitachi Ltd | Method of forming multi-layer interconnections |
| US3877049A (en) * | 1973-11-28 | 1975-04-08 | William D Buckley | Electrodes for amorphous semiconductor switch devices and method of making the same |
| US5260848A (en) * | 1990-07-27 | 1993-11-09 | Electromer Corporation | Foldback switching material and devices |
| TW287313B (zh) * | 1995-02-20 | 1996-10-01 | Matsushita Electric Ind Co Ltd | |
| JPH10125782A (ja) * | 1996-10-15 | 1998-05-15 | Sony Corp | 半導体装置の製造方法 |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100343287B1 (ko) * | 1999-09-21 | 2002-07-15 | 윤종용 | 고집적 강유전체 메모리 소자의 형성 방법 |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6818481B2 (en) * | 2001-03-07 | 2004-11-16 | Micron Technology, Inc. | Method to manufacture a buried electrode PCRAM cell |
| US7102150B2 (en) * | 2001-05-11 | 2006-09-05 | Harshfield Steven T | PCRAM memory cell and method of making same |
| KR100429877B1 (ko) * | 2001-08-04 | 2004-05-04 | 삼성전자주식회사 | 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법 |
| US7087954B2 (en) | 2001-08-30 | 2006-08-08 | Micron Technology, Inc. | In service programmable logic arrays with low tunnel barrier interpoly insulators |
| US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
| US6921912B2 (en) * | 2003-06-03 | 2005-07-26 | Micron Technology, Inc. | Diode/superionic conductor/polymer memory structure |
| KR100773537B1 (ko) | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
| JP2005032855A (ja) * | 2003-07-09 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| US7211819B2 (en) * | 2003-08-04 | 2007-05-01 | Intel Corporation | Damascene phase change memory |
| JP4937495B2 (ja) * | 2003-12-25 | 2012-05-23 | 新光電気工業株式会社 | キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法 |
| JPWO2006001349A1 (ja) * | 2004-06-23 | 2008-04-17 | 日本電気株式会社 | 容量素子が搭載された半導体装置 |
| KR100567067B1 (ko) * | 2004-06-30 | 2006-04-04 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
| TW200620473A (en) * | 2004-09-08 | 2006-06-16 | Renesas Tech Corp | Nonvolatile memory device |
| US7220642B2 (en) * | 2004-11-12 | 2007-05-22 | Spansion Llc | Protection of active layers of memory cells during processing of other elements |
| JP4428228B2 (ja) * | 2004-12-24 | 2010-03-10 | エルピーダメモリ株式会社 | 半導体装置 |
| DE102005001902B4 (de) * | 2005-01-14 | 2009-07-02 | Qimonda Ag | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle |
| US20060250836A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | Rewriteable memory cell comprising a diode and a resistance-switching material |
| US7504652B2 (en) * | 2005-07-13 | 2009-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change random access memory |
| US7606056B2 (en) * | 2005-12-22 | 2009-10-20 | Stmicroelectronics S.R.L. | Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array thereby manufactured |
| JP4437299B2 (ja) * | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| US8089113B2 (en) * | 2006-12-05 | 2012-01-03 | Spansion Llc | Damascene metal-insulator-metal (MIM) device |
-
2006
- 2006-09-14 US US11/521,204 patent/US8232175B2/en not_active Expired - Fee Related
-
2007
- 2007-09-04 TW TW096132834A patent/TWI438870B/zh active
- 2007-09-10 JP JP2009528254A patent/JP5389653B2/ja not_active Expired - Fee Related
- 2007-09-10 WO PCT/US2007/019710 patent/WO2008033332A2/en active Application Filing
- 2007-09-10 CN CN2007800381073A patent/CN101529608B/zh not_active Expired - Fee Related
- 2007-09-10 EP EP07838014.4A patent/EP2064756B1/en not_active Not-in-force
-
2012
- 2012-06-21 US US13/529,284 patent/US9343666B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20120276706A1 (en) | 2012-11-01 |
| JP2010503989A (ja) | 2010-02-04 |
| US20080123401A1 (en) | 2008-05-29 |
| CN101529608B (zh) | 2011-01-26 |
| JP5389653B2 (ja) | 2014-01-15 |
| EP2064756A2 (en) | 2009-06-03 |
| TW200822291A (en) | 2008-05-16 |
| WO2008033332A3 (en) | 2008-09-18 |
| US8232175B2 (en) | 2012-07-31 |
| EP2064756B1 (en) | 2016-05-04 |
| US9343666B2 (en) | 2016-05-17 |
| WO2008033332A2 (en) | 2008-03-20 |
| TWI438870B (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101080825B (zh) | 无电敷镀用于基于硫族化物的存储器件的金属帽 | |
| KR100640662B1 (ko) | 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법 | |
| US7964862B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| CN106206270A (zh) | 半导体器件及其制作方法 | |
| CN102667946A (zh) | 相变存储元件 | |
| CN102214789A (zh) | 存储器件及其制造方法 | |
| US9299643B2 (en) | Ruthenium interconnect with high aspect ratio and method of fabrication thereof | |
| US11424408B2 (en) | ReRAM structure and method of fabricating the same | |
| US7521364B2 (en) | Surface topology improvement method for plug surface areas | |
| CN100585856C (zh) | 半导体电容器及其制备方法 | |
| CN101529608B (zh) | 具有改善尺寸可缩放性的金属镶嵌式金属-绝缘体-金属器件 | |
| CN104377160B (zh) | 金属内连线结构及其工艺 | |
| JP5213316B2 (ja) | 障壁金属スペーサを備える半導体素子及びその製造方法 | |
| KR101168507B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US20070000860A1 (en) | Method for fabricating semiconductor device | |
| US8089113B2 (en) | Damascene metal-insulator-metal (MIM) device | |
| CN113659073B (zh) | 非易失性存储装置及其形成方法 | |
| CN102487120A (zh) | 相变存储器的形成方法 | |
| JP2014183207A (ja) | 半導体装置及びその製造方法 | |
| TWI462227B (zh) | 記憶體結構 | |
| CN115332168A (zh) | 一种半导体结构及其制造方法 | |
| CN102237311B (zh) | 半导体器件及其制作方法 | |
| KR20040051236A (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR20070036973A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110126 |