CN113659073B - 非易失性存储装置及其形成方法 - Google Patents
非易失性存储装置及其形成方法 Download PDFInfo
- Publication number
- CN113659073B CN113659073B CN202010397403.XA CN202010397403A CN113659073B CN 113659073 B CN113659073 B CN 113659073B CN 202010397403 A CN202010397403 A CN 202010397403A CN 113659073 B CN113659073 B CN 113659073B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- material layer
- substrate
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000011810 insulating material Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000007772 electrode material Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000005137 deposition process Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 276
- 230000008569 process Effects 0.000 description 45
- 230000015654 memory Effects 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000006227 byproduct Substances 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000010949 copper Substances 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- -1 siC Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种非易失性存储装置及其形成方法，所述方法包括：提供基底，所述基底包括器件区和非器件区；在所述基底上依次形成第一电极材料层和绝缘材料层；在所述绝缘材料层上形成牺牲层，所述牺牲层覆盖所述绝缘材料层的非器件区，暴露所述绝缘材料层的器件区；在暴露出的所述器件区内的绝缘材料层上形成第二电极；去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层，以剩余的绝缘材料层为绝缘层，剩余的第一电极材料层为第一电极层。所述方法提升了器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种非易失性存储装置及其形成方法。
背景技术
存储器是现代信息技术中用于保存信息的记忆设备，其种类繁多，应用广泛。随着工艺技术的进步和市场需求的增长，越来越多的高密度存储器得到了迅猛的发展。
RAM(随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为克服这一问题，人们设计并开发了多种非易失性存储器，能够在掉电后仍保持数据。现有的RAM包括PCRAM(相变存储器)，MRAM(磁性存储器)，RRAM(阻变存储器)等。
然而，现有工艺形成的非易失性存储器的性能有待提高。
发明内容
本发明解决的问题是提供一种非易失性存储装置及其形成方法，以提高非易失性存储器的性能。
为解决上述问题，本发明提供一种非易失性存储装置的形成方法，包括：
提供基底，所述基底包括器件区和非器件区；
在所述基底上依次形成第一电极材料层和绝缘材料层；
在所述绝缘材料层上形成牺牲层，所述牺牲层覆盖所述绝缘材料层的非器件区，暴露所述绝缘材料层的器件区；
在暴露出的所述器件区内的绝缘材料层上形成第二电极；
去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层，以剩余的绝缘材料层为绝缘层，剩余的第一电极材料层为第一电极。
相应的，本发明还提供一种非易失性存储装置，包括：
基底，所述基底包括器件区和非器件区；
位于所述基底器件区上的第一电极、绝缘层和第二电极，其中，所述第一电极位于所述基底的器件区上，所述绝缘层覆盖在所述第一电极上，所述第二电极覆盖所述绝缘层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中提供了一种非易失性存储装置及其形成方法，所述方法包括：提供基底，所述基底包括器件区和非器件区；在所述基底上依次形成第一电极材料层和绝缘材料层；在所述绝缘材料层上形成牺牲层，所述牺牲层覆盖所述绝缘材料层的非器件区，暴露所述绝缘材料层的器件区；在暴露出的所述器件区内的绝缘材料层上形成第二电极；去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层，以剩余的绝缘材料层为绝缘层，剩余的第一电极材料层为第一电极层。
可以看出，本发明实施例通过牺牲层暴露出需要形成第二电极的区域，进而在所述牺牲层暴露出的区域直接形成第二电极，避免了对第二电极的刻蚀工艺，进而不会造成副产物的二次沉积，避免了沉积的副产物在器件中可能造成器件的漏电等问题，提升了器件的性能。
附图说明
图1至图2是一种非易失性存储器的形成方法中各步骤对应的结构示意图；
图3至图18是本发明实施例非易失性存储器的形成方法中各步骤对应的结构示意图；
图19是本发明实施例一种非易失性存储器的结构示意图。
具体实施方式
由背景技术可知，现有工艺形成的非易失性存储器的性能有待提高。现结合一种非易失性存储器的形成方法分析器件良率有待提高的原因。
参考图1至图2，衬底可以划分为器件区I和非器件区II，在衬底100上依次形成第一电极材料层110、绝缘材料层120和第二电极材料层130，其中，第一电极材料层110和第二电极材料层130为金属层，接着，刻蚀所述第一电极材料层110、绝缘材料层120和第二电极材料层130，去除器件区I以外的第一电极材料层、绝缘材料层和第二电极材料层，形成由第一电极层111、绝缘层121和第二电极层131构成的非易失性存储器。
然而，在这种形成非易失性存储器的工艺中，在刻蚀第二电极材料层时，容易产生不易挥发的副产物，从而造成副产物的二次沉积，沉积的副产物在器件中可能造成器件的漏电等问题，进而造成器件性能下降。
基于此，本发明实施例提供了一种非易失性存储装置及其形成方法，所述方法包括：提供基底，所述基底包括器件区和非器件区；在所述基底上依次形成第一电极材料层和绝缘材料层；在所述绝缘材料层上形成牺牲层，所述牺牲层覆盖所述绝缘材料层的非器件区，暴露所述绝缘材料层的器件区；在暴露出的所述器件区内的绝缘材料层上形成第二电极；去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层，以剩余的绝缘材料层为绝缘层，剩余的第一电极材料层为第一电极层。
可以看出，本发明实施例通过牺牲层暴露出需要形成第二电极的区域，进而在所述牺牲层暴露出的区域直接形成第二电极，避免了对第二电极的刻蚀工艺，进而不会造成副产物的二次沉积，避免了沉积的副产物在器件中可能造成器件的漏电等问题，提升了器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
其中，为便于说明，本发明一实施例首先提供了一种非易失性存储装置的形成方法，参考图3至图18，为本方法实施例中各步骤对应的结构示意图。
参考图3至图7，提供基底，所述基底包括器件区和非器件区。
所述基底可以包括衬底200，所述衬底包括器件区I和非器件区II，所述器件区I为用于形成所述非易失性存储装置的区域，所述非器件区II为所述器件区I以外的其他区域。其中，衬底的器件区I内可以形成有用于电连接器件底部的导电结构，或者，衬底的器件区I的表层可以形成有用于电连接器件底部的导电材料层，以实现对器件的电连接。
在本发明实施例中，所述基底进一步在衬底的器件区设置器件支撑部202，所述器件支撑部202用于使后续形成的器件区内的绝缘材料层凸出衬底表面，从而易于器件形成。对应的，可以在器件支撑部内设置导电结构，或者，直接设置器件支撑部为导电结构，在本发明实施例中，所述器件支撑部为导电结构，以实现对器件的电连接。
可选的，本发明实施例中，提供基底的步骤可以包括：
参考图3，提供衬底200。
其中，所述器件区内的衬底200为形成器件支撑部提供工艺基础。
在本发明实施例中，所述衬底200可以为多层结构，如底层为半导体衬底，顶层为层间介质层的叠层结构(图中未示出)，其中，半导体衬底中还可以进一步形成有半导体器件，如MOS管、电容、电阻、二极管等，所述层间介质层内可以形成有电连接结构，如导电线、导电插塞等。
参考图4，在所述衬底200上形成第一介质层201，所述第一介质层201完全覆盖所述衬底200。
所述第一介质层201为形成导电通孔提供工艺基础，并进一步通过后续在导电通孔中形成导电结构，以形成器件支撑部。
其中，控制所述第一介质层201的厚度，可以控制后续形成的导电通孔的深度，进而可以限定器件支撑部的高度。所述第一介质层的材料可以为SiN、SiC、SiO2、SiON、SiOC、SiOCN中的一种或多种。在本发明实施例中，所述第一介质层201的材料可以与衬底顶层的层间介质层材料不同，从而在后续刻蚀第一介质层时，可以以所述层间介质层为刻蚀停止层。具体的，所述第一介质层可以为SiN，可以采用沉积工艺形成。
参考图5，形成贯穿所述第一介质层201的导电通孔W1，所述导电通孔W1暴露至少部分器件区I内的衬底200。
所述导电通孔W1暴露至少部分器件区I内的衬底，以使后续的器件支撑部形成在所述衬底上。其中，所述导电通孔可以仅暴露部分器件区内的衬底，从而使得器件区I内除包括所述器件支撑部外，还可以留出器件支撑部两侧的衬底，从而为后续形成在器件支撑部侧面的第一电极、绝缘层和侧墙留出工艺空间。
所述导电通孔可以采用湿法刻蚀、干法刻蚀、或湿法刻蚀和干法刻蚀的结合形成，本发明在此不再赘述。
参考图6，形成填充在所述导电通孔W1内的导电结构202’。
所述导电结构202’用于在后续去除第一介质层后作为器件支撑部。
其中，所述导电结构202’的材料可以为Pt、Ta、W、Cu、Co、Ru、Ti、TaN、TiN中的一种或多种。
所述导电结构202’的形成步骤可以包括：在所述第一介质层上形成完全覆盖所述导电通孔和所述第一介质层的导电材料层，并进一步研磨去除所述第一介质层上的导电材料层，并以剩余在所述导电通孔内的导电材料层作为所述导电结构。
参考图7，刻蚀去除所述第一介质层，以露出的所述导电结构作为所述器件支撑部202。
其中，所述第一介质层的刻蚀工艺可以采用湿法刻蚀、干法刻蚀、或湿法刻蚀和干法刻蚀的结合形成，本发明在此不再赘述。
需要说明的是，所述刻蚀工艺中，对第一介质层和导电结构的选择刻蚀比较大，以免刻蚀工艺损伤导电结构。可选的，所述刻蚀工艺对第一介质层和导电结构的选择刻蚀比可以大于或等于10:1。
在本发明的其他实施例中，所述器件支撑部还可以通过回刻工艺得到。具体的，可以在衬底200上形成导电材料层，并通过回刻工艺去除所述非器件区II和与所述非器件区II邻接的部分所述器件区I的导电材料层，形成表面高出所述非器件区II内的衬底表面的器件支撑部。在回刻步骤中，去除所述非器件区II的导电材料层的同时，还去除与所述非器件区II邻接的部分所述器件区I的导电材料层，从而使得器件区I内除包括所述器件支撑部202外，还包括器件支撑部两侧的衬底，从而为后续形成在器件支撑部侧面的第一电极、绝缘层和侧墙留出工艺空间。
进一步的，参考图8，在所述基底上依次形成第一电极材料层203和绝缘材料层204。
所述第一电极材料层203用于形成第一电极，所述绝缘材料层204用于形成绝缘层。
基于本实施例中的所述基底包括有凸出衬底的器件支撑部202，本步骤可以在所述基底上依次形成保形覆盖所述基底具有所述器件支撑部202一侧的第一电极材料层和绝缘材料层。其中，基于所述器件区I两侧预留了相应的工艺空间，因而位于所述器件支撑部202侧面的第一电极材料层和绝缘材料层位于所述器件区内。
其中，保形覆盖所述基底，使得形成的第一电极材料层和绝缘材料层的表面形貌依赖于基底的表面形貌，从而使器件支撑部上的第一电极材料层和绝缘材料层凸出于衬底表面的第一电极材料层和绝缘材料层，以利用后续工艺操作。
所述第一电极材料层203的材料可以为TiN、Ti、TaN、Al、CoFeB、Au、Ag、Co或W中的一种或多种，若第一电极材料层选用多种材料时，所述第一电极材料层可以为多种材料的叠层结构或复合结构。对应的，采用第一电极材料层形成的第一电极材料同样可以为TiN、Ti、TaN、Al、CoFeB、Au、Ag、Co或W中的一种或多种。
所述绝缘材料层204可以为介电材料或金属氧化物材料等，可选的，所述绝缘材料层的材料可以为Si，SiO2，或MgO中的任一种。
在一个可选的示例中，所述绝缘材料层204还可以为叠层结构，其底层结构(邻接第一电极材料层的部分)可以为氮化硅(SiN)、氧化硅(SiO2)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳氮氧化硅(SiOCN)中的一种或多种，若底层结构选用多种材料时，所述底层结构可以为多种材料的叠层结构或复合结构，表层结构(背离第一电极材料层一侧的部分)可以为Si，SiO2，或MgO中的任一种。
所述第一电极材料层203和所述绝缘材料层204可以采用沉积工艺、镀层工艺或生长工艺形成，本发明实施例在此不做具体的限定。
在本发明实施例中，为避免器件支撑部的侧壁部分对第二电极的形成工艺造成影响，还进一步在器件支撑部侧壁的绝缘材料层上形成侧墙。基于所述器件区两侧预留了相应的工艺空间，因而位于所述器件支撑部侧面的侧墙也位于所述器件区内。
具体的，参考图9，形成保形覆盖在所述绝缘材料层204上的侧墙材料层205。
所述侧墙材料层205的材料为SiN、SiC、SiO2、SiON、SiOC、SiOCN中的一种或多种。具体的，本发明实施例中的侧墙材料层的材料为SiN。
需要说明的是，所述侧墙材料层205的材料不同于所述绝缘材料层的材料。
参考图10，去除所述器件支撑部202顶部和所述衬底201表面的侧墙材料层，保留位于所述器件支撑部侧壁的侧墙材料层。
其中，以位于所述器件支撑部侧壁的侧墙材料层为侧墙250。
所述侧墙250的材料基于所述侧墙材料层确定，对应的，所述侧墙250可以为SiN、SiC、SiO2、SiON、SiOC、SiOCN中的一种或多种。
具体的，可以采用各向异性刻蚀工艺刻蚀所述侧墙材料层，即，仅在垂直于衬底表面的方向进行刻蚀，而不会向其他方向刻蚀，具体的，可以采用等离子刻蚀工艺实现所述侧墙材料层的刻蚀，例如，反应离子刻蚀(RIE)工艺或离子束刻蚀(IBE)工艺等。
接着，参考图11至图12，在所述绝缘材料层上形成牺牲层260。
所述牺牲层260覆盖所述绝缘材料层的非器件区，暴露所述绝缘材料层的器件区，以便于后续直接在所述牺牲层暴露的区域形成第二电极。
在本实施例中，基于所述器件区内已经形成了凸出于衬底的用于支撑器件的器件支撑部，从而使得本发明实施例中的牺牲层可以通过控制牺牲层的表面高度暴露所述器件区。具体的，所述牺牲层的高度低于所述器件支撑部顶部的绝缘材料层的表面高度。
具体的，形成所述牺牲层的步骤可以包括：
参考图11，形成完全覆盖所述器件支撑部202的牺牲材料层206。
所述牺牲材料层206的材料可以为有机材料或氧化物材料，如SOC(旋涂碳层)，不定型碳、光刻胶、BARC(底部抗反射涂层)、SiO2等。
参考图12，去除预设厚度的牺牲材料层，形成牺牲层260。
所述牺牲层260的表面高度低于所述器件支撑部202顶部的绝缘材料层204的表面高度。所述牺牲层的材料基于所述牺牲材料层确定，对应的，所述牺牲层可以为有机材料或氧化物材料。
具体的，可以采用干法刻蚀或湿法刻蚀工艺，去除预设厚度的牺牲材料层，直至剩余的牺牲材料层的表面高度低于所述器件支撑部顶部的绝缘材料层的表面高度。其中，以剩余的牺牲材料层作为所述牺牲层。在去除预设厚度的牺牲材料层的过程中，可以通过控制刻蚀时间，控制具体的刻蚀过程，只要刻蚀剩余的牺牲层的表面高度低于所述器件支撑部顶部的绝缘材料层的表面高度即可。可选的，剩余的牺牲层的表面高度可以在所述器件支撑部的1/2处或2/3处，本发明实施例在此不做具体的限定。
接着，参考图13，在暴露出的所述器件区I内的绝缘材料层204上形成第二电极270。
通过在暴露出的所述器件区内的绝缘材料层上直接形成第二电极，避免了现有技术中形成第二电极的刻蚀步骤，从而不会造成副产物的二次沉积，避免了沉积的副产物在器件中可能造成器件的漏电等问题，提升了器件的性能。
在本实施例中，所述第二电极270形成在所述器件支撑部顶部露出的绝缘材料层上。在本发明实施例中，可以采用选择性沉积工艺，在暴露出的所述器件区内的绝缘材料层上形成第二电极。其中，所述选择性沉积工艺，指的是仅在特定材料上进行沉积的工艺。其中，CoO可以仅沉积在MgO，Si或SiO2材料层上，因此，所述绝缘材料层的材料包括MgO，Si或SiO2时，所述第二电极的材料可以包括CoO，从而仅在暴露的绝缘材料层上形成所述第二电极。
需要说明的是，所述第二电极为叠层结构或复合结构。其中的CoO，仅为选择性沉积工艺需要，在绝缘材料层上形成过渡结构时需要采用的材料，在绝缘材料层上形成过渡结构之后，还进一步形成相应的导电层，以实现相应的导电功能。可选的，所述第二电极中的导电层可以为Co，在其他实施例中，所述第二电极中的导电层还可以进一步包括TiN、Ti、TaN、Al、CoFeB、Au、Ag、Co或W中的一种或多种。
具体的，所述选择性沉积工艺可以为化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺。
特别是在MRAM(磁性存储器)中，通过上述方法形成的第二电极能够作为磁性层，实现MRAM中信号的存储。
接着，参考图14至图15，去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层。
其中，以剩余的绝缘材料层为绝缘层240，剩余的第一电极材料层为第一电极230。
具体的，本步骤可以通过以下流程实现：
参考图14，去除所述牺牲层。
具体的，可以通过湿法刻蚀或干法刻蚀，完全去除所述牺牲层，以便于后续进行绝缘材料层和第一电极材料层的去除工艺。例如，采用等离子刻蚀工艺，进行所述牺牲层的去除，或者，采用湿法剥离的工艺，进行所述牺牲层的去除。
可选的，在刻蚀去除所述牺牲层后，还可以进一步执行清洗流程，以避免基底表层残留刻蚀残留物。
参考图15，去除所述非器件区II的绝缘材料层和第一电极材料层。
通过去除所述非器件区II的绝缘材料层和第一电极材料层，以形成绝缘层240和第一电极230。
具体的，在本发明实施例中，所述去除所述非器件区的绝缘材料层和第一电极材料层，可以具体为，以所述第二电极270和所述侧墙250为掩膜，刻蚀去除所述非器件区II的绝缘材料层和第一电极材料层。在本发明其他实施例中，也可以单独形成覆盖所述器件区、暴露所述非器件区的器件区掩膜层，从而以该器件区掩膜层为掩膜，进行非器件区的绝缘材料层和第一电极材料层的去除。
在本发明实施例中，可以采用湿法刻蚀工艺去除所述非器件区的绝缘材料层和第一电极材料层，例如，选用与第二电极和侧墙同时具有高选择刻蚀比的刻蚀液，刻蚀去除所述非器件区的绝缘材料层和第一电极材料层，从而在刻蚀绝缘材料层和第一电极材料层的同时，避免对第二电极和侧墙造成损伤。
其中，基于绝缘材料层和第一电极材料层的材料不同，所述湿法刻蚀工艺可以分为不同的阶段进行，例如，第一阶段可以为去除绝缘材料层的阶段，所采用的刻蚀液可以为刻蚀绝缘材料层材料且与第二电极和侧墙具有高选择刻蚀比的刻蚀液，如，绝缘材料层和第二电极的选择刻蚀比可以为大于或等于10:1，且绝缘材料层和侧墙的选择刻蚀比可以为大于或等于10:1；第二阶段为去除第一电极材料层的阶段，所采用的刻蚀液可以为刻蚀第一电极材料层材料且与第二电极和侧墙具有高选择刻蚀比的刻蚀液，如，第一电极材料层和第二电极的选择刻蚀比可以为大于或等于10:1，且第一电极材料层和侧墙的选择刻蚀比可以为大于或等于10:1。
在形成绝缘层240和第一电极230之后，在本发明实施例中，还可以进一步形成与第二电极270连接的金属互连结构，以电连接所述第二电极。
具体的，参考图16，在所述基底上形成完全覆盖所述第二电极270的第二介质层290。
所述第二介质层290为后续形成金属互连结构提供工艺基础。
具体的，所述第二介质层290的材料可以为SiN、SiC、SiO2、SiON、SiOC、SiOCN中的一种或多种。在本发明实施例中，所述第二介质层290的材料可以SiO2，可以采用沉积工艺形成。
接着，参考图17，在所述第二介质层290内形成至少暴露部分所述第二电极270的开口291。
所述开口291，用于为后续形成金属互连结构提供工艺空间。
具体的，可以采用掩膜和刻蚀的方式形成所述开口291。具体的，可以在所述第二介质层290上形成暴露所述器件区的互连开口掩膜层，并进一步以所述互连开口掩膜层为掩膜，刻蚀去除所述互连开口掩膜层暴露的第二介质层，直至形成暴露所述第二电极的开口。
其中，所述刻蚀工艺可以为湿法刻蚀工艺，所采用的刻蚀液可以为刻蚀第二介质层，且与所述第二电极有高选择刻蚀比的刻蚀液。如，第二介质层与所述第二电极的选择刻蚀比可以大于或等于10:1。
参考图18，在所述开口内形成连接所述第二电极270的金属互连结构271。
所述金属互连结构271将所述第二电极270电连接至外部电路。
所述金属互连结构271的材料可以为铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)等，本发明实施例中，所述金属互连结构可以为铜。
具体的，可以采用电镀工艺形成完全覆盖所述开口和所述第二介质层的铜层，并通过化学机械研磨工艺，去除在第二介质层表面的铜层，保留开口内的铜层作为所述金属互连结构。
可以看出，在本发明实施例中，通过牺牲层暴露出需要形成第二电极的区域，进而在所述牺牲层暴露出的区域直接形成第二电极，避免了对第二电极的刻蚀工艺，进而不会造成副产物的二次沉积，避免了沉积的副产物在器件中可能造成器件的漏电等问题，提升了器件的性能。
此外，本发明实施例中提供的形成方法，与鳍式场效应管(FinFET)的制作工艺兼容，因而工艺上易于实现。
在本发明的另一实施例中，提供了一种非易失性存储装置，参考图19，为非易失性存储装置的结构示意图。所述非易失性存储装置包括：
基底310，所述基底包括器件区I和非器件区II；
位于所述基底器件区I上的第一电极330、绝缘层340和第二电极370，其中，所述第一电极330位于所述基底310的器件区I上，所述绝缘层340覆盖在所述第一电极330上，所述第二电极370覆盖所述绝缘层340。
所述基底可以包括衬底，所述衬底包括器件区和非器件区，所述器件区为用于形成所述非易失性存储装置的区域，所述非器件区为所述器件区以外的其他区域。其中，衬底的器件区内可以形成有用于电连接器件底部的导电结构，或者，衬底的器件区I的表层可以形成有用于电连接器件底部的导电材料层，以实现对器件的电连接。
在本发明实施例中，所述基底进一步在衬底的器件区内设置器件支撑部，所述器件支撑部的顶面高于所述衬底表面，用于使器件区内的绝缘材料层凸出衬底表面，从而易于器件形成。对应的，可以在器件支撑部内设置导电结构，或者，直接设置器件支撑部为导电结构，在本发明实施例中，所述器件支撑部为导电材料，以实现对器件的电连接。
所述第一电极330用于通过基底中的器件支撑部电连接，所述绝缘层340用于作为第一电极330和第二电极370之间的隔离材料，并在预设条件下使第一电极330和第二电极370导通，从而作为非易失性存储装置的存储状态。
在设置有器件支撑部时，所述绝缘层和所述第一电极依次覆盖在所述器件支撑部的顶面和侧面。同时，本发明实施例还进一步设置位于所述器件支撑部侧面的侧墙350，以使所述侧墙覆盖所述器件支撑部侧面的绝缘层，保护所述器件支撑部侧面的绝缘层。
所述第一电极330的材料可以为TiN、Ti、TaN、Al、CoFeB、Au、Ag、Co或W中的一种或多种，若第一电极材料层选用多种材料时，所述第一电极材料层可以为多种材料的叠层结构或复合结构，所述绝缘材料层的材料可以为Si，SiO2，或MgO中的任一种。
在一个可选的示例中，所述绝缘层340还可以为叠层结构，其底层结构(邻接第一电极材料层的部分)可以为氮化硅(SiN)、氧化硅(SiO2)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳氮氧化硅(SiOCN)中的一种或多种，若底层结构选用多种材料，所述底层结构可以为多种材料的叠层结构或复合结构，表层结构(背离第一电极材料层一侧的部分)可以为Si，SiO2，或MgO中的任一种。
所述侧墙350的材料为SiN、SiC、SiO2、SiON、SiOC、SiOCN中的一种或多种。具体的，本发明实施例中的侧墙的材料为SiN。
需要说明的是，所述侧墙的材料不同于所述绝缘层的材料。
所述第二电极370位于所述器件支撑部顶部的绝缘层340上。
在本发明实施例中，可以所述第二电极采用选择性沉积工艺形成。其中，所述选择性沉积工艺，指的是仅在特定材料上进行沉积的工艺。其中，其中，CoO可以仅沉积在MgO，Si或SiO2材料层上，因此，所述绝缘材料层的材料包括MgO，Si或SiO2时，所述第二电极的材料可以包括CoO，从而仅在暴露的绝缘材料层上形成所述第二电极。
需要说明的是，所述第二电极为叠层结构或复合结构。其中的CoO，仅为选择性沉积工艺需要，在绝缘材料层上形成过渡结构时需要采用的材料，在绝缘材料层上形成过渡结构之后，还进一步形成相应的导电层，以实现相应的导电功能。可选的，所述第二电极中的导电层可以为Co，在其他实施例中，所述第二电极中的导电层还可以进一步包括TiN、Ti、TaN、Al、CoFeB、Au、Ag、Co或W中的一种或多种。
在本发明实施例中，所述非易失性存储装置还进一步包括位于所述基底具有所述器件支撑部一侧的第二介质层390，所述第二介质层390内开设有开口，所述开口至少暴露部分所述第二电极370；以及，填充在所述开口内的金属互连结构371，所述金属互连结构371连接所述第二电极370。
具体的，所述第二介质层390的材料可以为SiN、SiC、SiO2、SiON、SiOC、SiOCN中的一种或多种。在本发明实施例中，所述第二介质层的材料可以SiO2。
所述金属互连结构371将所述第二电极370电连接至外部电路。
所述金属互连结构的材料可以为铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)等，本发明实施例中，所述金属互连结构可以为铜。
在本发明实施例中，所述非易失性存储装置的第二电极，不必由刻蚀工艺形成，进而不会造成副产物的二次沉积，避免了沉积的副产物在器件中可能造成器件的漏电等问题，提升了器件的性能。
所述非易失性存储装置可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述非易失性存储装置的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种非易失性存储装置的形成方法，其特征在于，包括：
提供基底，所述基底包括器件区和非器件区，所述基底包括衬底和位于所述衬底上的器件支撑部，所述器件支撑部位于所述器件区内；
在所述基底上依次形成保形覆盖所述基底具有所述器件支撑部一侧的第一电极材料层和绝缘材料层；
在所述绝缘材料层上形成牺牲层，所述牺牲层覆盖所述绝缘材料层的非器件区，暴露所述绝缘材料层的器件区；
在暴露出的所述器件区内的绝缘材料层上形成第二电极；
去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层，以剩余的绝缘材料层为绝缘层，剩余的第一电极材料层为第一电极。
2.如权利要求1所述的方法，其特征在于，采用选择性沉积工艺，在暴露出的所述器件区内的绝缘材料层上形成第二电极。
3.如权利要求2所述的方法，其特征在于，所述提供基底，包括：
提供衬底；
在所述衬底上形成第一介质层，所述第一介质层完全覆盖所述衬底；
形成贯穿所述第一介质层的导电通孔，所述导电通孔暴露至少部分器件区内的衬底；
形成填充在所述导电通孔内的导电结构；
刻蚀去除所述第一介质层，以露出的所述导电结构作为所述器件支撑部。
4.如权利要求1所述的方法，其特征在于，所述在所述基底上依次形成第一电极材料层和绝缘材料层之后，所述在所述绝缘材料层上形成牺牲层的步骤之前，还包括：
形成保形覆盖在所述绝缘材料层上的侧墙材料层；
去除所述器件支撑部顶部和所述衬底表面的侧墙材料层，保留位于所述器件支撑部侧面的侧墙材料层，以位于所述器件支撑部侧面的侧墙材料层为侧墙。
5.如权利要求4所述的方法，其特征在于，所述在所述绝缘材料层上形成牺牲层，包括：
形成完全覆盖所述器件支撑部的牺牲材料层；
去除预设厚度的牺牲材料层，形成牺牲层，所述牺牲层的表面高度低于所述器件支撑部顶部的绝缘材料层的表面高度。
6.如权利要求5所述的方法，其特征在于，所述去除所述牺牲层和所述非器件区的绝缘材料层和第一电极材料层，包括：
去除所述牺牲层；
去除所述非器件区的绝缘材料层和第一电极材料层。
7.如权利要求6所述的方法，其特征在于，所述去除所述非器件区的绝缘材料层和第一电极材料层，具体为，以所述第二电极和所述侧墙为掩膜，刻蚀去除所述非器件区的绝缘材料层和第一电极材料层。
8.如权利要求1所述的方法，其特征在于，所述去除所述非器件区的绝缘材料层和第一电极材料层之后，还包括：
在所述基底上形成完全覆盖所述第二电极的第二介质层；
在所述第二介质层内形成至少暴露部分所述第二电极的开口；
在所述开口内形成连接所述第二电极的金属互连结构。
9.如权利要求2所述的方法，其特征在于，所述绝缘材料层的材料包括MgO，Si或SiO2，所述第二电极的材料包括CoO。
10.如权利要求1所述的方法，其特征在于，所述器件支撑部的材料为导电材料。
11.如权利要求1所述的方法，其特征在于，所述牺牲层的材料为有机材料或氧化物材料。
12.一种非易失性存储装置，其特征在于，包括：
基底，所述基底包括器件区和非器件区，所述基底包括衬底和位于所述衬底上的器件支撑部，所述器件支撑部位于所述衬底的器件区内，所述器件支撑部的顶面高于所述衬底表面；
位于所述基底器件区上的第一电极、绝缘层和第二电极，其中，所述第一电极位于所述基底的器件区上，所述绝缘层覆盖在所述第一电极上，所述第一电极和所述绝缘层依次覆盖在所述器件支撑部的顶面和侧面，所述第二电极覆盖所述绝缘层，并暴露所述非器件区。
13.如权利要求12所述的非易失性存储装置，其特征在于，所述第二电极采用选择性沉积工艺形成。
14.如权利要求12所述的非易失性存储装置，其特征在于，还包括，位于所述器件支撑部侧面的侧墙，所述侧墙覆盖所述器件支撑部侧面的绝缘层。
15.如权利要求12所述的非易失性存储装置，其特征在于，所述第二电极位于所述器件支撑部顶部的绝缘层上。
16.如权利要求12所述的非易失性存储装置，其特征在于，还包括：
位于所述基底具有所述器件支撑部一侧的第二介质层，所述第二介质层内开设有开口，所述开口至少暴露部分所述第二电极；
填充在所述开口内的金属互连结构，所述金属互连结构连接所述第二电极。
17.如权利要求13所述的非易失性存储装置，其特征在于，所述绝缘层的材料包括MgO，Si或SiO2，所述第二电极的材料包括CoO。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010397403.XA CN113659073B (zh) | 2020-05-12 | 2020-05-12 | 非易失性存储装置及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010397403.XA CN113659073B (zh) | 2020-05-12 | 2020-05-12 | 非易失性存储装置及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113659073A CN113659073A (zh) | 2021-11-16 |
| CN113659073B true CN113659073B (zh) | 2024-04-30 |
Family
ID=78488731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010397403.XA Active CN113659073B (zh) | 2020-05-12 | 2020-05-12 | 非易失性存储装置及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113659073B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574287A (zh) * | 1999-06-04 | 2005-02-02 | 精工爱普生株式会社 | 强电介质存储元件及其制造方法 |
| JP2014049460A (ja) * | 2012-08-29 | 2014-03-17 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829607B1 (ko) * | 2006-10-23 | 2008-05-14 | 삼성전자주식회사 | 전기적-기계적 비휘발성 메모리 장치 및 그 제조 방법 |
| US7906772B2 (en) * | 2007-09-04 | 2011-03-15 | Ovonyx, Inc. | Memory device |
-
2020
- 2020-05-12 CN CN202010397403.XA patent/CN113659073B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574287A (zh) * | 1999-06-04 | 2005-02-02 | 精工爱普生株式会社 | 强电介质存储元件及其制造方法 |
| JP2014049460A (ja) * | 2012-08-29 | 2014-03-17 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113659073A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629811B2 (en) | Resistance variable memory structure and method of forming the same | |
| US11101276B2 (en) | Word line contact structure for three-dimensional memory devices and fabrication methods thereof | |
| US7220652B2 (en) | Metal-insulator-metal capacitor and interconnecting structure | |
| US9679960B2 (en) | Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors | |
| US20050275005A1 (en) | Metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
| JP2004532519A (ja) | 電子構造の製造方法 | |
| US20060046456A1 (en) | Damascene process using different kinds of metals | |
| CN103715353B (zh) | 可变电阻存储结构及其形成方法 | |
| TWI508339B (zh) | 半導體結構與電阻可變記憶結構的形成方法 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| CN111933791A (zh) | 磁性随机存储器件及其制造方法 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| CN113659073B (zh) | 非易失性存储装置及其形成方法 | |
| CN113948493A (zh) | 半导体存储器件及其制造方法 | |
| TWI837554B (zh) | 形成互連結構的方法 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| US20230051000A1 (en) | Semiconductor structure and method for forming the same | |
| US20230282570A1 (en) | Semiconductor structure and method for forming same | |
| KR20070052452A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20080062019A (ko) | 반도체 소자의 제조방법 | |
| TW202308036A (zh) | 形成互連結構的方法 | |
| US6855600B2 (en) | Method for manufacturing capacitor | |
| KR100609533B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| CN113496994A (zh) | 集成组合件、其制作方法、半导体存储器及电子设备 | |
| CN117080157A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |