CN101485003B - 发光二极管驱动电路 - Google Patents

Abstract

基准电流部(33)具有运算放大器(30)，其控制基准电流以使通过基准电流流过电阻产生的电压变得与恒定的基准电压相同；以及第一电流反射镜电路，其生成基于基准电流的第一电流。各通道的电流输出部具有：第二电流反射镜电路，其与基准电流部的一部分一同被构成，生成基于第一电流的第二电流；以及第三电流反射镜电路，对其提供第二电流，与多个系统的开关中的成为接通的开关相对应地生成与第二电流成比例的电流。第一、第二、第三电流反射镜电路各自为级联连接的两段的电流反射镜电路。

Description

发光二极管驱动电路

本申请基于在2006年7月7日递交的日本专利申请第2006-188443号，并享受其优先权，其全部内容被收容于本申请中，以资参考。 

技术领域

本发明涉及发光二极管驱动电路，涉及对排列的多个发光二极管分别进行驱动的发光二极管驱动电路。

背景技术

作为在打印机等中使感光体感光的手段，具有使用将发光二极管(以下称为“LED”)排列成直线的LED阵列的手段。作为对这样的LED阵列的各个LED进行驱动的驱动电路，例如在专利文献1、2中进行了记载。

图1表示现有的发光二极管驱动电路的一例的电路结构图。使该驱动电路为半导体集成电路。

在图1中，在运算放大器10的反相输入端子上，从基准电压源11施加了基准电压Verf。运算放大器10的输出端子与p沟道MOS电场效应晶体管(以下简称为“MOS晶体管”)M1的栅极连接，并且与p沟道MOS晶体管M2的栅极连接。MOS晶体管M1、M2的源极与电源Vdd1相连接。MOS晶体管M1、M2构成了电流反射镜电路。

MOS晶体管M1的漏极与运算放大器10的非反相输入端子连接，并且经由电阻R1接地。MOS晶体管M2的漏极与n沟道MOS晶体管M4的漏极共同连接。

MOS晶体管M4的漏极与n沟道MOS晶体管M4、M5的栅极共同连接，MOS晶体管M4、M5的源极接地，MOS晶体管M4、M5构成电流反射镜电路。

MOS晶体管M5的漏极与p沟道MOS晶体管M6的栅极和漏极连接。MOS晶体管M6的栅极分别经由模拟开关等开关15、16与p沟道MOS晶体管M7、M8的栅极连接。MOS晶体管M6、M7、M8的源极与电源Vdd2连接， MOS晶体管M7、M8的漏极与LED(发光二极管)18的阳极连接，LED18的阴极接地。

开关15、16根据分别从端子17a、17b提供的灰度控制用的开关控制信号切换接通/关断。MOS晶体管M7、M8在开关15、16接通时与MOS晶体管M6构成电流反射镜电路。开关15在使LED18发光的定时接通，开关16在使LED18的发光亮度增大进行层次表现时接通。

专利文献1：特许第3296882号公报

专利文献2：特许第2516236号公报

在现有的发光二极管驱动电路中，为使作为构成电流反射镜电路的MOS晶体管M1的漏极的A点的电位与作为MOS晶体管M2的漏极的B点的电位不是相同的电位，两个晶体管的漏极·源极间电压不同，另外，两个晶体管的导通电压Vt的波动为10％左右。因此，MOS晶体管M1的漏极电流和MOS晶体管M2的漏极电流不是两个晶体管的栅极面积的比，存在电流反射镜的精度差的问题。

另外，关于MOS晶体管M4和M5或MOS晶体管M6和M7、M8构成的其他的电流反射镜电路，也同样存在精度差的问题。因此，存在即使基准电流Iref恒定，但流过LED18的电流变动，LED18的发光亮度变动的问题。

发明内容

本发明是鉴于上述问题而提出的，其目的在于提供一种能够抑制发光二极管的发光亮度的变动的发光二极管驱动电路。

本发明的发光二极管驱动电路是由生成基准电流的基准电流部、以及对多个系统的开关进行接通/关断控制，生成与所述基准电流成比例的多个系统的驱动电流，并将其提供给发光二极管的多个通道的电流输出部构成的发光二极管驱动电路，所述基准电流部具有：运算放大器，其控制所述基准电流，以使通过所述基准电流流过电阻产生的电压变得与恒定的基准电压相同；以及第一电流反射镜电路，其生成基于所述基准电流的第一电流，各通道的所述电流输出部具有第二电流反射镜电路，其与所述基准电流部的一部分一同被构成，生成基于所述第一电流的第二电流；以及第三电流反射镜电路，对其提供所述第二电流，与所述多个系统的开关中的成为接通的开关相对应地生成与所述第 二电流成比例的电流，所述第一、第二、第三电流反射镜电路各自为级联连接的两段的电流反射镜电路，由此能够抑制发光二极管的发光亮度的变动。

在所述发光二极管驱动电路中，可以在构成所述第一以及第三电流反射镜电路，并且与高电压侧的电源连接的各晶体管和所述高电压侧的电源之间设置电阻。

此外，在所述发光二极管驱动电路中，可以在构成所述第二电流反射镜电路，并且与低电压侧的电源连接的各晶体管和所述低电压侧的电源之间设置电阻。

另外，在所述发光二极管驱动电路中，可以在一个方向上并排地配置所述多个通道的电流输出部，在所述多个通道的电流输出部上在所述一个方向上延伸地配置电源布线，并在各通道设置将所述电源布线切掉的缝隙，以便开放连接所述电源布线和各通道的所述电流输出部的各通道的接触区域的一部分来包围接触区域。

根据本发明，能够抑制发光二极管的发光亮度的变动。

附图说明

图1是现有的发光二极管驱动电路的一例的电路结构图。

图2是使用本发明的发光二极管驱动电路的LED阵列装置的一个实施方式的方框结构图。

图3是本发明的发光二极管驱动电路的一个实施方式的电路结构图。

图4是本发明的发光二极管驱动电路的一个实施方式的变形例的电路结构图。

图5是半导体集成电路的一例的平面图。

图6是半导体集成电路的一例的等价电路图。

图7是半导体集成电路的另一例的等价电路图。

图8是本发明的发光二极管驱动电路中的半导体集成电路的一个实施方式的平面图。

图9是半导体集成电路的一个实施方式的等价电路图

符号说明

30运算放大器；31基准电压源电路；32基准电流部；33、35电压源；36、 38、40开关；44-1～44-m电流输出部；45-1～45-m LED；50电源布线；51-1～51-m接触区域；55-1～55-m缝隙部；M11～M28MOS晶体管；R11～R18、Ra、Rb电阻；Vdd1、Vdd2电源

具体实施方式

下面根据附图说明本发明的实施方式。

(LED阵列驱动电路的结构)

图2表示使用本发明的发光二极管驱动电路的LED阵列装置的一个实施方式的方框结构图。该LED阵列装置例如是48通道结构。

在图2中，关于1个通道，例如将6比特的发光时间数据按照48通道的时间序列提供给移位寄存器20，在移位寄存器20中被依次移位并被闩锁后，提供给脉冲宽度调制电路22。脉冲宽度调制电路22对每个通道生成由发光时间数据指示的脉冲宽度的发光脉冲，将48通道的发光脉冲提供给LED阵列驱动电路26。

关于1个通道，例如将6比特的发光亮度数据按照48通道的时间序列提供给移位寄存器24，在移位寄存器24中被依次移位并被闩锁后，提供给LED阵列驱动电路26。LED阵列驱动电路26对每个通道解码发光亮度数据来生成n个系统的开关控制信号，并根据上述n个系统的开关控制信号来决定在每个通道中通过发光脉冲而导通的MOS晶体管。LED阵列驱动电路26以通道为单位驱动构成LED阵列28的48通道的LED。

(发光二极管驱动电路的结构)

图3表示本发明的发光二极管驱动电路的一实施方式的电路结构图。该驱动电路是半导体集成电路。

在图3中，在运算放大器30的反相输入端子上从基准电压源电路31施加了基准电压Vref。运算放大器30的输出端子与p沟道MOS晶体管M11、M12各自的栅极连接。MOS晶体管M11、M12各自的源极分别经由R11、R12与电源Vdd1连接，构成了电流反射镜电路。MOS晶体管M11、M12各自的漏极与p沟道MOS晶体管M13、M14各自的源极连接。

MOS晶体管M13、M14的栅极共同连接到MOS晶体管M13的漏极而构成电流反射镜电路，MOS晶体管M13的漏极与运算放大器30的非反相输入 端子连接，并且与电阻13的一端连接。电阻13的另一端接地。

在此，与MOS晶体管M11、M12级联连接的MOS晶体管M13、M14在放大区域内进行动作，栅极·源极间电压Vgs大体相同。因此，作为构成电流反射镜电路的MOS晶体管M11的漏极的A点的电位和作为MOS晶体管M12的漏极的B点的电位成为大体相同的电位。因此，MOS晶体管M11、M12的漏极·源极间电压Vds大体相同。

另外，与MOS晶体管M11、M12的源极连接的电阻R11、R12的电阻值，与MOS晶体管M11、M12的导通电阻相比例如被选定为100倍左右。因此，相对于没有电阻R11、R12时，MOS晶体管M11、M12的导通电压Vt的波动被压缩到不足1％，可以忽略导通电压Vt的波动。

在此，MOS晶体管M11、M12的漏极电流Id用(1)式表示。此外，λ、μ是比例常数，W是栅极宽度，L是栅极长度。

Id＝(1+λ·Vds)×(1/2)×μ×(W/L)×(Vgs-Vt)²…(1)

在(1)式中，MOS晶体管M11、M12的Vds大体相同，可以忽略Vt的波动。因此，MOS晶体管M11、M12的漏极电流成为两晶体管的栅极面积的比，电流反射镜的精度升高。

MOS晶体管M14的漏极与n沟道MOS晶体管M15的漏极连接。MOS晶体管M15的栅极与n沟道MOS晶体管M16的栅极连接而构成电流反射镜电路。

MOS晶体管M15、M16各自的源极与n沟道MOS晶体管M17、M18各自的漏极连接。MOS晶体管M17、M18的栅极共同与MOS晶体管M15的漏极连接而构成电流反射镜电路，MOS晶体管M17、M18的源极接地。

MOS晶体管M15～M18，通过成为级联连接电流反射镜电路的结构，与MOS晶体管M11～M14相同，MOS晶体管M15、M16的源极电位大体相同，在栅极面积相同时，MOS晶体管M15、M16的漏极电流大体相同。此外，通过用电压源33在MOS晶体管M15、M16的栅极施加恒定电压Va，MOS晶体管M17、M18的漏极电位成为Va-Vgs1(Vgs1是n沟道MOS晶体管的栅极·漏极间电压)。

上述的运算放大器30、基准电压源电路31、MOS晶体管M11～M15以 及M17构成基准电流部32。在MOS晶体管M13的漏极流过基准电流Iref。另外，通过电流反射镜电路，在MOS晶体管M16的漏极流过与基准电流Iref成比例的电流。

MOS晶体管M16的漏极与p沟道MOS晶体管M22的漏极连接。MOS晶体管M22的源极与p沟道MOS晶体管M21的漏极连接。MOS晶体管M21的源极经由电阻R15与电源Vdd2连接。

MOS晶体管M21的栅极与MOS晶体管M22的漏极连接，并且分别经由模拟开关等开关36、38、40与p沟道MOS晶体管M23、M25、M27的栅极连接。当开关36、38、40接通时，使MOS晶体管M23、M25、M27的栅极电位与MOS晶体管M21的栅极电压相同，MOS晶体管M23、M25、M27导通。另外，当开关36、38、40关断时，MOS晶体管M23、M25、M27的栅极电位为电源电压Vdd2，MOS晶体管M23、M25、M27截止。

MOS晶体管M23、M25、M27各自的源极分别经由电阻R16、R17、R18与电源Vdd2连接。MOS晶体管M23、M25、M27在开关36、38、40接通时和MOS晶体管M21构成电流反射镜电路。

MOS晶体管M22的栅极与p沟道MOS晶体管M24、M26、M28的栅极连接。MOS晶体管M23、M25、M27各自的漏极与MOS晶体管M24、M26、M28的源极连接，MOS晶体管M22、M24、M26、M28构成了电流反射镜电路。

MOS晶体管M21～M28通过成为级联连接电流反射镜电路的结构，与MOS晶体管M11～M14相同，MOS晶体管M21、M23、M25、M27的漏极电位大体相同，在栅极面积相同时，MOS晶体管M22、M24、M26、M28的漏极电流大体相同。在此，为了进行层次表现，使栅极面积分别不同，例如对于MOS晶体管M21、M22的栅极面积，MOS晶体管M23、M24的栅极面积为6倍，MOS晶体管M25、M26的栅极面积为3倍，MOS晶体管M27、M28的栅极面积为2倍。

此外，在MOS晶体管M22、M24、M26、M28的栅极通过电压源35施加恒定电压Vb，使MOS晶体管M22、M24、M26、M28的源极电位为Vb+Vgs2(Vgs2是p沟道MOS晶体管的栅极·漏极间电压)。

开关36、38、40各自对应分别从端子37、39、41提供的n(在此n＝3)系统的开关控制信号对接通/关断进行切换。此外，n不限于3。MOS晶体管M24、M26、M28的漏极与LED45-1的阳极连接，LED45-1的阴极接地。

在此，在开关36、38、40关断时，MOS晶体管M23、M25、M27截止，LED45-1不流过电流。当开关36接通时，MOS晶体管M23的漏极电流流过LED45-1。另外，当开关36、38接通时，MOS晶体管M23、M25的漏极电流之和流过LED45-1。另外，当开关36、38、40接通时，MOS晶体管M23、M25、M27的漏极电流之和流过LED45-1。因此，流过的电流越大，LED45-1的发光亮度越大。

上述的开关36、38、40、MOS晶体管M16、M18～M28构成1通道的电流输出部44-1。LED45-1是LED阵列28的一部分。

m(＝48)通道的电流输出部44-1～44-m各自为同一结构，分别驱动m通道的LED45-1～45-m。

如此，因为能够提高各电流反射镜电路的电流反射镜的精度，所以能够抑制各通道的LED45-1～45-m的发光亮度的变动。

(发光二极管驱动电路的变形例)

图4表示本发明的发光二极管驱动电路的一实施方式的变形例的电路结构图。对图4中与图3不同的部分进行说明。在图4中，MOS晶体管M17、M18的源极经由电阻Ra、Rb接地。此外，如果使电源Vdd1、Vdd2为高电压一侧的电源，则接地可以说是低电压一侧的电源。

此时，与MOS晶体管M17、M18级联连接的MOS晶体管M15、M16在放大区域内进行动作，栅极·源极间电压Vgs变得大体相同。因此，作为构成电流反射镜电路的MOS晶体管M17的漏极的C点的电位和作为MOS晶体管M18的漏极的D点的电位变得大体相同。因此，MOS晶体管M11、M12的漏极·源极间电压Vds变得大体相同。

另外，与MOS晶体管M17、M18的源极连接的电阻Ra、Rb的电阻值与MOS晶体管M17、M18的导通电阻相比被选定为100倍左右。因此，相对于没有电阻Ra、Rb时，MOS晶体管M17、M18的导通电压Vt的波动被压缩到不足1％，可以忽略导通电压Vt的波动。由此，MOS晶体管M17、M18的漏 极电流成为两个晶体管的栅极面积的比，电流反射镜的精度升高。

并且，在该变形例中，可以抑制构成半导体集成电路的接地线的铝布线的影响。

在图3的结构中，考虑以下的情况：距离基准电流部32最远地配置电流输出部44-m，并且在电流输出部44-m的附近设置了半导体集成电路的接地端子的情况。此时，由于接地线的铝布线产生数Ω的电阻值。因此，相对于电流输出部44-m的MOS晶体管M18的源极直接接地，成为基准电流部32的MOS晶体管M17的源极经由数Ω的电阻值接地的状态。因此，即使MOS晶体管M17、M18的栅极面积相同，电流输出部44-m的MOS晶体管M18的漏极电流也成为与基准电流部32的MOS晶体管M17的漏极电流不同的电流。

与之相对，在图4中，考虑使电阻Ra、Rb的电阻值同为数百Ω的情况。此时，即使由于电流输出部44-m和基准电流部32之间的接地线的铝布线而产生数Ω的电阻值，数百Ω的电阻Ra只增加数Ω，该程度的电阻值变化可以忽略。此外，可以将电流输出部44-m的MOS晶体管M18的漏极电流看作与基准电流部32的MOS晶体管M17的漏极电流相同。即，可以充分抑制上述接地线的铝布线的影响。

(电源布线)

图5表示本发明的发光二极管驱动电路中的电流输出部44-1～44-m部分的半导体集成电路的一例的平面图。在图5中，在X方向上排成一列配置电流输出部44-1～44-m。用梨皮面(pearskin finish)表示的电源布线50在电流输出部44-1～44-m上沿X方向延伸，将电源Vdd2提供给电流输出部44-1～44-m。

在各个电流输出部44-1～44-m上设置用剖面线表示的接触区域51-1～51-m。在接触区域51-1～51-m上设置有用于将电流输出部44-1～44-m各自的电阻R15～R18与电源Vdd2连接的触点。图5的等价电路如图6所示。在图6中，Rx是电源布线50的布线电阻。

此时，在电流输出部44-1～44-m中的某个电流输出部中，开关36、38、40全部接通，另外在其他的电流输出部中开关36、38、40中的某一个开 关接通。即，在各个电流输出部44-1～44-m中，开关36、38、40接通的模式各自不同。因此，在各个电流输出部44-1～44-m中产生的电压降不同，电流输出部44-1～44-m各自驱动的LED45-1～45-m的驱动电流不稳定，即LED45-1～45-m的发光亮度不稳定。

此外，如图7所示，还考虑由专用的电源布线52₁～52m对各个电流输出部44-1～44-m提供电源Vdd2。但是，因为设置专用的电源布线52₁～52m的区域大幅增加，所以可操作性极低。在图7中，Rx₁～Rxm是电源布线50的布线电阻。

图8表示本发明的发光二极管驱动电路中的电流输出部44-1～44-m部分的半导体集成电路的一实施方式的平面图。在图8中，在X方向上排成一列地配置电流输出部44-1～44-m。在电流输出部44-1～44-m上，在X方向上延伸地配置梨皮面表示的电源布线50，把电源Vdd2提供给电流输出部44-1～44-m。

在各个电流输出部44-1～44-m上设置用剖面线表示的接触区域51-1～51-m。在接触区域51-1～51-m上设置有用于将电流输出部44-1～44-m各自的电阻R15～R18与电源Vdd2连接的触点。此外，在接触区域51-1～51-m的上部设置电源布线50。

并且，在接触区域51-1～51-m各自的周围，设置将电源布线50切掉的缝隙部55-1～55-m，通过缝隙部55-1～55-m，开放接触区域51-1～51-m的一部分(电流流入部)来包围开放接触区域51-1～51-m。缝隙部55-1～55-m是为了限制流入接触区域51-1～51-m的电流而设置的。图8的等价电路如图9所示。在图9中，Ry是电源布线50的布线电阻，Rs是通过缝隙部55-1～55-m形成的等价的限制电阻。此外，在图8中，缝隙部55-1～55-m开放接触区域51-1～51-m的左侧地进行包围，但也可以是开放接触区域51-1～51-m的右侧或者上侧或者下侧地进行包围的方式。

通过设置该缝隙部55-1～55-m，即使在各个电流输出部44-1～44-m中开关36、38、40接通的模式各自不同，流入电流输出部44-1～44-m的电流也被限制在一定量以下。因此，在各个电流输出部44-1～44-m中产生的电压降受到限制。

由此，能够使各个电流输出部44-1～44-m中的电源电压Vdd2稳定。当对于基准电流部32的电源电压Vdd1的电流输出部44-1～44-m各自的电源电压Vdd2稳定时，电流输出部44-1～44-m各自驱动的LED45-1～45-m各自的驱动电流稳定，LED45-1～45-m的发光亮度稳定。

此外，缝隙部55-1～55-m开放接触区域51-1～51-m的一部分(电流流入部)来包围，可以自由地选定开放哪一部分。

此外，MOS晶体管M11～M14相当于第一电流反射镜电路，MOS晶体管M14的漏极电流相当于第一电流，MOS晶体管M15～M18相当于第二电流反射镜电路，MOS晶体管M16的漏极电流相当于第二电流，MOS晶体管M21～M28相当于第三电流反射镜电路。

本发明不限于上述具体公开的实施例，在不脱离本发明的范围的情况下可以采用各种变形例、改进例。

本发明可以应用于分别驱动所排列的多个发光二极管的发光二极管驱动电路。

Claims (5)

1.一种发光二极管驱动电路，其由生成基准电流的基准电流部、以及对多个系统的开关进行接通/关断控制，生成与所述基准电流成比例的多个系统的驱动电流，并将其提供给发光二极管的多个通道的电流输出部构成，其特征在于，

所述基准电流部具有：运算放大器，其控制所述基准电流，以使通过所述基准电流流过电阻产生的电压变得与恒定的基准电压相同；以及

第一电流反射镜电路，其生成基于所述基准电流的第一电流，

各通道的所述电流输出部具有：第二电流反射镜电路，其与所述基准电流部的一部分一同被构成，生成基于所述第一电流的第二电流；以及

第三电流反射镜电路，对其提供所述第二电流，与所述多个系统的开关中的成为接通的开关相对应地生成与所述第二电流成比例的电流，

所述第一、第二、第三电流反射镜电路各自为级联连接的两段的电流反射镜电路。

2.根据权利要求1所述的发光二极管驱动电路，其特征在于，

在构成所述第一以及第三电流反射镜电路，并且与高电压侧的电源连接的各晶体管和所述高电压侧的电源之间设置有电阻。

3.根据权利要求1或2所述的发光二极管驱动电路，其特征在于，

在构成所述第二电流反射镜电路，并且与低电压侧的电源连接的各晶体管和所述低电压侧的电源之间设置有电阻。

4.根据权利要求1或2所述的发光二极管驱动电路，其特征在于，

在一个方向上并排地配置所述多个通道的电流输出部，在所述多个通道的电流输出部上在所述一个方向上延伸地配置电源布线，

在各通道设置将所述电源布线切掉的缝隙，以便开放连接所述电源布线和各通道的所述电流输出部的各通道的接触区域的一部分来包围接触区域。

5.根据权利要求3所述的发光二极管驱动电路，其特征在于，

在一个方向上并排地配置所述多个通道的电流输出部，在所述多个通道的电流输出部上在所述一个方向上延伸地配置电源布线，

在各通道设置将所述电源布线切掉的缝隙，以便开放连接所述电源布线和各通道的所述电流输出部的各通道的接触区域的一部分来包围接触区域。 

Images