ITVA20080048A1 - Circuito per comparare una corrente di ingresso con una corrente di soglia - Google Patents
Circuito per comparare una corrente di ingresso con una corrente di soglia Download PDFInfo
- Publication number
- ITVA20080048A1 ITVA20080048A1 IT000048A ITVA20080048A ITVA20080048A1 IT VA20080048 A1 ITVA20080048 A1 IT VA20080048A1 IT 000048 A IT000048 A IT 000048A IT VA20080048 A ITVA20080048 A IT VA20080048A IT VA20080048 A1 ITVA20080048 A1 IT VA20080048A1
- Authority
- IT
- Italy
- Prior art keywords
- current
- transistor
- voltage
- threshold
- msense
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000000306 recurrent effect Effects 0.000 claims 1
- 238000004088 simulation Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009827 uniform distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
"CIRCUITO PER COMPARARE UNA CORRENTE DI INGRESSO CON UNA CORRENTE DI SOGLIA"
CAMPO DELLA TECNICA
Questa invenzione concerne in generale i componenti elettronici e in particolare i circuiti integrati di "power management" in cui bisogna determinare se una corrente che circola attraverso un interruttore di potenza ecceda oppure no una certa soglia e, nel caso affermativo, generare un segnale rappresentativo della differenza tra la corrente e la soglia.
BACKGROUND
In molte applicazioni à ̈ necessario monitorare la corrente che circola in un componente elettronico, confrontandola con un valore di riferimento in modo da determinare se il componente elettronico sta lavorando in una condizione di sovracorrente oppure no.
La maggior parte dei circuiti di "power management", come i convertitori AC-DC, i convertitori DC-DC, i circuiti di gestione di una batteria, i regolatori lineari, ecc. tipicamente hanno circuiti interni di protezione/rilevazione di sovracorrenti. Anche i circuiti di pilotaggio di motori tipicamente hanno circuiti interni di protezione/rilevazione di sovracorrenti per prevenire danni e/o cattivi funzionamenti.
Comunemente, una tensione rappresentativa della corrente circolante in un componente elettronico di uscita o in un carico (come i motori, le batterie, il carico dei convertitori) viene prodotta su un resistore serie di sense Rsense, come mostrato nelle Figure 1 e 2. Chiaramente, l'uso di una resistenza aumenta la dissipazione di potenza e diminuisce l'efficienza complessiva del sistema. Inoltre, i circuiti di monitoraggio per leggere la caduta di tensione sulla resistenza di sense devono avere dei piedini dedicati.
Per ridurre gli svantaggi, tipicamente si usa l'architettura di Figura 3. Il transistore di potenza che fornisce la corrente al carico à ̈ accoppiato ad una sua replica scalata (SenseFet) collegata in parallelo al transistore di potenza. Quindi, la corrente circolante attraverso il transistore di sense SenseFet à ̈ una replica scalata della corrente che circola attraverso il transistore di potenza PowerFet.
La corrente replica Isense può essere confrontata con una corrente di riferimento IREFper determinare se il transistore di potenza à ̈ oppure no in una condizione di sovracorrente.
Il circuito per confrontare la corrente replica non deve modificare sensibilmente la condizione di polarizzazione del transistore SenseFet rispetto a quella del transistore PowerFet, altrimenti la corrente replica Isense non sarebbe proporzionale alla corrente Ipower che circola attraverso il PowerFet.
Un modo tipico di assicurare questa condizione consiste nell'utilizzare l'architettura illustrata in Figura 4, che consiste sostanzialmente in un comparatore di tensione per confrontare con una soglia V(IREF) la caduta di tensione su una resistenza di sense in serie al SenseFet.
Con questa architettura, il risultato del confronto dipende da:
· fluttuazioni della resistenza di sense;
· fluttuazioni del valore V(IREF);
· offset del comparatore;
· mismatch tra PowerFet - SenseFet.
Alcune di queste variazioni possono essere compensate, per esempio, ottenendo la soglia V(IREF) come caduta di tensione su una resistenza dello stesso tipo di quella utilizzata come resistenza di sense di corrente, come mostrato in Figura 5. Tuttavia, il risultato del confronto resta negativamente influenzato da:
· mismatch tra la resistenza di sense e la resistenza di riferimento;
· offset del comparatore;
· mismatch tra PowerFet e SenseFet.
SOMMARIO
E' stato trovato un circuito per generare un segnale che indica quando oppure no una corrente di ingresso eccede una soglia prestabilita e, in caso affermativo, il segnale à ̈ rappresentativo della differenza tra la corrente di ingresso e la corrente di uscita. Il circuito qui divulgato ha un'architettura molto semplice, occupa un'area di silicio ridotta e il suo funzionamento à ̈ relativamente robusto rispetto a variazioni di temperatura e a fluttuazioni della corrente di polarizzazione.
Il nuovo circuito comprende sostanzialmente un transistore collegato a diodo polarizzato in saturazione con una prima corrente costante, un transistore di sense connesso a specchio al transistore connesso a diodo e polarizzato in una condizione di funzionamento lineare (di triodo), un transistore di carico collegato in serie al transistore di sense, polarizzato con una seconda corrente costante e il cui terminale di controllo à ̈ collegato in comune con i rispettivi terminali del transistore connesso a diodo e del transistore di sense. La corrente di ingresso da confrontare à ̈ iniettata in un nodo di corrente comune del transistore di carico e del transistore di sense, e la tensione di uscita à ̈ disponibile sull'altro nodo di corrente del transistore di carico.
Quando la corrente di ingresso scende al di sotto di una certa soglia prestabilita, la tensione di uscita diminuisce bruscamente a 0. Quando la corrente supera la soglia, le variazioni della tensione di uscita rappresentano la differenza tra la corrente di ingresso e la corrente di soglia prestabilita.
Il circuito proposto può essere utilizzato per realizzare un comparatore di corrente logico che segnali quando la corrente di soglia viene ecceduta, o per generare una tensione analogica rappresentativa delle variazioni della corrente di ingresso quando la soglia viene ecceduta.
Preferibilmente, il nuovo circuito à ̈ realizzato solo mediante componenti CMOS.
Sono divulgate topologie PowerFet High Voltage e Low Voltage, High Side e Low Side, a canale P e a canale N.
L'invenzione à ̈ definita nelle rivendicazioni allegate.
BREVE DESCRIZIONE DEI DISEGNI
La Figura 1 illustra un comune carica batteria / convertitore DC-DC. La Figura 2 illustra un comune circuito di pilotaggio DC di un motore. La Figura 3 illustra un MOSFET di sense SenseFet accoppiato ad un MOSFET di potenza.
La Figura 4 illustra un comune comparatore di corrente accoppiato ad un MOSFET di sense SenseFet.
La Figura 5 illustra un comune comparatore di corrente accoppiato ad un MOSFET di sense SenseFet con una resistenza di riferimento corrispondente alla resistenza di sense.
La Figura 6 illustra un'architettura essenziale del circuito dell'invenzione.
La Figura 7 illustra il funzionamento del circuito proposto per due diverse condizioni di funzionamento.
La Figura 8 illustra una forma di realizzazione del proposto comparatore di corrente logico.
La Figura 9 illustra due topologie CMOS Low Voltage del comparatore di Figura 8.
La Figura 10 illustra una topologia Mixed Signal Low Side del comparatore di Figura 8.
La Figura 11 illustra una topologia Power MOS di tipo N Mixed Signal High Side del comparatore di Figura 8.
La Figura 12 illustra una topologia Power MOS di tipo P Mixed Signal High Side del comparatore di Figura 8.
La Figura 13 illustra un circuito di test per simulare il funzionamento del comparatore di Figura 8.
La Figura 14 mostra risultati di simulazioni per fluttuazioni della corrente di polarizzazione di ±10% e variazioni di temperatura di 30-80-120 gradi Celsius.
La Figura 15 mostra risultati di simulazioni per fluttuazioni della corrente di polarizzazione di ±20% e variazioni di temperatura di 30-80-120 gradi Celsius.
La Figura 16 mostra risultati di simulazioni per fluttuazioni della corrente di polarizzazione di ±5%, e variazioni di temperatura di 30-80-120 gradi Celsius.
La Figura 17 mostra la convoluzione tra una forma d'onda quadrata e un impulso Gaussiano.
La Figura 18 confronta le performance del circuito proposto (in alto) e del compratore noto (in basso) di Figura 5 per fluttuazioni della corrente di polarizzazione del ±10%.
La Figura 19 confronta le performance del circuito proposto (in alto) e del comparatore noto (in basso) di Figura 5 per fluttuazioni della corrente di polarizzazione del ±5%.
La Figura 20 confronta i layout del proposto comparatore logico e del compratore noto di Figura 5.
La Figura 21 mostra un'architettura basilare del circuito proposto e del circuito equivalente per piccoli segnali.
La Figura 22 illustra un anello di retroazione per controllare la tensione di controllo del PowerFet che comprende il circuito di Figura 21.
La Figura 23 Ã ̈ una vista di dettaglio di un'architettura esemplificativa del circuito di Figura 22.
La Figura 24 Ã ̈ un circuito equivalente per piccoli segnali del circuito di Figura 23.
La Figura 25 Ã ̈ un grafico della corrente IPOWERche circola attraverso il PowerFet in funzione della resistenza di carico Rload.
La Figura 26 Ã ̈ un grafico della tensione di pilotaggio VOUTPUTdel transistore MAin funzione della resistenza di carico Rload.
La Figura 27 Ã ̈ un grafico della differenza Ve tra la tensione di pilotaggio VOUTPUTdel transistore MAe la rispettiva tensione corrispondente alla corrente di soglia ITHin funzione della resistenza di carico Rload.
DESCRIZIONE DI FORME DI REALIZZAZIONE ESEMPLIFICATIVE DELL'INVENZIONE
Una forma di realizzazione esemplificativa del circuito proposto à ̈ illustrata in Figura 6.
Il transistore M1 à ̈ sempre polarizzato in saturazione, il transistore Msense opera sempre nella cosiddetta regione di triodo (regione lineare) della sua caratteristica di funzionamento, e la tensione gate-source Vgs2 alla quale il transistore M2 entra in saturazione à ̈ un parametro di progetto. Le equazioni che descrivono il funzionamento dei transistori nella regione di saturazione (Eq 1a) e nella regione di funzionamento lineare (Eq.1b) sono:
Saturazione
<2>I =<1>× m×C<W>ox× × (Vgs - Vt ) o
2 L
<1 W 2>I = ×K× × (Vgs - Vt ) (1a) 2 L
in cui K= m× Cox .
Regione lineare
1
I = m×Cox×<W>×Vds×<é>Vgs- Vds ù
<(>o
L ê Vt<)>- ×
ë2 úû
= ×<W é>1
I K ×Vds×
L ê<(>Vgs-Vt<)>- × Vds ù
ë2 úû
in cui K= m× Cox . Se Vds à ̈ molto minore di Vgs - Vt
I »K×<W>×Vds× (Vgs -Vt ) (1b) L
in cui:
- Vgs à ̈ la tensione di gate-source;
- Vds à ̈ la tensione di drain-source;
- Vt à ̈ l'equivalente in Volt della temperatura;
- W/L Ã ̈ il rapporto di aspetto del transistore; e
- K Ã ̈ un parametro di processo.
Nelle equazioni precedenti, gli effetti del secondo ordine (modulazione della lunghezza di canale ed effetto di body) sono stati trascurati.
Il transistore M2 Ã ̈ polarizzato in modo da entrare in saturazione quando la corrente Isense raggiunge una desiderata corrente di soglia ITH. Le equazioni che descrivono il funzionamento del circuito di Figura 6, quando la corrente Isense ha raggiunto la corrente di soglia, sono:
I1=<1>×K×<æ W>ö
ç÷× (Vgs 1 - Vt )<2>(2)
2 Ã ̈ L Ã ̧ 1
ö 1
I2=<1>×K×<æ W>ç÷× (Vgs2-Vt 2
) = ×K×N×<æ W>ö
ç÷× (Vgs 2 - Vt )<2>(3)
2 Ã ̈ L Ã ̧ 2 2 Ã ̈ L Ã ̧ 1
avendo ipotizzato che il rapporto di aspetto di M2 sia N volte maggiore del rapporto di aspetto di M1, cioà ̈
æ W ö
ç÷ N<æ>W ö
<= ×>ç ÷
à ̈ L à ̧2 à ̈ L à ̧ 1
e
Isense+I2»K×<æ W>ö
ç÷×Vdssense× (Vgsnse-Vt )
à ̈ Lse
à ̧ sense
Supponendo che Isense >>I 2 nell'intervallo di variazione di interesse di Isense e considerando cheVgs1 =Vgssense,
Isense»K× ç<æ W>ö÷×Vds × (Vgs 1 - Vt ) (4)
à ̈ Lsense
à ̧ sense
La corrente di soglia ITH=Isense à ̈ la corrente che risolve le equazioni (2), (3) e (4). Considerando che la tensione di drain-source Vdssensedel transistore Msense à ̈ uguale a Vgs1-Vgs2:
ì 1
à ̄I1= ×K×<æ W>ö
ç÷× (Vgs 1 - Vt 2
)
à ̄ 2 à ̈ L à ̧ 1
à ̄à ̄ 1
ÃI2= ×K×N×<æ W>ö 2
ç÷× (Vgs 2 - Vt ) (5)
à ̄ 2 à ̈ L à ̧ 1
à ̄
I<æ W>ö
à ̄TH»K× ç÷× (Vgs1-Vgs2 )× (Vgs 1 - Vt )
à ̄ î à ̈ L à ̧ sense
Essendo
<æ>W
I1=M × I 2 ; æ W öPö
ç÷<= ×>ç ÷
à ̈ L à ̧ sense à ̈ L à ̧ 1
in cui M à ̈ il rapporto tra le correnti di polarizzazione I1 e I2 e P à ̈ il rapporto tra i rapporti di aspetto di Msense e M1, la corrente di soglia ITHoltre la quale il comparatore di questa invenzione genera un flag attivo à ̈:
æ ö
ITH»2×I1× P×çç1 -<1>
÷÷ (6)
à ̈ N × M à ̧
L'equazione precedente mostra che la corrente di soglia ITHà ̈ una funzione soltanto della corrente di polarizzazione I1 e di certi rapporti geometrici CMOS (P,N,M), che possono essere accuratamente determinati mediante le moderne tecnologie di fabbricazione. Più accuratamente la corrente di polarizzazione I1 e i rapporti geometrici P, N e M sono determinati, più accuratamente sarà fissata la corrente di soglia.
Per meglio comprendere il funzionamento del circuito proposto quando la corrente Isense varia, si fa riferimento alla Figura 7 che mostra il circuito di Figura 6 in due diverse condizioni di funzionamento.
Quando la corrente Isense che viene monitorata à ̈ minore della corrente di soglia (Figura 7a), il transistore M2 sta lavorando nella sua regione di funzionamento lineare. Quindi, la sua tensione drain-source Vds2 à ̈ piccola, la sua tensione gate-source Vgs2 à ̈ all'incirca uguale alla tensione di gatesource Vgs1 del transistore M1 e quindi la tensione drain-source Vds del transistore Msense à ̈ sostanzialmente nulla. Quindi, la tensione VOUTPUTsul nodo OUTPUT, che à ̈ la somma delle tensioni di drain-source Vds2 del transistore M2 e Vdssensedel transistore Msense, rispettivamente, sarà relativamente piccola.
Quando la corrente Isense che si sta monitorando raggiunge la corrente di soglia ITH, la tensione di drain-source Vdssensedel transistore Msense à ̈ confrontabile con la tensione di gate-source Vgs1 del transistore M1, quindi la tensione di gate-source Vgs2 del transistore M2 à ̈ piccola, il transistore M2 entra in saturazione, la sua tensione di drain-source Vds2 à ̈ rilevante e quindi la tensione VOUTPUTà ̈ relativamente grande.
Se la corrente Isense che si sta monitorando tende a superare la corrente di soglia prestabilita ITH, la tensione di drain-source Vdssensedel transistore Msense tenderà verso la tensione di gate-source Vgs1 del transistore M1, quindi la tensione di gate-source Vgs2 del transistore M2 tenderà a diminuire. Dato che M2 à ̈ in una condizione di saturazione, anche una piccola riduzione della sua tensione di gate-source Vgs2 causa un aumento relativamente grande della sua tensione di drain-source Vds2. Quindi, la tensione VOUTPUTsul nodo OUTPUT tenderà ad aumentare bruscamente.
Riassumendo:
- se la tensione VOUTPUTà ̈ piccola, essa può essere interpretata come un valore logico basso che segnala che la corrente rilevata à ̈ minore della soglia ITH;
- se la tensione VOUTPUTà ̈ grande, essa può essere interpretata come un valore logico alto che segnala che la corrente rilevata ha raggiunto o sorpassato la corrente di soglia ITH;
- se la corrente rilevata Isense tende ad eccedere la corrente di soglia ITH, la tensione VOUTPUTtende ad aumentare rapidamente, quindi, la differenza Ve tra la tensione VOUTPUTe il suo valore corrispondente alla condizione di funzionamento in cui la corrente rilevata Isense à ̈ uguale alla corrente di soglia ITH, rappresenta con buona approssimazione le eventuali variazioni della corrente Isense oltre la soglia ITH.
Il transistore MSENSEà ̈ sempre nella sua condizione di funzionamento lineare, quindi esso à ̈ sempre usato come una resistenza, però non può essere sostituito con un resistore o un transistore collegato a diodo senza degradare le performance del circuito in termini di precisione con la quale la corrente di soglia viene fissata. Se il MOSFET MSENSEin Figura 6 fosse sostituito da un resistore RSENSE, come illustrato nel libro "Smart Power ICs. Technologies and Applications", Springer series in Advanced Microelectronics, di Bruno Murari, Franco Bertotti e Giovanni A. Vignola, si otterrebbe la seguente formula per la corrente di soglia:
1 2 I æ ö
I » × 1 11- ÷ (7) TH × ç
R SENSE mnCæ W ö
OX ç ÷ à ̈ N × M à ̧
à ̈ L à ̧ 1
Confrontando questa formula con l'equazione (6), si può immediatamente dedurre che, usando un resistore RSENSEal posto del transistore MSENSE, la dispersione della corrente di soglia ITHdipenderebbe dalla dispersione di processo ("process spread") del parametro µNCOX(W/L)1e della resistenza RSENSE. Per questa ragione, la dispersione della corrente di soglia ITHdel circuito proposto à ̈ nettamente più piccola di quella che si otterrebbe usando un resistore RSENSE.
Nemmeno à ̈ possibile utilizzare un transistore collegato a diodo al posto del transistore Msense, perché i transistori collegati a diodo funzionano nella regione di saturazione e quindi la caduta di tensione su di essi à ̈ relativamente ampia.
Al contrario, con l'architettura proposta illustrata in Figura 6, il transistore Msense à ̈ sempre mantenuto nella sua regione di funzionamento lineare, quindi la sua tensione di drain-source à ̈ trascurabile e la corrente di soglia ITHdipende solo dai parametri geometrici dei MOSFET e dalla corrente di polarizzazione I1, che possono essere determinati in maniera molto precisa.
Il circuito proposto può essere fornito di un compratore logico OVERCURRENT DETECTION, come mostrato in Figura 8, per generare un flag che segnali la rilevazione di una condizione di sovracorrente. In pratica, il comparatore logico confronta la tensione VOUTPUTcon il suo valore corrispondente alla condizione Isense = ITHe genera un flag attivo quando la soglia ITHà ̈ raggiunta o superata.
Il circuito di Figura 8 à ̈ un comparatore logico di corrente che permette una riduzione significativa del consumo di area di silicio, rispetto ai circuiti comunemente usati composti di resistenze di sense "matched" e un comparatore di tensione. L'area di silicio risparmiata à ̈ maggiore che nell'architettura nota in cui il comparatore di sense à ̈ riferito alla linea a tensione elevata quando utilizzato in topologie High Side.
Due topologie del comparatore di corrente logico proposto, per un processo di fabbricazione CMOS di tipo low voltage, collegate ad una replica scalata SENSEFET del transistore di potenza POWERFET, la cui corrente circolante in esso deve essere monitorata, sono illustrate in Figura 9.
In tecnologie "mixed signal", il dispositivo low side à ̈ tipicamente un componente di tipo N, come esemplificato in Figura 10. In questo caso, la topologia del comparatore di corrente logico può essere la stessa di quella discussa sopra per una tecnologia CMOS.
Quando un interruttore di potenza high side POWERFET à ̈ richiesto in una tecnologia mixed signal, esso può essere indifferentemente un componente di tipo N o di tipo P e in questo caso la topologia del comparatore di corrente logico proposto à ̈ relativamente più complessa di quella illustrata nelle forme di realizzazione esemplificative delle Figure 11 e 12.
RISULTATI DI SIMULAZIONE
Simulazioni eseguite dalla richiedente hanno mostrato che la precisione del circuito proposto dipende principalmente dalla precisione con cui la corrente di polarizzazione I1 Ã ̈ determinata.
Il circuito simulato à ̈ illustrato in Figura 13. Le topologie Power MOS di tipo mixed signal high side delle Figure 11 e 12 possono essere facilmente riconosciute. I componenti MOS evidenziati del circuito di simulazione di Figura 13 sono i componenti M1-M2-Msense delle topologie di Figura 11 e 12.
Le simulazioni eseguite sono di tipo MonteCarlo, con 200 esecuzioni per ciascun valore di temperatura (30-80-120 gradi Celsius). L'ascissa à ̈ la corrente Isense. La tensione di alimentazione bassa V4 sulla linea Va3 e l'alimentazione V9 riferita alla linea a tensione alta, hanno entrambe una distribuzione uniforme in un intervallo da 3.15V a 3.45 V. La dipendenza della tensione VBULK dalla corrente di soglia à ̈ trascurabile.
La Figura 14 illustra risultati di simulazioni con una corrente di polarizzazione uniformemente distribuita in un intervallo di ±10%. Per tutte le temperature, la distribuzione della corrente di soglia resta sostanzialmente uniforme nell'intervallo di variazione di circa ±10% (26.3mA ± 2.63mA).
La Figura 15 illustra risultati di simulazione con una corrente di polarizzazione uniformemente distribuita in un intervallo di ±20%. Anche in questo caso, per tutte le temperature la distribuzione della corrente di soglia resta sostanzialmente uniforme, con un intervallo di variazione di circa ±20% (26.3mA ± 5.3mA).
La Figura 16 illustra i risultati di simulazione con una corrente di polarizzazione uniformemente distribuita in un intervallo di variazione di ±5%. Si può osservare che in questo caso la distribuzione della soglia di corrente ha un andamento di tipo Gaussiano. Ciò può essere spiegato considerando che una distribuzione uniforme del 5% ha un'ampiezza confrontabile con l'ampiezza di una tipica funzione di distribuzione Gaussiana dei parametri dei componenti CMOS. Come mostrato schematicamente in Figura 17, la distribuzione della corrente di soglia à ̈ approssimativamente la convoluzione della distribuzione uniforme della corrente di polarizzazione e della distribuzione Gaussiana dei parametri dei componenti CMOS. Dato che in questo caso le due distribuzioni hanno sostanzialmente la stessa ampiezza, la distribuzione della corrente di soglia ha una forma praticamente Gaussiana.
La Figura 18 confronta il funzionamento di: a) il comparatore di corrente logico di questa invenzione con b) il comparatore noto di Figura 5, per fluttuazioni di ±10% della corrente di polarizzazione. La simulazione mostra come la dispersione della distribuzione Gaussiana dei componenti CMOS nel comparatore logico proposto influenza in maniera trascurabile la precisione con cui la soglia ITHà ̈ determinata. Il noto comparatore di Figura 5 ha un numero maggiore di componenti elementari del nuovo comparatore di corrente di questa invenzione ed à ̈ meno preciso.
Questo fatto à ̈ ancor più evidente dalle simulazioni di Figura 19, in cui à ̈ stata usata una corrente di polarizzazione distribuita in un intervallo di ±5%. In questo caso, la distribuzione Gaussiana dei componenti CMOS rende l'architettura proposta più precisa rispetto al comparatore noto di Figura 5.
Un esempio di layout del proposto comparatore logico e un layout del comparatore di Figura 5 sono illustrati nelle Figure 20a e 20b, rispettivamente. Il risparmio di area di silicio della soluzione proposta à ̈ evidente, anche se nel layout di Figura 20 l'allocazione dei componenti elettronici utilizzati non à ̈ stata ottimizzata e la cosiddetta "well pokets generation" non à ̈ stata minimizzata.
Come detto in precedenza, il circuito di proposto di Figura 6 può essere usato per monitorare il valore della corrente Isense quando essa eccede la corrente di soglia ITH. Per illustrare il funzionamento del circuito in tale condizione di funzionamento, si fa riferimento alle Figure 21a e 21b, che illustrano il circuito proposto e il suo circuito equivalente per piccoli segnali, rispettivamente.
Essendo Rout la resistenza equivalente vista tra il nodo OUTPUT e il nodo di massa, la differenza Ve tra la tensione VOUTPUTattuale e il suo valore corrispondente alla condizione di funzionamento in cui la corrente Isense à ̈ uguale alla corrente di soglia ITH, à ̈ data dalla seguente equazione:
Ve = (iSENSE-ITH) × Rout
La differenza Ve può essere utilizzata come segnale di errore in un anello di controllo in retroazione, una cui architettura elementare à ̈ illustrata in Figura 22, per controllare la tensione di pilotaggio del PowerFet. La tensione Ve à ̈ amplificata da un amplificatore A, che regola la tensione generata da uno stadio di pilotaggio GATE DRIVER del PowerFet.
Una forma di realizzazione preferita di un anello di controllo a retroazione di questa invenzione à ̈ illustrato in Figura 23. L'amplificatore à ̈ uno stadio common source composto di un transistore MAche à ̈ spento quando la tensione VOUTPUTcorrisponde ad una corrente Isense minore della soglia ITH, e che opera in saturazione quando Isense raggiunge o eccede la soglia ITH. Il generatore di corrente I3 polarizza il transistore M4 in saturazione non appena la tensione VOUTPUTcorrisponde al valore per cui Isense=ITH.
Il resistore R Ã ̈ preferibilmente determinato in modo da rendere la caduta di tensione I3*(R+RDL), essendo RDLla resistenza dell'interruttore MDL, minore della tensione di soglia del PowerFet, altrimenti il PowerFet resterebbe acceso.
Il condensatore Cc non à ̈ essenziale, però esso à ̈ preferibilmente utilizzato per rendere più stabile il loop di retroazione.
Uno stadio di pilotaggio esemplificativo del PowerFet può essere lo stadio a semiponte illustrato, il cui terminale di uscita à ̈ accoppiato alla gate del PowerFet attraverso un transistore di polarizzazione R.
Il circuito equivalente per piccoli segnali dell'anello di controllo in retroazione di Figura 23 Ã ̈ illustrato in Figura 24, in cui RDÃ ̈ la resistenza dell'interruttore alto o basso MDH, MDLdello stadio a semiponte, gmsensee gmAsono la transconduttanza del SenseFet e del transistore MA, rispettivamente. Il guadagno di anello GLOOPÃ ̈:
GLOOP= gmA×(roA|| (RDH+R ) )×gmsense× ROUT
Il funzionamento del circuito di Figura 23 à ̈ stato simulato per vari valori del carico Rload usando tipici valori di test per i parametri di fabbricazione dei componenti del circuito. I grafici esemplificativi delle Figure da 25 a 27 sono così stati ottenuti. Nel grafico di Figura 26, la linea verticale rappresenta il valore del carico Rload per il quale la corrente Isense raggiunge la soglia ITH. Per resistenze di carico maggiori, la corrente Isense à ̈ minore della soglia ITH, per minori resistenze di carico la corrente Isense à ̈ maggiore della soglia ITH.
Le summenzionate figure dimostrano che la tensione VOUTPUTaumenta bruscamente quando la corrente Isense diventa maggiore della soglia ITH, e resta sostanzialmente costante anche se il carico resistivo diminuisce ulteriormente dopo che la corrente Isense ha raggiunto la soglia ITH. Le variazioni della tensione VOUTPUTper piccoli valori della resistenza di carico sono dovute al fatto che il guadagno di anello non à ̈ infinito.
Anche se tutti i circuiti esemplificativi illustrati comprendono solo MOS transistors, Ã ̈ possibile realizzare le stesse architetture circuitali usando dei BJT.
Claims (8)
- RIVENDICAZIONI 1. Un circuito per confrontare una corrente di ingresso (Isense) con una corrente di soglia (ITH) per generare una tensione di uscita (VOUTPUT) indicativa del fatto che detta corrente di ingresso (Isense) à ̈ minore o maggiore di detta corrente di soglia (ITH) e, in quest'ultimo caso, rappresentativa della differenza tra la corrente di ingresso (Isense) e la corrente di soglia (ITH), comprendente un transistore connesso a diodo (M1) polarizzato con una prima corrente costante (I1) in una condizione di funzionamento di saturazione; un transistore di sense (Msense) collegato a specchio con detto transistore connesso a diodo (M1) e polarizzato in una condizione di funzionamento lineare; un transistore di carico (M2) collegato in serie a detto transistore di sense (Msense), polarizzato con una seconda corrente costante (I2) e il cui terminale di controllo à ̈ collegato in comune con i rispettivi terminali di detto transistore connesso a diodo (M1) e di detto transistore di sense (Msense); detta corrente di ingresso (Isense) da confrontare essendo iniettata in un nodo di corrente comune del transistore di carico (M2) e del transistore di sense (Msense), detta tensione di uscita (VOUTPUT) essendo disponibile sull'altro nodo di corrente di detto transistore di carico (M2).
- 2. Un comparatore di corrente logico di una corrente (Isense) con una corrente di soglia (ITH), generante un flag logico (OVERCURRENT DETECTION) in funzione del confronto, comprendente: un transistore connesso a diodo (M1) polarizzato con una prima corrente costante (I1) in una condizione di funzionamento di saturazione; un transistore di sense (Msense) collegato a specchio con detto transistore connesso a diodo (M1) e polarizzato in una condizione di funzionamento lineare; un transistore di carico (M2) collegato in serie a detto transistore di sense (Msense), polarizzato con una seconda corrente costante (I2) e il cui terminale di controllo à ̈ collegato in comune con i rispettivi terminali di detto transistore collegato a diodo (M1) e di detto transistore di sense (Msense); detta corrente (Isense) da confrontare essendo iniettata in un nodo di corrente comune del transistore di carico (M2) e del transistore di sense (Msense); un comparatore logico ricevente in ingresso la tensione (VOUTPUT) disponibile sull'altro nodo di corrente di detto transistore di carico (M2), generante un flag logico attivo (OVERCURRENT DETECTION) quando detta tensione (VOUTPUT) eccede una certa soglia.
- 3. Il comparatore ricorrente della rivendicazione 2, in cui detti transistori sono transistori MOS di tipo low voltage.
- 4. Il comparatore di corrente della rivendicazione 3 adattato a ricevere una corrente di ingresso fornita da un transistore di sense di corrente di tipo high voltage, comprendente: un primo transistore high voltage attraversato da detta prima corrente costante (I1) e in serie a detto transistore connesso a diodo (M1) dello specchio di corrente, un secondo transistore high voltage controllato da detto comparatore logico, polarizzato con detta prima corrente costante (I1) mediante un terzo generatore di corrente, un compratore logico low voltage accoppiato al nodo di corrente comune a detto secondo transistore high voltage e detto terzo generatore di corrente, che genera una replica low voltage della tensione (VOUTPUT) su detto altro nodo di corrente del transistore di carico (M2).
- 5. Un circuito per generare una tensione rappresentativa della differenza tra una corrente di ingresso (Isense) e una corrente di soglia (ITH) quando detta corrente di ingresso (Isense) à ̈ maggiore della corrente di soglia (ITH), comprendente: un transistore connesso a diodo (M1) e polarizzato con una prima corrente costante (I1) in una condizione di funzionamento di saturazione; un transistore di sense (Msense) collegato a specchio con detto transistore connesso a diodo (M1) e polarizzato in una condizione di funzionamento lineare; un transistore di carico (M2) collegato in serie a detto transistore di sense (Msense), polarizzato con una seconda corrente costante (I2) e il cui terminale di controllo à ̈ collegato in comune con i rispettivi terminali di detto transistore connesso a diodo (M1) e di detto transistore di sense (Msense); detta corrente di ingresso (Isense) da confrontare essendo iniettata in un nodo di corrente comune del transistore di carico (M2) e del transistore di sense (Msense); un amplificatore (A) ricevente in ingresso la tensione (VOUTPUT) disponibile sull'altro nodo di corrente di detto transistore di carico (M2), avente una soglia di accensione corrispondente al valore che detta tensione (VOUTPUT) raggiunge quando la corrente da controllare (Isense) eguaglia detta corrente di soglia (ITH), generando detta tensione rappresentativa come replica amplificata della differenza tra il valore attuale di detta tensione (VOUTPUT) e detta soglia di accensione.
- 6. Il circuito della rivendicazione 5, in cui detto amplificatore (A) comprende un transistore di amplificazione (MA) che ha detta soglia di accensione, controllato mediante detta tensione (VOUTPUT) disponibile sull'altro nodo di corrente di detto transistore di carico (M2) e polarizzato mediante un terzo generatore di corrente costante (I3), generando detta tensione rappresentativa sul nodo di corrente in comune con detto terzo generatore di corrente costante (I3).
- 7. Il circuito della rivendicazione 6, comprendente inoltre un condensatore (Cc) collegato tra il terminale di controllo di detto transistore di amplificatore (MA) e detto nodo di corrente in comune con il terzo generatore di corrente costante (I3).
- 8. Un circuito di controllo a anello chiuso della corrente fornita da un transistore, comprendente: uno stadio di pilotaggio, generante una tensione di pilotaggio del transistore da controllare in funzione di un segnale di ingresso di riferimento; una resistenza (R) accoppiante l'uscita di detto stadio di pilotaggio di potenza al terminale di controllo di detto transistore da controllare; il circuito di una delle rivendicazioni da 5 a 7, ricevente in ingresso la corrente fornita da detto transistore e accoppiato ad esso in modo da applicare detta tensione rappresentativa sul terminale di controllo di detto transistore da controllare.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITVA2008A000048A IT1394158B1 (it) | 2008-09-19 | 2008-09-19 | Circuito per comparare una corrente di ingresso con una corrente di soglia |
| US12/562,278 US8203365B2 (en) | 2008-09-19 | 2009-09-18 | Circuit for comparing an input current with a threshold current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ITVA2008A000048A IT1394158B1 (it) | 2008-09-19 | 2008-09-19 | Circuito per comparare una corrente di ingresso con una corrente di soglia |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITVA20080048A1 true ITVA20080048A1 (it) | 2010-03-20 |
| IT1394158B1 IT1394158B1 (it) | 2012-05-25 |
Family
ID=40679654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ITVA2008A000048A IT1394158B1 (it) | 2008-09-19 | 2008-09-19 | Circuito per comparare una corrente di ingresso con una corrente di soglia |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8203365B2 (it) |
| IT (1) | IT1394158B1 (it) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024678B2 (en) * | 2013-05-22 | 2015-05-05 | Infineon Technologies Ag | Current sensing circuit arrangement for output voltage regulation |
| JP6302639B2 (ja) * | 2013-10-08 | 2018-03-28 | ローム株式会社 | 電流監視回路 |
| WO2016076871A1 (en) * | 2014-11-13 | 2016-05-19 | Hewlett-Packard Development Company, L.P. | Detection circuit |
| JP6722101B2 (ja) * | 2016-12-27 | 2020-07-15 | ルネサスエレクトロニクス株式会社 | 半導体装置および過電流保護装置 |
| US10110220B1 (en) * | 2017-06-08 | 2018-10-23 | Texas Instruments Incorporated | Auxiliary MOSFETs for switchable coupling to a power MOSFET |
| US10755779B2 (en) * | 2017-09-11 | 2020-08-25 | Silicon Storage Technology, Inc. | Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079456A (en) * | 1990-11-05 | 1992-01-07 | Motorola, Inc. | Current monitoring and/or regulation for sense FET's |
| EP1298801A1 (en) * | 2001-09-26 | 2003-04-02 | Dialog Semiconductor GmbH | A MOS current sense circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054893A (en) * | 1997-04-10 | 2000-04-25 | Institute Of Microelectronics | Low current differential fuse circuit |
-
2008
- 2008-09-19 IT ITVA2008A000048A patent/IT1394158B1/it active
-
2009
- 2009-09-18 US US12/562,278 patent/US8203365B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079456A (en) * | 1990-11-05 | 1992-01-07 | Motorola, Inc. | Current monitoring and/or regulation for sense FET's |
| EP1298801A1 (en) * | 2001-09-26 | 2003-04-02 | Dialog Semiconductor GmbH | A MOS current sense circuit |
Non-Patent Citations (2)
| Title |
|---|
| NG L ET AL: "Analysis of Lossless Current Sensing Techniques with High Accuracy and Linearity", INTERNATIONAL CONFERENCE ON COMMUNICATIONS, CIRCUITS AND SYS TEMS, IEEE, PISCATAWAY, NJ, USA, 11 July 2007 (2007-07-11), pages 1021 - 1024, XP031219621, ISBN: 978-1-4244-1473-4 * |
| TULI DAKE ET AL: "A Precision High-Voltage Current Sensing Circuit", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS, IEEE, US, vol. 55, no. 5, 1 June 2008 (2008-06-01), pages 1197 - 1202, XP011203167, ISSN: 1549-8328 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100073034A1 (en) | 2010-03-25 |
| IT1394158B1 (it) | 2012-05-25 |
| US8203365B2 (en) | 2012-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7336085B2 (en) | Current sensing circuit | |
| US8232781B2 (en) | Device for measuring the current flowing through a power transistor of a voltage regulator | |
| US9829387B2 (en) | System and method for temperature sensing | |
| US9480193B2 (en) | Load detection circuit and method | |
| US9024678B2 (en) | Current sensing circuit arrangement for output voltage regulation | |
| US8519782B2 (en) | Constant voltage circuit | |
| ITVA20080048A1 (it) | Circuito per comparare una corrente di ingresso con una corrente di soglia | |
| KR101995697B1 (ko) | 기준 전압 회로 | |
| KR20080009156A (ko) | 양방향 ｍｏｓ 전류 감지 회로 | |
| US7915870B2 (en) | Method of forming a current sense circuit and structure therefor | |
| JP4022208B2 (ja) | 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス | |
| Lam et al. | Loop gain analysis and development of high-speed high-accuracy current sensors for switching converters | |
| ITVA20000031A1 (it) | Rilevazione della corrente erogata ad un carico. | |
| US10101369B2 (en) | Highly accurate current measurement | |
| JP2007087091A (ja) | 過電流検出回路及び基準電圧生成回路 | |
| DE60107228D1 (de) | Auf einem chip aufgebrachte stromquelle | |
| KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
| US8624610B2 (en) | Synthesized current sense resistor for wide current sense range | |
| KR100836900B1 (ko) | 전류 감지 회로 | |
| Zarębski et al. | Spice-aided modelling of the UC3842 current mode PWM controller with selfheating taken into account | |
| JP5976565B2 (ja) | 電子部品検査装置 | |
| JP2006242866A (ja) | 負荷装置 | |
| CN101485003B (zh) | 发光二极管驱动电路 | |
| US8587216B2 (en) | Constant current DC-DC converter | |
| US9870011B2 (en) | Circuit arrangement and a method for operating a circuit arrangement |