CN101465153A - 存储器读取电路与方法 - Google Patents

存储器读取电路与方法 Download PDF

Info

Publication number
CN101465153A
CN101465153A CNA2007101608211A CN200710160821A CN101465153A CN 101465153 A CN101465153 A CN 101465153A CN A2007101608211 A CNA2007101608211 A CN A2007101608211A CN 200710160821 A CN200710160821 A CN 200710160821A CN 101465153 A CN101465153 A CN 101465153A
Authority
CN
China
Prior art keywords
voltage
signal
intermediate value
measured
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101608211A
Other languages
English (en)
Inventor
王敏全
林志升
苏耿立
张维钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CNA2007101608211A priority Critical patent/CN101465153A/zh
Publication of CN101465153A publication Critical patent/CN101465153A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明提供一种存储器读取电路与方法，该存储器读取电路用以读取一具有2N种阻抗状态的存储器电路，其包括：一待测信号产生电路，检测上述存储器电路的阻抗状态，以产生一待测信号；一参考信号产生电路，检测一具有2N－1个阻抗路径的参考电路的阻抗状态，以分别产生2N－1个参考信号；一中间值信号产生电路，接收上述2N－1个参考信号，以产生(2N－1)－1个中间值信号；以及一比较电路，用以比较上述待测信号与上述(2N－1)－1个中间值信号和2N－1个参考信号。本发明的存储器读取电路可有效降低读取电路所需的电路面积，且进一步增加存储器装置的存储器单元密度，并减少额外的功率消耗。

Description

存储器读取电路与方法
技术领域
本发明有关一种存储器读取电路，特别是一种应用于4状态以上的多状态存储器的读取电路。
背景技术
一般4状态的磁阻式随机存取存储器(Magnetic Random Access Memory，MRAM)，由1大1小的磁阻式存储细胞所组成，如图5A所示，电阻R1、R2通过改变存储层磁性材料的磁化方向，来更改存储细胞电阻值，因为存储细胞内逻辑状态0与1时具有不同电阻值，在对存储细胞施加偏压后，便会有不同的电流，通过判断电流的大小来得知存储细胞内逻辑状态0或1。
此外，存储细胞的读取速度也与感测放大器有相当的关系，感测放大器判断存储细胞状态所需的时间越短越好，而感测的时间除了取决于感测放大器本身外，也与流经存储胞的电流大小有关。
如图5B所示，电阻R1、R2并联的电阻值具有4种变化R1max//R2max、R1max//R2min、R1min//R2max、R1min//R2min，以分别代表存储器的4种储存状态(11、10、01、00)。而由于4状态磁阻式随机存取存储器具有4种不同的电阻值变化，因此当施加固定的直流电压时，相对可产生4种不同的存储器电流大小。
而为了辨识该磁阻式随机存取存储器的储存状态，磁阻式随机存取存储器至少产生3组的基准值，以与该磁阻式随机存取存储器所输出的存储器电流相比较，并产生4种之一的比较结果(如图6所示)，以区别出该磁阻式随机存取存储器的储存状态。
如图7所示，该读取电路具有3条参考路径分别代表3种不同的阻抗大小[(Iref3：R1max//R2max//R1max//R2min)、(Iref2：R1max//R2min//R1min//R2max)、(Iref1：R1min//R2max//R1min//R2min)]，以产生3个参考电流(IREF1、IREF2与IREF3)，通过该参考电流(IREF1、IREF2与IREF3)与该存储器电流比较即可产生该磁阻式随机存取存储器的MSB(Most Significant Bit)的数字值D1与LSB(Least Significant Bit)的数位值D0。
当所需辨识的存储器具有越多的存储器状态，例如4个或4个以上，则该读取电路需要包括越多的参考路径，且由于每一条参考路径由多组电阻所组合而成，因此该读取电路所占用的面积将会非常庞大，且消耗大量的功率。
发明内容
本发明的目的在于提供一种多状态的存储器的读取电路，且进一步提供低耗电以及高密度的存储器装置。
为达到上述目的，本发明提供一种存储器读取电路，用以读取一具有2N种阻抗状态的存储器电路，包括：一待测信号产生电路，检测上述存储器电路的阻抗状态，以产生一待测信号；一参考信号产生电路，检测一具有2N-1个阻抗路径的参考电路的阻抗状态，以分别产生2N-1个参考信号；一中间值信号产生电路，接收上述2N-1个参考信号，以产生(2N-1)-1个中间值信号；以及一比较电路，用以比较上述待测信号与上述(2N-1)-1个中间值信号和上述(2N-1)个参考信号。
为达到上述目的，本发明还提供一种存储器读取方法，用以读取一具有2N种阻抗状态的存储器电路，该方法包括：检测上述存储器电路的阻抗状态，以产生一待测信号；检测一具有2N-1个阻抗路径的参考电路的阻抗状态，以分别产生2N-1个参考信号；接收上述参考信号，以产生(2N-1)-1个中间值信号；以及比较上述待测信号与上述(2N-1)-1个中间值信号和上述(2N-1)个参考信号。
综上所述，本发明的存储器读取电路通过一中间值信号产生电路配合参考信号产生电路，可有效减少参考电路所需的阻抗路径，即可有效的辨识存储器电路的储存状态。而通过减少参考电路所需的阻抗路径，即可有效降低读取电路所需的电路面积，且进一步增加存储器装置的存储器单元密度，并减少额外的功率消耗。
本发明的上述目的或特征，将依据附图加以详细说明，但需明了的是，附图及所举的例，只是做为说明而非在限制或缩限本发明。
附图说明
图1为本发明一实施例的存储器读取电路的系统架构图；
图2为本发明一实施例的4状态存储器的存储器读取电路的电路架构图；
图3为本发明一实施例的待测电压-储存状态关系图；
图4A为本发明一实施例一的比较电路的电路架构图；
图4B为本发明一实施例二的比较电路的电路架构图；
图5A、图5B为现有磁阻式随机存取存储器的电路架构图；
图6为现有磁阻式随机存取存储器的待测电压-储存状态关系图；以及
图7为现有读取电路的电路架构图。
主要元件符号对照说明：
10---存储器电路
11、12、13、14---阻抗状态
20---参考电路
21、22---阻抗路径
30---待测信号产生电路
31、32、41、42、43、44、51、52---晶体管
33、45、46、53---负载
40---参考信号产生电路
50---中间值信号产生电路
60---比较电路
61、62、63、65、67---比较器
64---译码器
66---多工器
具体实施方式
虽然本发明将参阅含有本发明较佳实施例的附图予以充分描述，但在此描述之前应了解熟悉本行技艺的人士可修改本文中所描述的发明，同时获致本发明的功效。因此，需了解以下的描述对熟悉本行技艺的人士而言为一广泛的揭示，且其内容不在于限制本发明。
本发明有关于一种存储器读取电路及方法，接收存储器细胞的读取信号，再通过一参考电路产生复数个参考信号，并比较该读取信号与复数个参考信号和中间值信号的大小关系，以辨识该读取信号所代表的存储器的储存状态。
参考图1为本发明一实施例的存储器读取电路的系统架构图。如图所示，该存储器读取电路包括一存储器电路10、一参考电路20、一待测信号产生电路30、一参考信号产生电路40、一中间值信号产生电路50以及一比较电路60。
该存储器电路10为存储器的存储器细胞，具有多种阻抗状态，并可选择多种阻抗状态之一用以代表存储器所储存的数值，再由该待测信号产生电路30根据该存储器电路10所选择的阻抗状态产生一待测信号，以进行该存储器所储存数值的辨识。
该参考电路20即根据该存储器电路10所具有的多种状态的阻抗变化对应的产生多种阻抗路径，并由该参考信号产生电路40根据上述多种的阻抗路径产生多种的参考信号，以作为该待测信号产生电路30所输出该待测信号的基准值。
而该中间值信号产生电路50接收该参考电路20所产生的参考信号，并产生一组以上的中间值信号，通过上述参考信号以及中间值信号即可组成该存储器电路10所需的基准值，并减少该参考电路20所需的阻抗路径，以避免该参考电路20根据该存储器电路10所包含阻抗状态的变化而需包括过多的阻抗路径。其中，当该存储器电路10具有2N种阻抗状态，则该参考电路20即需要2N-1个阻抗路径，且该中间值参考电路50需产生(2N-1)-1个中间值信号，以提供(2N-1)加((2N-1)-1)共(2N-1)个基准值。
该比较电路60即可将上述待测信号与上述参考信号以及中间值信号进行比较，以产生一组数字信号用以代表该存储器电路10所储存的数值。
本发明的存储器读取电路可应用于4状态以上的多状态存储器之中，而在本发明一实施例中，为了描述方便，该实施例的存储器读取电路应用于一具有4状态的存储器。
参考图2为本发明一实施例的4状态存储器的存储器读取电路的电路架构图。如图所示，该存储器读取电路接收一直流电压源VDD，以提供该存储器电路10与该参考电路20根据不同的阻抗状态或阻抗路径产生不同的电流值。
该存储器电路10为一磁阻式随机存取存储器(Magnetic Random AccessMemory，MRAM)，具有2个不同大小的磁阻式电阻R1、R2(如图5A所示)，以产生4种阻抗状态11、12、13、14，其中阻抗状态11代表(R1MAX与R2MAX并联)、阻抗状态12代表(R1MAX与R2MIN并联)、阻抗状态13代表(R1MIN与R2MAX并联)以及阻抗状态14代表(R1MIN与R2MIN并联)，以分别表示该存储器电路10所储存的MSB(Most Significant Bit)的数字值D1与LSB(LeastSignificant Bit)的数字值D0的组合[D1，D0]的4种变化[11，10，01，00]。而该参考电路20则根据该存储器电路10对应的包含2种阻抗路径21、22，其中阻抗路径21代表(R1MAX、R2MAX、R1MAX与R2MIN并联)，而阻抗路径22代表(R1MIN、R2MAX、R1MIN与R2MIN并联)。
该待测信号产生电路30即提供该直流电压源VDD至该存储器电路10，并通过该存储器电路10的4种不同阻抗状态(11、12、13、14)产生一具有4种变化的待测电流，该待测信号产生电路30并包括2个晶体管31、32以组成一电流镜用以镜射该待测电流。其中，该晶体管32用以将流经该晶体管31的待测电流镜射至一负载33以产生一待测电压V1。
该参考信号产生电路40还提供该直流电压源VDD至该参考电路20，并通过2个阻抗路径21、22产生2个不同大小的参考电流，且该参考信号产生电路40包括一组晶体管41、43以及一组晶体管42、44以分别组成2个电流镜用以分别镜射所述参考电流。其中，所述晶体管43、44用以将流经所述晶体管41、42的参考电流镜射至2个负载45、46以分别产生2个参考电压V2、V3。
该中间值信号产生电路50包括2个晶体管51、52用以分别与该参考信号产生电路40的晶体管41、42形成2个电流镜用以镜射分别镜射该参考信号产生电路40所产生的2个参考电流，并产生一中间值参考电流。其中，所述晶体管51、52将流经所述晶体管41、42的参考电流同时镜射至一负载53以产生一中间值参考电压V4。
在本发明一实施例中，为了降低存储器储存状态的辨识运算需求，负载33、45、46具有相同的阻抗2P，致使该待测电压V1与所述参考电压V2、V3的电压值相对关系正比于该待测电流与所述参考电流的电流值相对关系。且由于该中间值参考电流的电流值与2个参考电流所相加的电流值相等，因此该负载53具有阻抗P，使该负载53所产生的中间值参考电压V4介于所述参考电压V2、V3之间。其中，直流电压源VDD的电压值大小用以决定待测电流以及参考电流的电流大小，且进一步控制该存储器读取电路的读取时间。
在本发明另一实施例中，为了降低存储器储存状态的辨识运算需求，负载33、45、46、53具有相同的阻抗2P，致使该待测电压V1与参考电压V2、V3的电压值相对关系正比于该待测电流与所述参考电流的电流值相对关系。且由晶体管51、52调整电流镜的电流值大小于该中间值参考电流的电流值与2个参考电流所相加的电流值不相等，使该负载53所产生的中间值参考电压V4介于所述参考电压V2、V3之间。其中，直流电压源VDD的电压值大小用以决定待测电流以及参考电流的电流大小，且进一步控制该存储器读取电路的读取时间。
参考图3为本发明一实施例的待测电压V1-储存状态关系图。如图所示，所述参考电压V2、V3以及中间值参考电压V4可形成3个电压基准值，而该待测电压V1即可与所述参考电压V2、V3以及中间值参考电压V4比较以产生4种不同状态。
其中，当该待测电压V1小于所述参考电压V2、V3以及中间值参考电压V4，则代表该存储器电路10所储存为阻抗状态11(R1MAX与R2MAX并联)，即所代表MSB与LSB的数字值为[11]；当该待测电压V1介于该参考电压V3以及中间值参考电压V4之间，则代表该存储器电路10所储存为阻抗状态12(R1MAX与R2MIN并联)，即所代表MSB与LSB的数字值为[10]；当该待测电压V1介于该参考电压V2以及中间值参考电压V4之间，则代表该存储器电路10所储存为阻抗状态13(R1MIN与R2MAX并联)，即所代表MSB与LSB的数字值为[01]；以及当该待测电压V1大于所述参考电压V2、V3以及中间值参考电压V4，则代表该存储器电路10所储存为阻抗状态14(R1MIN与R2MIN并联)，即所代表MSB与LSB的数字值为[00]。
该比较电路60用以将该待测电压V1与所述参考电压V2、V3以及中间值参考电压V4进行比较，以辨识该待测电压V1所代表该存储器电路10的储存状态。在本发明一实施例中，该待测电压V1直接与所述参考电压V2、V3以及中间值参考电压V4进行比较以辨识该待测电压V1的大小关系。参考图4A为本发明上述实施例的比较电路60的电路架构图，其中该比较电路60包含3个比较器61、62、63，以分别比较(该待测电压V1与该参考电压V2)、(该待测电压V1与该参考电压V3)以及(该待测电压V1与该中间值参考电压V4)，进而将所述比较器61、62、63的比较结果输出至一译码器64以解读所述比较结果，并得到MSB与LSB的数字值[D1，D0]。
在本发明另一实施例中，该待测电压V1先与该中间值参考电压V4进行比较，以取得MSB的数字值D1，再由该MSB的数字值D1决定该待测电压V1与该参考电压V2或该参考电压V3进行比较，以取得LSB的数字值D0。参考图4B为本发明上述实施例的比较电路60的电路架构图，其中该比较电路60包含一比较器65用以比较该待测电压V1与该中间值参考电压V4，以取得MSB的数字值D1，其中当该待测电压V1大于该中间值参考电压V4，则数字值D1为0，反之当该待测电压V1小于该中间值参考电压V4，则数字值D1为1。
该数字值D1并提供至一具有2个输入1个输出的多工器66，其中该多工器66同时接收参考电压V2、V3并输出一选择电压VX，当该数字值D1为0时，则该多工器66输出选择电压VX为该参考电压V2，而当该数位值D1为1时，则该多工器66输出选择电压VX为该参考电压V3。再由一比较器67将该多工器66所输出的选择电压VX与该待测电压V1比较，以取得LSB的数字值D0，其中当该待测电压V1大于该选择电压VX，则数字值D0为0，反之当该待测电压V1小于该选择电压VX，则数字值D0为1。
因此，根据以上各实施例的描述，本发明的存储器读取电路通过一中间值信号产生电路配合参考信号产生电路，可有效减少参考电路所需的阻抗路径，即可有效的辨识存储器电路的储存状态。而通过减少参考电路所需的阻抗路径，即可有效降低读取电路所需的电路面积，且进一步增加存储器装置的存储器单元密度，并减少额外的功率消耗。
在详细说明本发明的较佳实施例之后，熟悉该项技术人士可清楚的了解，在不脱离下述申请专利范围与精神下进行各种变化与改变，且本发明也不受限于说明书中所举实施例的实施方式。

Claims (18)

1.一种存储器读取电路，其用以读取一具有2N种阻抗状态的存储器电路，所述存储器读取电路包括：
一待测信号产生电路，检测所述存储器电路的阻抗状态，以产生一待测信号；
一参考信号产生电路，检测一具有2N-1个阻抗路径的参考电路的阻抗状态，以分别产生2N-1个参考信号；
一中间值信号产生电路，接收所述2N-1个参考信号，以产生(2N-1)-1个中间值信号；以及
一比较电路，用以比较所述待测信号与所述(2N-1)-1个中间值信号。
2.如权利要求1所述的存储器读取电路，其中所述存储器电路与所述参考电路接收一电压以分别产生该待测信号与2N-1个参考信号。
3.如权利要求2所述的存储器读取电路，其中所述待测信号为一待测电流或一待测电压，而所述参考信号为一参考电流或一参考电压。
4.如权利要求3所述的存储器读取电路，其中所述中间值信号产生电路系将所接收的2N-1个参考电流运算处理，以产生(2N-1)-1个中间值电流。
5.如权利要求3所述的存储器读取电路，其中所述中间值信号产生电路系将所接收的2N-1个参考电流运算处理，以产生(2N-1)-1个中间值电压。
6.如权利要求5所述的存储器读取电路，其中所述任一中间值电压为介于任二参考电压间的电压。
7.如权利要求4所述的存储器读取电路，其中所述待测电流与2N-1个参考电流分别流经负载以分别产生一待测电压与2N-1个参考电压，而所述(2N-1)-1个中间值电流流经负载以产生(2N-1)-1个中间值电压。
8.如权利要求5所述的存储器读取电路，其中所述比较电路将所述待测电压分别与所述参考电压与中间值电压比较，以产生比较结果。
9.如权利要求1所述的存储器读取电路，其中所述比较电路进一步包括一译码器，用以将所述比较器的结果转换为一数值，用以代表所述2N个阻抗状态之一。
10.如权利要求1所述的存储器读取电路，其中所述参考信号产生电路根据所述参考电路的阻抗路径产生对应的参考电流，而所述中间值信号产生电路接收所述参考电流以产生所述中间值信号。
11.如权利要求1所述的存储器读取电路，其中所述比较电路根据所述待测信号与所述中间值信号的比较结果，再决定所述待测信号与其中的一参考信号进一步进行比较的结果。
12.一种存储器读取方法，该方法用以读取一具有2N种阻抗状态的存储器电路，所述存储器读取方法包括：
检测所述存储器电路的阻抗状态，以产生一待测信号；
检测一具有2N-1个阻抗路径的参考电路的阻抗状态，以分别产生2N-1个参考信号；
接收所述参考信号，以产生(2N-1)-1个中间值信号；以及
比较所述待测信号与所述(2N-1)-1个中间值信号。
13.如权利要求12所述的存储器读取方法，其中所述存储器电路与所述参考电路接收一电压以分别产生该待测信号与2N-1个参考信号，且所述待测信号为一待测电流或一待测电压，而所述参考信号为一参考电流或一参考电压。
14.如权利要求13所述的存储器读取方法，其中所述中间值信号产生电路将所接收的2N-1个参考电流运算处理，以产生(2N-1)-1个中间值电流。
15.如权利要求13所述的存储器读取方法，其中所述中间值信号产生电路将所接收的2N-1个参考电流运算处理，以产生(2N-1)-1个中间值电压，且所述任一中间值电压为介于任二参考电压间的电压。
16.如权利要求14所述的存储器读取方法，其中所述待测电流与2N-1个参考电流分别流经负载以分别产生一待测电压与2N-1个参考电压，而所述(2N-1)-1个中间值电流流经负载以产生(2N-1)-1个中间值电压。
17.如权利要求15所述的存储器读取方法，其中所述比较电路将所述待测电压分别与所述2N-1个参考电压与(2N-1)-1中间值电压比较，以产生2N-1个比较结果。
18.如权利要求12所述的存储器读取方法，其中所述比较电路根据所述待测信号与所述中间值信号的比较结果，再决定所述待测信号与其中的一参考信号进一步进行比较的结果。
CNA2007101608211A 2007-12-18 2007-12-18 存储器读取电路与方法 Pending CN101465153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101608211A CN101465153A (zh) 2007-12-18 2007-12-18 存储器读取电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101608211A CN101465153A (zh) 2007-12-18 2007-12-18 存储器读取电路与方法

Publications (1)

Publication Number Publication Date
CN101465153A true CN101465153A (zh) 2009-06-24

Family

ID=40805682

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101608211A Pending CN101465153A (zh) 2007-12-18 2007-12-18 存储器读取电路与方法

Country Status (1)

Country Link
CN (1) CN101465153A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619906A (zh) * 2019-08-19 2019-12-27 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
CN111063796A (zh) * 2019-11-22 2020-04-24 西安交通大学 一种局域应变控制的自旋阀结构单元、器件及控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619906A (zh) * 2019-08-19 2019-12-27 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
CN110619906B (zh) * 2019-08-19 2021-06-25 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
CN111063796A (zh) * 2019-11-22 2020-04-24 西安交通大学 一种局域应变控制的自旋阀结构单元、器件及控制方法
CN111063796B (zh) * 2019-11-22 2021-10-15 西安交通大学 一种局域应变控制的自旋阀结构单元、器件及控制方法

Similar Documents

Publication Publication Date Title
US6985383B2 (en) Reference generator for multilevel nonlinear resistivity memory storage elements
JP4113033B2 (ja) 電荷注入差動センス増幅器を有する抵抗性クロスポイントメモリアレイ
EP2309514B1 (en) Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
CN111435295B (zh) 具非易失性存储器的随机码产生器
US7102913B2 (en) Sensing scheme for programmable resistance memory using voltage coefficient characteristics
US8604827B2 (en) Logic circuit, integrated circuit including the logic circuit, and method of operating the integrated circuit
US20080019192A1 (en) Memory and multi-state sense amplifier thereof
KR100457264B1 (ko) 자기저항 메모리 내 셀 저항을 평가하기 위한 장치
TWI657452B (zh) 記憶體與其讀取方法
US7486546B2 (en) Multi-state sense amplifier
JP2009211733A (ja) 磁気記憶装置
CN113688984B (zh) 一种基于磁性随机存储器的存内二值化神经网络计算电路
TW201835907A (zh) 非揮發性半導體記憶裝置
CN100590735C (zh) 应用于存储器的多稳态读出放大器
JP4620676B2 (ja) 抵抗性メモリの交流センシング
CN101178927B (zh) 应用于存储器的多稳态感测放大器
CN101465153A (zh) 存储器读取电路与方法
CN114496010A (zh) 一种基于磁性随机存储器的模拟域近存计算阵列结构
US7738289B2 (en) Memory accessing circuit and method
TWI514385B (zh) 半位元線高位準電壓產生器、記憶體裝置與驅動方法
JP2017107620A (ja) 半導体装置及び不揮発メモリ
CN101609710B (zh) 感测放大器电路及其数据感测方法
CN108133725B (zh) 一种使用低压脉冲的mram读出电路
KR100277863B1 (ko) 전류미러형 센스앰프회로 및 방법
CN108615538B (zh) 具有对称的读取电流曲线的存储器及其读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090624