CN101461064A - 半导体磁性存储器 - Google Patents

半导体磁性存储器 Download PDF

Info

Publication number
CN101461064A
CN101461064A CNA2007800207236A CN200780020723A CN101461064A CN 101461064 A CN101461064 A CN 101461064A CN A2007800207236 A CNA2007800207236 A CN A2007800207236A CN 200780020723 A CN200780020723 A CN 200780020723A CN 101461064 A CN101461064 A CN 101461064A
Authority
CN
China
Prior art keywords
magnetic
layer
memory cell
magnetic field
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800207236A
Other languages
English (en)
Other versions
CN101461064B (zh
Inventor
保劳格·班纳吉
特里·加弗龙
弗尔南多·冈萨雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101461064A publication Critical patent/CN101461064A/zh
Application granted granted Critical
Publication of CN101461064B publication Critical patent/CN101461064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种半导体磁性存储器装置，其具有形成在存储器单元上方的磁性穿隧结(103到107)。所述存储器单元具有由浮动栅极(120)围绕的控制栅极(101、102)。所述浮动栅极通过钉扎层(103)耦合到所述磁性穿隧结，所述钉扎层(103)维持所述结的下部磁性层(106)的磁性定向。穿过耦合到所述控制栅极的选定字线(101)的电流产生第一磁场。穿过单元选择线(110)的电流产生与所述第一磁场正交的第二磁场。这改变了所述结的上部磁性层(107)的磁性定向以降低其电阻，因此允许编程/擦除线(109)上的写入/擦除电压对所述浮动栅极进行编程/擦除。

Description

半导体磁性存储器
技术领域
本发明大体上涉及存储器装置，且明确地说，本发明涉及半导体磁性存储器结构。
背景技术
存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器装置已发展成为用于广泛范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用单晶体管存储器单元，其实现高存储器密度、高可靠性和低功率消耗。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机和蜂窝式电话。例如基本输入/输出系统(BIOS)等程序代码和系统数据通常存储在用于个人计算机系统中的快闪存储器装置中。
随着电子系统的性能和复杂性增加，系统存储器的速度也需要增加。然而，快闪存储器的缺点之一是缓慢的编程和擦除速度。典型的现有技术编程使用福乐-诺德汉穿隧(Fowler-Nordheim tunneling)或热电子注入来使电荷从衬底中的沟道移动到浮动栅极上。其穿隧通过氧化物/绝缘体层所借助的机制会损坏所述层。这限制了在电介质磨损并失去其绝缘性质之前快闪存储器装置可被可靠编程的次数。
快闪路线图由于浮动栅极技术的缩放限制的缘故而要求存储器单元结构改变。浮动栅极堆叠在到相邻单元的电容性耦合方面存在问题，从而导致干扰问题。通过降低堆叠高度，可能会减小电容。一种方法是消除浮动栅极并使用SONOS方法将电荷存储在介电层本身中。增强SONOS结构的第二种方法是在字线多晶硅下方添加纳米晶体。
出于以上陈述的原因，且出于所属领域的技术人员在阅读和理解本说明书后将了解的下文陈述的其它原因，此项技术中需要一种较快速地操作且具有较长寿命的存储器装置。
发明内容
无
附图说明
图1展示本发明的半导体磁性存储器装置的一个实施例的横截面图。
图2展示本发明的字线/选择线的布局的一个实施例的俯视平面图。
图3展示根据图1的磁性存储器装置的制造步骤的一个实施例的横截面图。
图4展示根据图1的磁性存储器装置的另一制造步骤的一个实施例的横截面图。
图5展示根据图1的磁性存储器装置的另一制造步骤的一个实施例的横截面图。
图6展示根据图1的磁性存储器装置的另一制造步骤的一个实施例的横截面图。
图7展示根据图1的磁性存储器装置的另一制造步骤的一个实施例的横截面图。
图8展示根据图1的磁性存储器装置的另一制造步骤的一个实施例的横截面图。
图9展示本发明的编程操作的一个实施例的横截面图。
图10展示本发明的编程操作的一个实施例的横截面图。
图11展示本发明的擦除方法的一个实施例的横截面图。
图12展示本发明的擦除方法的一个实施例的横截面图。
图13展示处于NOR配置中的磁性存储器单元的一个实施例的横截面图。
图14展示根据图13的实施例的控制线的NOR布局的一个实施例的俯视平面图。
图15展示本发明的电子存储器系统的框图。
图16展示本发明的存储器模块的一个实施例的框图。
图17展示针对本发明的DRAM实施例的时间与写入电压V写入(包含刷新循环)的曲线图。
具体实施方式
在本发明的以下详细描述中，参看附图，附图形成本发明的一部分且在附图中以说明方式展示其中可实践本发明的特定实施例。在附图中，在若干视图中相同标号始终描述大致相似的组件。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。在不脱离本发明范围的情况下，可利用其它实施例，且可作出结构、逻辑和电学方面的变化。因此，以下详细描述不应在限制性意义上理解，且本发明的范围仅由所附权利要求书及其等效物界定。以下描述中使用的术语“晶片”或“衬底”包含任何基础半导体结构。所述两者均应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂和未掺杂半导体、由基础半导体结构支撑的外延硅层，以及所属领域的技术人员众所周知的其它半导体结构。此外，当以下描述中提及晶片或衬底时，可能已利用先前工艺步骤在基础半导体结构中形成区/结，且术语“晶片”或“衬底”包含含有此类区/结的下伏层。
本发明的半导体磁性存储器装置包括存储器阵列，其并入有具有磁性隧道结(MTJ)层的浮动栅极存储器单元。MTJ层使用巨磁电阻效应来接通和切断每一单元，因此允许接入浮动栅极以存储电荷。
图1说明本发明的磁性存储器装置的结构的一个实施例的横截面图。图1的实施例针对NAND结构存储器阵列。为了清楚起见，将仅描述一个单元结构。然而，本发明的磁性存储器阵列的每一单元以大致相同的方式构造。
每一单元100包括缠绕在控制栅极101、102周围的浮动栅极120。在一个实施例中，浮动栅极120包括多晶硅。替代实施例可使用其它材料。
在一个实施例中，隧道绝缘体层123由位于浮动栅极下方的氧化物材料形成。替代实施例可使用其它绝缘体材料。
控制栅极/字线101、102位于浮动栅极120内。控制栅极包括两个层101、102。在一个实施例中，上部层是硅化钨(WSix)层101。硅化钨在此项技术中也可称为多晶硅-金属硅化物(polycide)。在一个实施例中，下部层102包括多晶硅。替代实施例可针对这些层中的任一者使用其它材料。
每一单元的控制栅极通过阵列的字线耦合在一起。图1展示从纸张平面出来的箭头，其指示字线的轴延伸进入图平面中和从图平面延伸出来。
氮化物绝缘层122形成在控制栅极101、102周围。此层使控制栅极101、102与浮动栅极120绝缘。氧化物-氮化物-氧化物层121形成在控制栅极101、102的底部处以进一步分离控制栅极101、102与浮动栅极120。
MTJ可包括通过相对较薄的介电材料而与铁磁层分离的反铁磁层。电介质应足够薄以允许自旋相依电子穿隧，同时仍对未自旋极化的电子形成稳固屏障。并且，合乎需要的是，用于屏障的材料不转变晶体结构或将磁性性质作用于MTJ。
MTJ层形成在每一单元100的浮动栅极120上方。紧密邻近于浮动栅极的是钉扎层103。此层103可包括例如锰与金属的组合等合成反铁磁体。组合可包含铱锰、铂锰、铁锰和铬铂锰。钉扎层103负责固定下部磁性层106的磁性定向。替代实施例可针对此层103使用其它材料和/或材料组合。
下部磁性层106因此是固定磁性层106，而上部磁性层107响应于电流流动而改变磁性定向，如随后参看图10到13的编程和擦除方法所描述。固定磁性层106和自由磁性层107两者均可包括例如钴、铁或镍等高磁化率磁性材料。另外，这些材料的组合可用于增强其磁性性质，例如镍铁和钴铁。铌、铪和硼可以不同组合使用以防止磁性材料在界面边界处迁移或稀释。替代实施例可针对这些层使用其它材料和/或材料组合。
穿隧屏障105形成在固定磁性层106与自由磁性层107之间。穿隧屏障105是相对较薄的介电膜，其分离所述两个磁性层106、107。在一个实施例中，穿隧屏障105包括例如氧化铝、氧化钛或氧化锰等氧化物材料。另外，可使用例如二氧化硅或氧化铪等材料。替代实施例可针对此层105使用其它不会引入不合需要的磁性性质的材料。
任选的相对较薄的钌层可插入在反铁磁层与铁磁层之间以便增强合成反铁磁体的磁性耦合。其它振荡式交换材料可包含铬、铑、铱铜或其合金。
自由磁性层107与顶部电极105形成接触。电极105提供MTJ堆叠103、104、106、107与编程/擦除线109之间的接触。在一个实施例中，电极包括金属材料。替代实施例可使用其它材料。
编程/擦除线109是与阵列的字线正交并将阵列的串联串列系在一起的单一线。单元选择线110形成为平行于编程/擦除线109并在编程/擦除线109上方。这些线109、110由例如氧化物材料等绝缘材料111分离。
单元选择线110负责切换MTJ层的自由磁性层107的磁化。单元选择线110与字线101、102的正交性提供编程和擦除每一个别单元所需的必要选择性。编程/擦除线109和单元选择线110的操作随后参看图10到13的编程和擦除实施例进一步论述。
单元100、160之间的串话可通过添加充当磁性间隔物150的磁性材料薄层来大致减少或消除。所述间隔物增强了减小单元间隔和单元大小两者的能力。此策略使用例如镍、铁、钴或这些材料的组合等高磁导率材料来界定由MTJ装置产生的磁通量。通常应用高磁导率“保磁通片”来增加MTJ的切换效率以及减少可能影响邻近位的性能或可读性的不良杂散磁场。
图2说明本发明的字线和单元选择/编程擦除线的布局的一个实施例的俯视平面图。字线101经展示为在“y”方向上延伸。这些线包含字线的上部多晶硅-金属硅化物层101和下部多晶硅层102两者。单元选择线110经展示为在“x”方向上垂直于字线101延伸。单元选择线110位于编程/擦除线109上方。字线中的每一者101与选择/编程线中的每一者110的交叉位于存储器单元100上方，如先前描述和图1所示。
以下用于本发明的磁性存储器装置的制造步骤和材料仅出于说明目的。替代实施例可使用除了所揭示的材料之外的其它材料和不同制造步骤来形成本发明的结构。
图3说明本发明的磁性存储器装置的制造步骤的一个实施例的横截面图。多晶硅层301形成在穿隧层310上方。在一个实施例中，穿隧层310是氧化物。替代实施例可使用其它绝缘材料。
浮动栅极单元结构包括形成在多晶硅层301上方的氧化物320层。氮化物层321形成在氧化物层上方。第二氧化物层322形成在氮化物层321上方。这三个层320到322一起形成浮动栅极单元的ONO 320绝缘体结构。ONO可由高介电常数或高介电常数与ONO层的组合代替以增加字线与衬底之间的耦合电容，进而减小这些存储器单元的操作电压。
多晶硅层303形成在ONO层302上方，且多晶硅-金属硅化物(WSix)层形成在多晶硅层303上方。这些层303、305一起形成浮动栅极单元的控制栅极/字线结构。
图4说明本发明的磁性存储器装置的额外制造步骤的一个实施例的横截面图。此图中，氮化物间隔物400形成在图3的结构上方。
接着，在图5中执行原位氮化物和多晶硅蚀刻。此步骤移除在每一浮动栅极结构300之间的图4的氮化物层400的部分和多晶硅层301的部分。这暴露了每一浮动栅极结构300之间的氧化物层310。
接着如图6所示执行毯覆式多晶硅600沉积。图7展示原位多晶硅蚀刻和隧道氧化物层310的隧道氧化物蚀刻的结果。此步骤形成围绕每一单元结构的个别浮动栅极700。隧道氧化物蚀刻为每一个别单元隔离每一隧道氧化物层。
图8接着在浮动栅极结构的每一者之间形成结构绝缘体800。这可以是低介电常数绝缘体。并且在此步骤中，可在所述结构上方形成氮化物屏障801以充当用于将来步骤的化学机械平面化(CMP)终止层。
接着，执行磁性隧道结沉积和图案化以在每一浮动栅极单元结构上方形成MTJ结。电极沉积和编程/擦除线沉积以及图案化在每一单元上方形成个别电极和编程/擦除线。单元选择线接着沉积在氧化物绝缘层上方并被图案化，因此产生图1中说明的结构。
图9说明本发明的磁性存储器装置的编程操作的一个实施例的示意性横截面图。通过隔离待编程单元的所需MTJ堆叠来执行编程。这通过使电流穿过耦合到待编程单元的特定单元选择线901和字线903来实现。通过单元选择线901的电流表示为I1，且通过字线的电流表示为I2。
电流I1和I2每一者在如图9所示的方向上创建磁场。由I1创建的磁场致使自由磁性层910中的磁场定向在下部钉扎层911的磁化方向上。这在此项技术中称为“易磁化轴”。此轴在图10中说明。
电流I2致使自由磁性层910的磁化定向为正交于钉扎层911的方向。此轴称为“难磁化轴”，如图10中说明。
自由层910中的磁畴的易磁化轴定向与难磁化轴定向的这种组合致使MTJ堆叠的电阻与其中磁畴彼此平行/反平行定向的典型现有技术堆叠相比在较低磁场处下降。关于易磁化轴和难磁化轴的正交编程的额外信息可查阅特哈妮(Tehrani)等人的会议记录IEEE91(5)(2003年)第703页。
如图10所示，接着在编程/擦除线905上施加电压V写入。这致使电子1003传递到浮动栅极1005作为存储电荷。所述电荷Q可由(V写入/RMTJ)*Δt确定，其中RMTJ是堆叠的电阻且Δt是编程脉冲的时间。在一个实施例中，可依据V写入和MTJ的电阻以毫微秒为单位测量编程时间。
在一个实施例中，V写入是编程脉冲，其振幅在3V到10V的范围内。V写入电压实质上低于当前快闪存储器部分使用的电压。这是使用MTJ而不是功率密集型福乐-诺德汉方法或沟道热电子注入对单元进行编程的直接结果。V写入可在较低写入电压下开始，并针对适当编程非易失性单元所需的任何后续编程脉冲递增地增加阶跃电压。
通过调制时间Δt，可将多种电荷存储到本发明的磁性存储器装置中。因此，可简单地通过打开MTJ持续预定时间周期而将多个阈值电压编程到单元中。这允许本发明的存储器单元作为单电平单元或多电平单元操作。
由于既不使用福乐-诺德汉也不使用热电子注入来编程本发明的单元，所以在编程期间隧道氧化物不会损坏。因此，隧道氧化物的可靠性增加到高于典型的快闪存储器装置，且编程循环的数目是无限的。
图11和12说明本发明的磁性存储器装置的擦除方法的一个实施例的示意性横截面图。擦除操作大致类似于先前描述的编程操作。一个差异是将编程/擦除线1101接地或偏置在仅稍微为正的电压电平处。
以与编程相同的方式，通过由穿过单元选择线1100的电流I1和穿过字线1105的电流I2产生的磁场来减小MTJ 1102的电阻。编程/擦除线1101的接地或稍微为正的偏置从浮动栅极1201吸引电子1203。
通过在与编程/擦除操作相对的方向上流动的电流来实现读取本发明的存储器单元。这将MTJ“升高”到其最高电阻状态并防止任何电荷泄漏。存储器单元的浮动栅极上的所存储电荷导致Vt偏移，其与衬底、漏极区和源极区上的电压的适当组合一起将致使存储器单元被读取为逻辑“0”或逻辑“1”。可使用类似技术来读取多电平单元的状态。
在一个实施例中，为了读取单电平单元，字线偏置在4.5V处，且单元选择线偏置在接地电位处。衬底也处于接地电位。数字线(其也称为位线)耦合到漏极区且偏置在0.1V处。编程/擦除线向左浮动。
以上实施例说明了NAND结构存储器阵列。本发明的磁性存储器单元也可并入到NOR结构存储器阵列中，如图13和14中所说明。
图13说明本发明的磁性非易失性存储器单元的NOR实施例的横截面图。此图越过有源区域。单元结构1300大致类似于先前描述的单元结构。
在此实施例中，单元选择线1310充当数字线。其耦合到数字线触点1307，所述数字线触点1307将单元的漏极区1305耦合到选择线1310。在此图中，数字线触点1307形成在编程/擦除线1309后方。
共用源极线1303形成在衬底中处于存储器单元行之间。在此实施例中，低介电常数层间电介质1304形成在单元之间并处于共用源极线1303上方。
在DRAM中使用且此项技术中众所周知的刷新电路的帮助下，半导体磁性存储器的NOR实施例也可充当DRAM存储器阵列。这可能是以下情况：MTJ足够薄并允许电荷经由直接穿隧机制渗透穿过其中。因此，存储器单元从其浮动栅极损失电荷。这因而需要在刷新循环的帮助下予以补充。因此，存储器单元依据MTJ“切断”状态泄漏行为而表现为易失性或非易失性存储器。刷新的概念在图17中说明。
图17说明时间与写入电压V写入的曲线图。Vt是将逻辑“0”状态与逻辑“1”状态分开的阈值电压。
图14说明本发明的NOR阵列的布局的一个实施例的俯视平面图。所述布局包括如图13的实施例中说明的漏极区1305和共用源极线1303。并且，展示编程/擦除线1309和下伏数字线1310。与NAND实施例中一样，存储器单元1400形成在每一数字线1401与编程/擦除线1309和数字线1310的交叉处。
图15说明存储器系统1520的功能框图，所述存储器系统1520包括耦合到处理器1510的存储器装置1500。处理器1510可以是微处理器或某种其它类型的控制电路。存储器系统1520可由单独集成电路组成或由位于同一集成电路上的处理器1510和存储器装置1500两者组成。存储器装置1500已被简化以集中于有助于理解本发明的存储器特征。
存储器装置包含并入有本发明的磁性存储器单元的存储器单元阵列1530。存储器阵列1530可以是例如动态随机存取存储器阵列(DRAM)等随机存取存储器阵列(RAM)、快闪存储器阵列或某种其它存储器技术。存储器单元可以是非易失性快闪存储器单元、易失性存储器单元，或易失性与非易失性单元的组合。
存储器阵列1530布置成具有行和列的组。每一行存储器单元的控制栅极与字线耦合，而存储器单元的漏极区耦合到位线。存储器单元的源极区耦合到源极线。如此项技术中众所周知，单元到位线和源极线的连接取决于阵列是NAND结构、NOR结构、AND结构还是某种其它存储器阵列结构。
CEL_SEL驱动器电路1556耦合到地址电路以产生存储器阵列1530的CEL_SEL线所需的电流。CEL_SEL电路1556的输出耦合到先前已描述的CEL_SEL线。
在NAND阵列中，提供地址缓冲电路1540以锁存通过I/O电路1560经由I/O连接1562提供的地址信号。地址信号由行解码器1544和列解码器1546接收并解码以存取存储器阵列1530。字线/行解码器1544可以是电流源以及电压源。所属领域的技术人员将了解，利用本描述的益处，地址输入连接的数目取决于存储器阵列1530的密度和结构。也就是说，地址的数目随着存储器单元计数增加以及组和区块计数增加而增加。
存储器集成电路1500通过使用感测/缓冲电路1550感测存储器阵列列中的电压或电流变化来读取存储器阵列1530中的数据。在一个实施例中，感测/缓冲电路经耦合以从存储器阵列1530读取并锁存一行数据。包含数据输入和输出缓冲电路1560以用于经由I/O连接1562与处理器1510进行双向数据通信。提供写入电路1555以将数据写入到存储器阵列。
控制电路1570对从处理器1510提供于控制连接1572上的信号进行解码。这些信号包含芯片启用信号、写入启用信号和地址锁存信号，其用于控制存储器阵列1530上的操作，包含数据读取、数据写入和擦除操作。在一个实施例中，控制电路1570负责执行本发明的编程、擦除和读取操作。控制电路1570可以是状态机、定序器或某种其它类型的控制器。
图15中说明的存储器装置已被简化以帮助基本理解存储器的特征。所属领域的技术人员已知对快闪存储器的内部电路和功能的更详细理解。
图16是示范性存储器模块1600的说明。存储器模块1600被说明为存储器卡，但参考存储器模块1600论述的概念适用于其它类型的可移除或便携式存储器(例如，USB快闪驱动器)，且既定属于如本文使用的“存储器模块”的范围内。另外，尽管图16中描绘一个实例性形状因数，但这些概念也适用于其它形状因数。
在一些实施例中，存储器模块1600包含外壳1605(如所描绘)以封闭一个或一个以上存储器装置1610，但此外壳对于所有装置或装置应用并非必需的。至少一个存储器装置1610是非易失性存储器(包含或适于执行本发明的元素)。在存在的情况下，外壳1605包含用于与主机装置通信的一个或一个以上触点1615。主机装置的实例包含数码相机、数字记录和重放装置、PDA、个人计算机、存储器卡读取器、接口集线器等。对于一些实施例，触点1615呈标准化接口的形式。举例来说，在USB快闪驱动器的情况下，触点1615可能呈USB类型A阳连接器的形式。对于一些实施例，触点1615呈例如可在由晟碟(SANDISK)公司许可的紧密快闪(COMPACTFLASH)存储器卡、由索尼(SONY)公司许可的存储器棒(MEMORYSTICK)存储器卡、由东芝(TOSHIBA)公司许可的SD安全数字(SD SECURE DIGITAL)存储器卡等上发现的半专有接口的形式。然而，一般来说，触点1615提供用于在存储器模块1600与具有用于触点1615的兼容性接收件的主机之间传递控制、地址和/或数据信号的接口。
存储器模块1600可视情况包含额外电路1620，其可以是一个或一个以上集成电路和/或离散组件。对于一些实施例，额外电路1620可包含存储器控制器，其用于控制多个存储器装置1610上的存取和/或用于在外部主机与存储器装置1610之间提供转译层。举例来说，触点1615的数目与到所述一个或一个以上存储器装置1610的I/O连接的数目之间可能不存在一对一的对应关系。因此，存储器控制器可选择性地耦合存储器装置1610的I/O连接(图16未图示)以在适当时间在适当I/O连接处接收适当信号，或在适当时间在适当触点1615处提供适当信号。类似地，主机与存储器模块1600之间的通信协议可能不同于存取存储器装置1610所需的通信协议。存储器控制器接着可将从主机接收的命令序列转译为适当的命令序列以实现对存储器装置1610的所需存取。此转译除了命令序列以外可进一步包含信号电压电平的变化。
额外电路1620可进一步包含与对存储器装置1610的控制无关的功能性，例如可能由ASIC(专用集成电路)执行的逻辑函数。并且，额外电路1620可包含用以限制对存储器模块1600的读取或写入存取的电路，例如口令保护、生物统计学等。额外电路1620可包含用以指示存储器模块1600的状态的电路。举例来说，额外电路1620可包含用以确定功率是否正供应到存储器模块1600或存储器模块1600当前是否正被存取以及用以显示其状态的指示(例如当被供给功率时为不间断灯，且当被存取时为闪光灯)的功能性。额外电路1620可进一步包含无源装置，例如用以帮助调整存储器模块1600内的功率要求的去耦电容器。
结论
总之，本发明的实施例提供一种半导体磁性存储器装置，其并入有磁性穿隧结以控制对存储器单元结构的存取。存储器单元使用缠绕在控制栅极/字线周围的浮动栅极来启用浮动栅极以直接接触MTJ的下部层。
尽管本文已说明和描述了特定实施例，但所属领域的技术人员将了解，预计实现相同目的的任何布置均可代替所展示的特定实施例。所属领域的技术人员将了解本发明的许多修改。因此，本申请案既定涵盖本发明的任何修改或变化。显然希望本发明仅由所附权利要求书及其等效物限定。

Claims (20)

1.一种半导体磁性存储器单元，其包括：
存储器单元，其具有形成在控制栅极周围以用于产生第一磁场的浮动栅极；以及
磁性穿隧结，其耦合到所述存储器单元，用于允许响应于所述第一磁场和第二磁场而编程和擦除所述浮动栅极。
2.根据权利要求1所述的存储器单元，其中所述磁性穿隧结耦合到用于响应于写入电压和所述第一磁场而编程所述浮动栅极的编程/擦除线。
3.根据权利要求2所述的存储器单元，其中所述磁性穿隧结通过电极耦合到所述编程/擦除线。
4.根据权利要求2所述的存储器单元，且进一步包含单元选择线，所述单元选择线形成在所述编程/擦除线上方用于产生与所述第一磁场正交的所述第二磁场，使得所述第一和第二磁场比仅所述第一磁场在更大程度上减小所述磁性穿隧结的电阻。
5.根据权利要求1所述的存储器单元，其中所述磁性穿隧结包括耦合在第一与第二磁性层之间的穿隧层。
6.根据权利要求5所述的存储器单元，且进一步包含钉扎层，所述钉扎层耦合在所述第一磁性层与所述浮动栅极之间，用于控制所述第一磁性层的磁化方向。
7.根据权利要求1所述的存储器单元，其中所述控制栅极包括第一和第二层。
8.根据权利要求7所述的存储器单元，其中所述第一层包括多晶硅，且所述第二层包括多晶硅-金属硅化物。
9.根据权利要求1所述的存储器单元，且进一步包含组织成行和列的磁性存储器阵列，所述存储器阵列包括：
多个字线，其耦合到存储器单元行；
多个单元选择线，其形成在所述多个字线的正交方向上，每一选定的单元选择线响应于第一电流而产生第一磁场；以及
多个磁性存储器单元，每一存储器单元包括：
控制栅极，其耦合到第一字线以用于响应于所述第一字线上的第二电流而产生第二磁场；
浮动栅极，其形成在所述控制栅极周围，用于存储电荷；以及
磁性穿隧结，其耦合到所述浮动栅极以允许响应于所述第一和第二磁场而编程和擦除所述浮动栅极。
10.根据权利要求9所述的阵列，其中所述存储器阵列包括NAND或NOR结构中的一者。
11.根据权利要求9所述的阵列，且进一步包含形成在所述磁性穿隧结与所述单元选择线之间的编程/擦除线，所述编程/擦除线适于响应于各自编程操作或擦除操作而用编程或擦除电压中的一者偏置。
12.一种用于制造磁性存储器单元的方法，所述方法包括：
形成第一多晶硅层；
在所述第一多晶硅层上方形成氧化物-氮化物-氧化物层；
在所述氧化物-氮化物-氧化物层上方形成控制栅极；
向下蚀刻到所述第一多晶硅层以形成个别控制栅极堆叠；
在所述控制栅极堆叠和位于所述堆叠之间的所暴露的第一多晶硅层上方形成绝缘体层；
执行蚀刻工艺以移除所述绝缘体层的预定部分；
在所述蚀刻的绝缘体层上方形成多晶硅毯；
蚀刻所述多晶硅毯以形成个别浮动栅极；
在所述浮动栅极中的每一者上方形成钉扎层；以及
在所述钉扎层中的每一者上方形成磁性隧道结。
13.根据权利要求12所述的方法，且进一步包含在所述磁性隧道结上方形成电极。
14.根据权利要求12所述的方法，且进一步包含在形成所述第一多晶硅层之前形成隧道介电层。
15.根据权利要求12所述的方法，其中形成所述控制栅极包括：
在所述氧化物-氮化物-氧化物层上方形成第二多晶硅层；以及
在所述第二多晶硅层上方形成多晶硅-金属硅化物层。
16.根据权利要求12所述的方法，其中所述绝缘体层包括氮化物。
17.根据权利要求12所述的方法，其中形成所述磁性隧道结包括：
在所述钉扎层上方形成第一磁性层；
在所述第一磁性层上方形成穿隧屏障；以及
在所述穿隧屏障上方形成第二磁性层。
18.一种用于对包括磁性穿隧结的存储器单元进行编程的方法，所述方法包括：
响应于穿过耦合到所述存储器单元的选定字线的第一电流而产生第一磁场；
响应于穿过位于所述存储器单元上方且正交于所述选定字线的单元选择线的第二电流而产生第二磁场；以及
用写入电压偏置编程/擦除线。
19.一种用于擦除包括磁性穿隧结的存储器单元的方法，所述方法包括：
响应于穿过耦合到所述存储器单元的选定字线的第一电流而产生第一磁场；
响应于穿过位于所述存储器单元上方且正交于所述选定字线的单元选择线的第二电流而产生第二磁场；以及
用擦除电压偏置编程/擦除线。
20.根据权利要求19所述的方法，其中所述擦除电压为正电压。
CN2007800207236A 2006-06-06 2007-06-06 半导体磁性存储器 Active CN101461064B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/447,709 US7486550B2 (en) 2006-06-06 2006-06-06 Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US11/447,709 2006-06-06
PCT/US2007/013349 WO2007146011A2 (en) 2006-06-06 2007-06-06 Semiconductor magnetic memory

Publications (2)

Publication Number Publication Date
CN101461064A true CN101461064A (zh) 2009-06-17
CN101461064B CN101461064B (zh) 2013-04-17

Family

ID=38662855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800207236A Active CN101461064B (zh) 2006-06-06 2007-06-06 半导体磁性存储器

Country Status (5)

Country Link
US (4) US7486550B2 (zh)
KR (2) KR101036363B1 (zh)
CN (1) CN101461064B (zh)
GB (1) GB2453274B (zh)
WO (1) WO2007146011A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593941A (zh) * 2013-09-18 2016-05-18 美光科技公司 存储器单元、制造方法及半导体装置
CN106098093A (zh) * 2016-06-13 2016-11-09 中电海康集团有限公司 一种对多态磁性存储器进行磁场辅助再编程的操作方法
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US10026889B2 (en) 2014-04-09 2018-07-17 Micron Technology, Inc. Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN114067875A (zh) * 2021-11-18 2022-02-18 致真存储(北京)科技有限公司 一种磁存储器及其数据擦除方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US7994564B2 (en) * 2006-11-20 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cells formed in back-end-of line processes
KR20080088776A (ko) * 2007-03-30 2008-10-06 삼성전자주식회사 비휘발성 기억 장치의 스토리지 및 그 형성 방법
US20080265243A1 (en) * 2007-04-30 2008-10-30 Ahn Kie Y Magnetic floating gate flash memory structures
DE102007049786A1 (de) * 2007-10-17 2009-04-23 Qimonda Ag Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
KR100997288B1 (ko) * 2008-07-07 2010-11-29 주식회사 하이닉스반도체 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US7948045B2 (en) * 2008-08-18 2011-05-24 Seagate Technology Llc Magnet-assisted transistor devices
US7961503B2 (en) * 2009-01-19 2011-06-14 Seagate Technology Llc Magnetic floating gate memory
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
US8962301B2 (en) 2010-10-13 2015-02-24 Intellectual Discovery Co., Ltd. Biochip and method for manufacturing the same
US9042164B2 (en) 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
US8730715B2 (en) 2012-03-26 2014-05-20 Honeywell International Inc. Tamper-resistant MRAM utilizing chemical alteration
US8519450B1 (en) * 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
EP2738769B1 (en) 2012-11-28 2019-09-04 Crocus Technology S.A. Magnetoresistive element having enhanced exchange bias and thermal stability for spintronic devices
KR20170058916A (ko) * 2014-09-25 2017-05-29 인텔 코포레이션 변형 보조형 스핀 토크 스위칭 스핀 전달 토크 메모리
US10546621B2 (en) 2018-06-20 2020-01-28 Microsoft Technology Licensing, Llc Magnetic josephson junction driven flux-biased superconductor memory cell and methods
KR102615012B1 (ko) 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383155A (zh) * 2001-04-26 2002-12-04 三菱电机株式会社 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
JP2004220759A (ja) * 2002-12-27 2004-08-05 Toshiba Corp 半導体記憶装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034887A (en) 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US6473336B2 (en) 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP4050446B2 (ja) 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
DE10045042C1 (de) * 2000-09-12 2002-05-23 Infineon Technologies Ag MRAM-Modulanordnung
US6979586B2 (en) * 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP3869682B2 (ja) 2001-06-12 2007-01-17 株式会社ルネサステクノロジ 半導体装置
KR100446616B1 (ko) 2001-10-18 2004-09-04 삼성전자주식회사 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
SG102019A1 (en) 2001-12-04 2004-02-27 Inst Data Storage Magnetic tunnel junction magnetic random access memory
JP3778100B2 (ja) 2002-02-08 2006-05-24 ソニー株式会社 強磁性トンネル接合素子を用いた磁気記憶装置
US6570787B1 (en) * 2002-04-19 2003-05-27 Advanced Micro Devices, Inc. Programming with floating source for low power, low leakage and high density flash memory devices
KR100474201B1 (ko) * 2002-05-17 2005-03-08 주식회사 하이닉스반도체 낸드형 플래시 메모리의 워드 라인 디코더
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
US6944049B2 (en) 2002-10-30 2005-09-13 Infineon Technologies Ag Magnetic tunnel junction memory cell architecture
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6885582B2 (en) 2003-06-12 2005-04-26 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US6929957B2 (en) * 2003-09-12 2005-08-16 Headway Technologies, Inc. Magnetic random access memory designs with patterned and stabilized magnetic shields
KR100606929B1 (ko) * 2004-05-27 2006-08-01 동부일렉트로닉스 주식회사 플래시 메모리 소자의 프로그래밍/소거 방법
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US7961503B2 (en) * 2009-01-19 2011-06-14 Seagate Technology Llc Magnetic floating gate memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383155A (zh) * 2001-04-26 2002-12-04 三菱电机株式会社 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
JP2004220759A (ja) * 2002-12-27 2004-08-05 Toshiba Corp 半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHENG-KUAN YIN ET AL: "New Magnetic Flash Memory with FePt Magnetic Floating Gate", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US11211554B2 (en) 2013-09-13 2021-12-28 Micron Technology, Inc. Electronic systems including magnetic regions
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
CN105593941B (zh) * 2013-09-18 2018-03-27 美光科技公司 存储器单元、制造方法及半导体装置
CN105593941A (zh) * 2013-09-18 2016-05-18 美光科技公司 存储器单元、制造方法及半导体装置
US9786841B2 (en) 2013-09-18 2017-10-10 Micron Technology, Inc. Semiconductor devices with magnetic regions and attracter material and methods of fabrication
US10396278B2 (en) 2013-09-18 2019-08-27 Micron Technology, Inc. Electronic devices with magnetic and attractor materials and methods of fabrication
US10505104B2 (en) 2014-04-09 2019-12-10 Micron Technology, Inc. Electronic devices including magnetic cell core structures
US10026889B2 (en) 2014-04-09 2018-07-17 Micron Technology, Inc. Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells
US11251363B2 (en) 2014-04-09 2022-02-15 Micron Technology, Inc. Methods of forming electronic devices
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10355044B2 (en) 2014-10-16 2019-07-16 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of formation
US10680036B2 (en) 2014-10-16 2020-06-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN106098093A (zh) * 2016-06-13 2016-11-09 中电海康集团有限公司 一种对多态磁性存储器进行磁场辅助再编程的操作方法
CN106098093B (zh) * 2016-06-13 2019-06-04 中电海康集团有限公司 一种对多态磁性存储器进行磁场辅助再编程的操作方法
CN114067875A (zh) * 2021-11-18 2022-02-18 致真存储(北京)科技有限公司 一种磁存储器及其数据擦除方法

Also Published As

Publication number Publication date
CN101461064B (zh) 2013-04-17
KR101036363B1 (ko) 2011-05-23
US20070279977A1 (en) 2007-12-06
GB2453274B (en) 2011-04-27
US20090129167A1 (en) 2009-05-21
US7852668B2 (en) 2010-12-14
US20110273929A1 (en) 2011-11-10
KR20110015705A (ko) 2011-02-16
WO2007146011A2 (en) 2007-12-21
GB0821824D0 (en) 2009-01-07
KR20090015958A (ko) 2009-02-12
US20110080783A1 (en) 2011-04-07
US8374037B2 (en) 2013-02-12
US7995402B2 (en) 2011-08-09
GB2453274A (en) 2009-04-01
US7486550B2 (en) 2009-02-03
WO2007146011A3 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101461064B (zh) 半导体磁性存储器
CN1720588B (zh) 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列
TWI427744B (zh) 具有二極體於記憶串列中的三維陣列記憶體架構
US6849895B2 (en) Semiconductor non-volatile memory
CN101356627B (zh) 具有共振隧道势垒的增强的多位非易失性存储器装置
JP4662529B2 (ja) 半導体メモリ・デバイス
JP5045105B2 (ja) 不揮発性半導体記憶装置，その駆動方法およびその製造方法
CN104752435B (zh) 半导体器件
US20040174732A1 (en) Non-volatile semiconductor memory device
CN204966056U (zh) 非易失性存储器以及在半导体芯片上的集成电路
KR20010082522A (ko) 반도체 집적 회로
US20140140132A1 (en) Flash memory circuit
US7376014B2 (en) Highly reliable NAND flash memory using five side enclosed floating gate storage elements
CN103811053A (zh) 非挥发性动态随机存取存储器装置、方法及单元阵列
CN103119718A (zh) 存储器单元结构和方法
US11678482B2 (en) Memory array structures for capacitive sense NAND memory
US20170365357A1 (en) Magnetic memory device and controlling method thereof
US9390799B2 (en) Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells
US10797063B2 (en) Single-poly nonvolatile memory unit
US20220351785A1 (en) Access operations in capacitive sense nand memory
JP2001168296A (ja) 不揮発性記憶装置およびその駆動方法
US7064377B2 (en) Flash memory cell with buried floating gate and method for operating such a flash memory cell
JP2003188287A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20060117792A (ko) 불휘발성 강유전체 메모리 장치
US11437106B2 (en) Capacitive sense NAND memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant