CN101459069A - 栅极的制造方法及半导体器件的制造方法 - Google Patents
栅极的制造方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101459069A CN101459069A CNA2007100945716A CN200710094571A CN101459069A CN 101459069 A CN101459069 A CN 101459069A CN A2007100945716 A CNA2007100945716 A CN A2007100945716A CN 200710094571 A CN200710094571 A CN 200710094571A CN 101459069 A CN101459069 A CN 101459069A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- grid
- plasma
- reflecting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种栅极的制造方法，包括：在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案；刻蚀去除未被所述光刻胶图案覆盖的抗反射层；刻蚀未被所述抗反射层覆盖的栅层，形成栅极；其中，刻蚀抗反射层的工艺包括如下步骤：用等离子体对所述抗反射层执行主刻蚀工艺；完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。本发明还提供一种半导体器件的制造方法。本发明方法可减少抗反射层材料的残留物缺陷或不会产生残留物缺陷。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅极的制造方法及半导体器件的制造方法。
背景技术
随着半导体集成电路制造技术的不断发展，半导体器件的线宽越来越小，目前，代表光刻工艺水平的栅极的线宽已经能够做到45nm或更小。小的栅极线宽可以减小形成的半导体器件的驱动电压，进而减小功耗；此外，也可以使形成的半导体器件尺寸减小，集成度提高，增加单位面积上半导体器件的数量，降低成本。在公开号为CN 1632921A的中国专利申请文件公开了一种栅极的制造方法，该方法通过消减工艺形成线宽较小的栅极。
在光刻工艺线宽越做越小的同时，对光刻工艺的要求越来越高，为形成更好侧壁轮廓的光刻胶图形，业界引入了抗反射层，用于消除或消弱在曝光工艺中光刻胶层底部的膜层反射光的影响。
图1至图4为现有的一种利用抗反射层制造栅极的工艺的各步骤相应的结构剖面示意图。
如图1所示，提供半导体衬底10，在所述半导体衬底10上形成有栅极介质层12，在所述栅极介质层12上形成有栅层14，所述栅层14可以是多晶硅层。
在所述栅层14上形成有抗反射层16，在所述抗反射层16上形成有光刻胶层18。
如图2所示，图形化所述光刻胶层18，形成栅极的光刻胶图案18a。
如图3所示，以所述光刻胶图案18a作为掩模，刻蚀所述抗反射层16，将所述光刻胶图案18a转移到所述抗反射层16上，形成图案16a。
如图4所示，以所述光刻胶图案18a和图案16a为刻蚀阻挡层，刻蚀所述栅层14，形成栅极14a。接着，去除所述光刻胶图案18a和图案16a。
所述的栅极的制造工艺中，刻蚀所述抗反射层16的方法为等离子体
干法刻蚀，产生等离子体的气体为Cl2和O2的混合气体，刻蚀一般分为两步进行：第一步主刻蚀(Main Etch，ME)，通过终点检测完成主刻蚀；第二步，过刻蚀(Over Etch，OE)，通过刻蚀时间来控制过刻蚀。
然而，所述的刻蚀抗反射层16的方法常常会在栅层14表面产生抗反射层材料的残留物缺陷，如图5所示的残留物缺陷16b。该缺陷会影响后续对栅层14的刻蚀，会在刻蚀栅层14后产生缺陷，进而影响形成的半导体器件的性能。通过延长过刻蚀时间可以减少所述的残留物的缺陷，但是，延长过刻蚀时间会使产量降低。
发明内容
本发明提供一种半导体器件的制造方法和栅极的制造方法，本发明方法可减少抗反射层材料的残留物缺陷或不会产生残留物缺陷。
本发明提供的一种栅极的制造方法，包括：
在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案；
刻蚀去除未被所述光刻胶图案覆盖的抗反射层；
去除未被所述抗反射层覆盖的栅层，形成栅极；
其中，刻蚀抗反射层的工艺包括如下步骤：
用等离子体对所述抗反射层执行主刻蚀工艺；
完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
可选的，所述CF4的流量为50至300sccm，O2的流量为5至50sccm。
可选的，所述过刻蚀工艺中，产生等离子体的气体中还包括HBr。
可选的，所述HBr的流量为30至300sccm。
可选的，所述过刻蚀工艺中，产生等离子体的气体还包括CHF4。
可选的，所述过刻蚀工艺中，产生等离子体的激励源的功率为250至1000W。
可选的，所述主刻蚀工艺中，产生等离子体的气体组合为HBr和O2，或者HBr、Cl2和O2。
可选的，所述HBr的流量为30至300sccm，O2的流量为5至50sccm。
可选的，产生等离子体的激励源的功率为250至1000W。
可选的，所述主刻蚀工艺中，产生等离子体的气体为Cl2和O2。
可选的，进一步包括，在刻蚀所述抗反射层之后，刻蚀所述栅层之前，对所述光刻胶图案下的抗反射层执行消减工艺。
本发明还提供一种半导体器件的制造方法，包括：
在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案；
刻蚀去除未被所述光刻胶图案覆盖的抗反射层；
刻蚀未被所述抗反射层覆盖的材料层，将所述光刻胶图案转移到所述材料层中；
其中，刻蚀抗反射层的工艺包括如下步骤：
用等离子体对所述抗反射层执行主刻蚀工艺；
完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
可选的，所述CF4的流量为50至300sccm，O2的流量为5至50sccm。
可选的，所述过刻蚀工艺中，产生等离子体的气体中还包括HBr。
可选的，所述过刻蚀工艺中，产生等离子体的气体还包括CHF3。
可选的，所述主刻蚀工艺中，产生等离子体的气体组合为HBr和O2，或者HBr、Cl2和O2。
可选的，所述主刻蚀工艺中，产生等离子体的气体为Cl2和O2。
与现有技术相比，上述技术方案中的一个技术方案具有如下优点：
CF4等离子体具有较强的刻蚀能力，O2能够去除CF4刻蚀时产生的聚合物，通过含有CF4的气体产生的等离子体的过刻蚀，可减少或去除栅层表面的抗反射层材料的残留物的缺陷，从而可减小在形成栅极时的缺陷，提高形成的半导体器件的稳定性，并提高半导体器件制造的良率；
此外，由于CF4和O2具有较强去除残留去缺陷的能力，可减少过刻蚀工艺的执行时间，有助于提高产率；
上述技术方案中的一个技术方案具有如下优点：
在产生过刻蚀等离子体的气体中加入HBr，可消弱在过刻蚀时等离子体对光刻胶图案的刻蚀，有助于形成线宽较为准确的栅极，减小工艺偏差，提高工艺稳定性。
附图说明
图1至图4为现有的一种利用抗反射层制造栅极的工艺的各步骤相应的结构剖面示意图；
图5为现有的栅极的制造工艺中在栅层表面产生的抗反射层残留物缺陷的剖面示意图；
图6为本发明的栅极的制造方法的实施例的流程图；
图7为具有栅层的半导体衬底的剖面示意图；
图8为形成栅极的光刻胶图案后的剖面结构示意图；
图9为待执行消减工艺的栅极的光刻胶图案的剖面示意图；
图10为对抗反射层执行刻蚀工艺后的结构的剖面示意图；
图11为形成栅极后的剖面示意图；
图12为本发明的半导体器件的制造方法的实施例的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明的实施例中，提供一种栅极的制造方法：首先，提供包括栅层的半导体衬底，在所述栅层上形成有抗反射层，在所述抗反射层上形成有光刻胶层；
接着，图形化所述光刻胶层形成栅极的光刻胶图案，所述图形化工艺包括光刻工艺，或光刻工艺和光刻胶消减工艺；
然后，刻蚀去除未被所述光刻胶图案覆盖的抗反射层，其中，该刻蚀工艺包括：用等离子体对所述抗反射层执行主刻蚀工艺；完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺；
完成对抗反射层的刻蚀后，刻蚀去除未被所述抗反射层覆盖的栅层，形成栅极。
所述的栅极的制造方法中，通过CF4和O2的气体的等离子体对抗反射层执行过刻蚀，不会在栅层上形成抗反射层材料的残留物缺陷。
下面结合附图对本发明的栅极的制造方法的实施例进行详细描述。
图6为本发明的栅极的制造方法的实施例的流程图。图7至图11为与本发明的栅极的制造方法的各步骤相关的剖面结构示意图。
如图6所示，步骤S100，在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案。
如图7为具有栅层的半导体衬底的剖面示意图。
如图7所示，半导体衬底100上具有栅极介质层102，在所述栅极介质层102上具有栅层104，在所述栅层104上形成有抗反射层106，在所述抗反射层106上形成有光刻胶层108。
所述半导体衬底100可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底100也可以是硅锗化合物、硅镓化合物中的一种，所述半导体衬底100也可以包括外延层或绝缘层上硅(Silicon On Insulator，SOI)结构。
所述栅极介质层102可以是氧化硅和氮氧化硅，厚度为5至100nm。形成所述氧化硅的方法包括炉管氧化、快速热退火氧化及原位水蒸气产生氧化中的一种。对所述氧化硅执行氮化工艺可形成氮氧化硅，所述氮化包括炉管氮化、快速热退火氮化及等离子体氮化中的一种。
所述栅层104为多晶硅，或多晶硅与金属硅化物的堆叠层。形成多晶硅的栅层的方法为化学气相沉积或原子层沉积。在多晶硅的栅层中可以掺入杂质，以降低电阻率。在多晶硅的栅层中掺杂杂质的方法可以通过离子注入的工艺来实现，或通过原位沉积掺杂的工艺来实现。
所述抗反射层106通过旋涂的方法形成于所述栅层104上，对所述抗反射层106执行烘烤工艺可提高其粘附性。所述抗反射层106的厚度与光刻胶层108的厚度匹配，使得在对光刻胶层108曝光时不会产生驻波效应。
所述光刻胶层108可以是正胶或负胶，本实施例中为正胶；所述光刻胶层108可以为化学放大光刻胶。
形成所述光刻胶层108的方法为旋涂法。在栅层106上旋涂光刻胶层108后，对所述光刻胶层108执行软烤(Soft Bake)工艺可去除其中的溶剂，并提高光刻胶层108在抗反射层106上的粘附特性，有利于形成轮廓较好的光刻胶图案，并能够减少在显影时形成缺陷。
图8为形成栅极的光刻胶图案后的剖面结构示意图。
如图8所示，图形化所述光刻胶层108，形成栅极的光刻胶图案108a。
在其中的一个实施例中，图形化所述光刻胶层108，形成栅极的光刻胶图案108a的步骤如下：
将具有光刻胶层108的半导体衬底100置于曝光设备中，曝光设备中曝光光源的光通过掩模板上的栅极的版图图案，对所述光刻胶层108进行选择性曝光，将掩模板上的版图图案转移到所述光刻胶层108中；
将具有已曝光的光刻胶层108的半导体衬底100置于烘烤设备中，执行曝光后烘烤(Post Exposure Bake，PEB)工艺；
完成PEB后，将所述半导体衬底100置于显影设备中，通过显影液冲洗所述光刻胶层108，溶解去除已经曝光的部分(对于正胶而言)，然后用去离子水进行清洗，未被溶解去除的光刻胶生成光刻胶图案108a。
在另外的实施例中，图形化所述光刻胶层108，形成光刻胶图案108a的步骤如下：
将具有光刻胶层108的半导体衬底100置于曝光设备中，曝光设备中曝光光源的光通过掩模板上的栅极的版图图案，对所述光刻胶层108进行选择性曝光，将掩模板上的版图图案转移到所述光刻胶层108中；
将具有已曝光的光刻胶层108的半导体衬底100置于烘烤设备中，执行PEB工艺；
完成PEB后，将半导体衬底100置于显影设备中，通过显影液冲洗所述光刻胶层108，溶解去除已经曝光的部分(对于正胶而言)，然后用去离子水进行清洗，未被溶解去除的光刻胶生成光刻胶图案108b，如图9所示；
对所述光刻胶图案108b执行消减工艺，即用等离子体刻蚀所述光刻胶图案108b，使其线宽减小，生成光刻胶图案108a，其中，产生所述等离子体的气体为Cl2和O2。
在另外的实施例中，也可以用刻蚀溶液对所述光刻胶图案108b执行消减工艺，这里不再赘述。
通过消减工艺形成栅极的光刻胶图案可突破曝光机分辨率极限的限制，能够形成小于曝光设备分辨率极限的线宽图案，从而能够形成线宽小于曝光设备分辨率极限的栅极。
此外，通过消减工艺减小所述光刻胶图案108b线宽的同时，也会使所述光刻胶图案108b的厚度减薄，因而在形成所述光刻胶层108时，可使其厚度增大，以弥补在消减工艺时的减薄。
步骤S110，刻蚀去除未被所述光刻胶图案覆盖的抗反射层；其中，刻蚀抗反射层的工艺包括如下步骤：用等离子体对所述抗反射层执行主刻蚀工艺；完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
图10为对抗反射层执行刻蚀工艺后的结构的剖面示意图。如图10所示，以所述光刻胶图案108a作为掩模保护层，刻蚀去除未被所述光刻胶图案108a覆盖的抗反射层，在所述抗反射层中形成图案106a。
在其中的一个实施例中，刻蚀所述抗反射层106的步骤如下：
步骤一，用等离子体对所述抗反射层执行主刻蚀工艺。
将具有光刻胶图案108a的半导体衬底100置于刻蚀腔室中，用刻蚀气体HBr和O2的等离子体对所述抗反射层106进行刻蚀，去除未被所述光刻胶图案108a覆盖的抗反射层106，刻蚀工艺以所述栅层104作为刻蚀终点检测层，当所述栅层104表面被露出时，停止主刻蚀工艺。
其中，所述HBr的流量为30至300sccm，O2的流量为5至50sccm，激励源的功率为250至1000W，刻蚀腔室的压力为2mTorr至10mTorr。所述激励源可以是射频源或微波源。
此外，产生等离子体的气体也可以是HBr、Cl2和O2的混合气体。在含有Cl2和O2的混合气体中加入HBr，可减小等离子体在刻蚀抗反射层106时，对光刻胶图案108a的线宽产生较大的影响，有利于较为准确控制形成的栅极的线宽。
产生等离子体的气体还可以是Cl2和O2，Cl2和O2的等离子体具有较快的刻蚀速率。
步骤二，完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
完成主刻蚀后，用含有CF4和O2气体的等离子体对所述抗反射层执行过刻蚀。其中，所述CF4的流量为50至300sccm，O2的流量为5至50sccm，产生等离子体的激励源的功率为250至1000W，等离子体环境的压力为2mTorr至10mTorr。所述激励源可以是射频源或微波源。
CF4等离子体具有较强的刻蚀能力，O2能够去除CF4刻蚀时产生的聚合物，通过含有CF4的气体产生的等离子体的过刻蚀，可减少或去除栅层104表面的抗反射层材料的残留物的缺陷，从而可减小在形成栅极时的缺陷，提高形成的半导体器件的稳定性，并提高半导体器件制造的良率。
此外，由于CF4和O2具有较强去除残留去缺陷的能力，相对于现有的Cl2和O2的过刻蚀工艺，可减少过刻蚀工艺的执行时间，有助于提高产率。
所述过刻蚀工艺中，产生等离子体的气体中还包括HBr，其中，HBr的流量为30至300sccm，在产生过刻蚀等离子体的气体中加入HBr，可消弱在过刻蚀时等离子体对光刻胶图案108a的刻蚀，有助于形成线宽较为准确的栅极，减小工艺偏差，提高工艺稳定性。
所述过刻蚀工艺中，产生等离子体的气体还包括CHF4，CHF4气体产生的等离子体对所述抗反射层材料具有较强的刻蚀作用。
其中，所述主刻蚀和过刻蚀可以原位进行也可以在不同的腔室中分别进行。
步骤S120，去除未被所述抗反射层覆盖的栅层，形成栅极。
完成过刻蚀后，以所述光刻胶层108a和抗反射层中的图案106a作为刻蚀阻挡层，刻蚀所述栅层104，将图案106a转移到栅层104中，形成栅层104a，如图11所示。
其中刻蚀所述栅层的工艺为等离子体干法刻蚀。
若所述栅层104为多晶硅，刻蚀栅层104的刻蚀气体为SF6、CF4/O2、C2F6/O2/NF3中的一种，在所述的刻蚀气体中还可以掺入Cl2或HBr，这里不再赘述。
在其它的实施例中，在对所述栅层104进行刻蚀之前，还可以进一步消减所述抗反射层中的图案106a，减小其线宽，然后再对所述栅层104刻蚀，形成栅极104a，有助于形成线宽更小的栅极104a。
接着，去除所述光刻胶图案108a和图案106a。
进一步的，在所述栅极104a两侧的半导体衬底100中形成源极和漏极(图未示)，在所述栅极104a的两侧形成侧壁层(图未示)，即形成金属氧化物半导体晶体管。
所述栅极104a也可是其它存储器件或逻辑器件或者传感器件的栅极。
所述的栅极的制造方法的实施例不仅可以用于0.35至90nm技术节点的栅极的制造工艺，而且也可以应用于65nm甚至更小的技术节点的栅极的制造工艺中。
本发明还提供一种半导体器件的制造方法，图12为本发明的半导体器件的制造方法的实施例的流程图。
如图12所示，步骤S200，在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案。
所述半导体结构可以是前段的结构，也可以包含后段的金属互连层。
所述材料层可以是介质层，也可以是金属层，还可以是半导体材料层。
步骤S210，以所述光刻胶图像为掩模，刻蚀去除未被所述光刻胶图案覆盖的抗反射层；其中，刻蚀抗反射层的工艺包括如下步骤：
步骤一、用等离子体对所述抗反射层执行主刻蚀工艺。
所述主刻蚀工艺中，产生等离子体的气体为HBr和O2。所述HBr的流量为30至300sccm，O2的流量为5至50sccm。产生等离子体的激励源的功率为250至1000W。刻蚀腔室的压力为2mTorr至10mTorr。
此外，产生等离子体的气体为HBr、Cl2和O2的混合气体。
产生等离子体的气体还可以是Cl2和O2。
步骤二、完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
完成主刻蚀后，用含有CF4和O2气体的等离子体对所述抗反射层执行过刻蚀。其中，所述CF4的流量为50至300sccm，O2的流量为5至50sccm，产生等离子体的激励源的功率为250至1000W，等离子体环境的压力为2mTorr至10mTorr。
通过含有CF4的气体产生的等离子体的过刻蚀，可减少或去除在所述的材料层表面形成抗反射层材料的残留物缺陷，从而可减少或消除在后续刻蚀材料层时产生缺陷。
所述过刻蚀工艺中，产生等离子体的气体中还包括HBr，其中，HBr的流量为30至300sccm。
所述过刻蚀工艺中，产生等离子体的气体还包括CHF4。
步骤S220，刻蚀未被所述抗反射层覆盖的材料层，将所述光刻胶图案转移到所述材料层中。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (17)
1、一种栅极的制造方法，其特征在于，包括：
在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案；
刻蚀去除未被所述光刻胶图案覆盖的抗反射层；
去除未被所述抗反射层覆盖的栅层，形成栅极；
其中，刻蚀抗反射层的工艺包括如下步骤：
用等离子体对所述抗反射层执行主刻蚀工艺；
完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
2、如权利要求1所述的半导体器件的制造方法，其特征在于：所述CF4的流量为50至300sccm，O2的流量为5至50sccm。
3、如权利要求2所述的半导体器件的制造方法，其特征在于：所述过刻蚀工艺中，产生等离子体的气体中还包括HBr。
4、如权利要求3所述的半导体器件的制造方法，其特征在于：所述HBr的流量为30至300sccm。
5、如权利要求2所述的半导体器件的制造方法，其特征在于：所述过刻蚀工艺中，产生等离子体的气体还包括CHF4。
6、如权利要去1至5任一权利要求所述半导体器件的制造方法，其特征在于：所述过刻蚀工艺中，产生等离子体的激励源的功率为250至1000W。
7、如权利要求1所述的半导体器件的制造方法，其特征在于：所述主刻蚀工艺中，产生等离子体的气体组合为HBr和O2，或者HBr、Cl2和O2。
8、如权利要求7所述的半导体器件的制造方法，其特征在于：所述HBr的流量为30至300sccm，O2的流量为5至50sccm。
9、如权利要求7所述的半导体器件的制造方法，其特征在于：产生等离子体的激励源的功率为250至1000W。
10、如权利要求1所述的半导体器件的制造方法，其特征在于：所述主刻蚀工艺中，产生等离子体的气体为Cl2和O2。
11、如权利要求1所述的半导体器件的制造方法，其特征在于，进一步包括，在刻蚀所述抗反射层之后，刻蚀所述栅层之前，对所述光刻胶图案下的抗反射层执行消减工艺。
12、一种半导体器件的制造方法，其特征在于，包括：
在半导体衬底上依次形成栅层、抗反射层及栅极光刻胶图案；
刻蚀去除未被所述光刻胶图案覆盖的抗反射层；
刻蚀未被所述抗反射层覆盖的材料层，将所述光刻胶图案转移到所述材料层中；
其中，刻蚀抗反射层的工艺包括如下步骤：
用等离子体对所述抗反射层执行主刻蚀工艺；
完成主刻蚀后，用包含有CF4和O2的气体的等离子体对所述抗反射层执行过刻蚀工艺。
13、如权利要求12所述的半导体器件的制造方法，其特征在于：所述CF4的流量为50至300sccm，O2的流量为5至50sccm。
14、如权利要求13所述的半导体器件的制造方法，其特征在于：所述过刻蚀工艺中，产生等离子体的气体中还包括HBr。
15、如权利要求13所述的半导体器件的制造方法，其特征在于：所述过刻蚀工艺中，产生等离子体的气体还包括CHF3。
16、如权利要求12所述的半导体器件的制造方法，其特征在于：所述主刻蚀工艺中，产生等离子体的气体组合为HBr和O2，或者HBr、Cl2和O2。
17、如权利要求12所述的半导体器件的制造方法，其特征在于：所述主刻蚀工艺中，产生等离子体的气体为Cl2和O2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100945716A CN101459069A (zh) | 2007-12-13 | 2007-12-13 | 栅极的制造方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100945716A CN101459069A (zh) | 2007-12-13 | 2007-12-13 | 栅极的制造方法及半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101459069A true CN101459069A (zh) | 2009-06-17 |
Family
ID=40769836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100945716A Pending CN101459069A (zh) | 2007-12-13 | 2007-12-13 | 栅极的制造方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459069A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136418B (zh) * | 2010-01-27 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 栅极刻蚀的方法 |
| CN102931073A (zh) * | 2011-08-11 | 2013-02-13 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
| CN103074633A (zh) * | 2011-10-25 | 2013-05-01 | 浚鑫科技股份有限公司 | 一种刻蚀方法 |
| CN111627859A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112255833A (zh) * | 2020-10-22 | 2021-01-22 | 福州京东方光电科技有限公司 | 显示面板及其制备方法 |
-
2007
- 2007-12-13 CN CNA2007100945716A patent/CN101459069A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136418B (zh) * | 2010-01-27 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 栅极刻蚀的方法 |
| CN102931073A (zh) * | 2011-08-11 | 2013-02-13 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
| CN102931073B (zh) * | 2011-08-11 | 2015-07-01 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
| CN103074633A (zh) * | 2011-10-25 | 2013-05-01 | 浚鑫科技股份有限公司 | 一种刻蚀方法 |
| CN111627859A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112255833A (zh) * | 2020-10-22 | 2021-01-22 | 福州京东方光电科技有限公司 | 显示面板及其制备方法 |
| CN112255833B (zh) * | 2020-10-22 | 2023-08-08 | 福州京东方光电科技有限公司 | 显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794313B1 (en) | Oxidation process to improve polysilicon sidewall roughness | |
| TW201721744A (zh) | 半導體裝置與其製造方法 | |
| CN102931073B (zh) | 一种半导体器件的制作方法 | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
| CN101459069A (zh) | 栅极的制造方法及半导体器件的制造方法 | |
| CN103247523B (zh) | 半导体结构的制造方法 | |
| CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| US6927111B2 (en) | Method for fabricating semiconductor device | |
| US7825041B2 (en) | Method of reworking a semiconductor substrate and method of forming a pattern of a semiconductor device | |
| JP4358556B2 (ja) | 半導体装置の製造方法 | |
| CN111308867A (zh) | 光刻胶剥离去除方法 | |
| CN107968046B (zh) | 一种半导体器件的制造方法 | |
| US7531434B2 (en) | Method of fabricating semiconductor devices | |
| CN108597991B (zh) | 光阻回刻制程方法 | |
| CN109585290B (zh) | 半导体器件及其形成方法 | |
| CN100452300C (zh) | 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除 | |
| JP2004356576A (ja) | 半導体装置およびその製造方法 | |
| TWI816967B (zh) | 半導體元件的製作方法 | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| CN102087970A (zh) | 刻蚀多晶硅层的工艺、mos晶体管的形成方法 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| CN105261558A (zh) | 一种半导体器件的制作方法 | |
| KR100733704B1 (ko) | 게이트 형성 방법 | |
| JP2001237415A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090617 |