CN102087970A - 刻蚀多晶硅层的工艺、mos晶体管的形成方法 - Google Patents

刻蚀多晶硅层的工艺、mos晶体管的形成方法 Download PDF

Info

Publication number
CN102087970A
CN102087970A CN2009102513631A CN200910251363A CN102087970A CN 102087970 A CN102087970 A CN 102087970A CN 2009102513631 A CN2009102513631 A CN 2009102513631A CN 200910251363 A CN200910251363 A CN 200910251363A CN 102087970 A CN102087970 A CN 102087970A
Authority
CN
China
Prior art keywords
layer
oxide layer
side wall
etching
dusts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102513631A
Other languages
English (en)
Other versions
CN102087970B (zh
Inventor
王乐
张明敏
邵永军
匡金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN2009102513631A priority Critical patent/CN102087970B/zh
Publication of CN102087970A publication Critical patent/CN102087970A/zh
Application granted granted Critical
Publication of CN102087970B publication Critical patent/CN102087970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种刻蚀多晶硅层的工艺、MOS晶体管的形成方法。其中刻蚀多晶硅层的工艺，包括：提供形成有多晶硅层的半导体衬底；在多晶硅层上形成第一氧化层；刻蚀至少包含器件结构位置的第一氧化层，形成开口；在第一氧化层和多晶硅层上形成阻挡层；刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与器件结构位置对应；去除侧墙位置以外的第一氧化层；以侧墙为掩膜，刻蚀第多晶硅层，形成器件结构；去除侧墙。本发明用低成本实现高精度的多晶硅小线宽刻蚀。

Description

刻蚀多晶硅层的工艺、MOS晶体管的形成方法
技术领域
本发明涉及半导体器件的制作领域，尤其涉及一种刻蚀多晶硅层的工艺、MOS晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路晶片朝向更高的元件密度、高集成度方向发展，半导体器件的栅极尺寸变得越来越细且长度变得较以往更短。
在现有制作MOS晶体管过程中，栅极的形成以图案化光刻胶层为掩膜，采用干法蚀刻法刻蚀栅介电层上的多晶硅层，形成栅极。具体工艺参考图1至图2，如图1所示，在半导体衬底100上形成栅介电层102，所述形成栅介电层102的方法为热氧化法或化学气相沉积法；用化学气相沉积法在栅介电层102上沉积多晶硅层104；用旋涂法在多晶硅层104上形成光刻胶层106，经过光刻工艺，定义出栅极图形。
如图2所示，以光刻胶层106为掩膜，沿栅极图形，用干法刻蚀法刻蚀多晶硅层104至露出栅介电层102，形成栅极104a。接着，采用灰化法去除光刻胶层。
现有技术半导体器件的线宽大小主要由光刻技术及刻蚀技术来决定，而通常的工艺模式为先光刻后刻蚀，刻蚀后器件的线宽由光刻过程中器件图形的线宽决定。而光刻线宽主要由光刻机决定，光源等硬件设备决定了光刻的最小线宽。如果半导体器件要达到更小的线宽，一般情况除了升级硬件，例如购买工艺能力更强的光刻机外，没有其他的办法。而购买光刻机的价格昂贵，使制作成本提高。
发明内容
本发明解决的问题是提供一种刻蚀多晶硅层的工艺、MOS晶体管的形成方法，防止制作成本过高。
为解决上述问题，本发明一种刻蚀多晶硅层的工艺，包括：提供形成有多晶硅层的半导体衬底；在多晶硅层上形成第一氧化层；刻蚀至少包含器件结构位置的第一氧化层，形成开口；在第一氧化层和多晶硅层上形成阻挡层；刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与器件结构位置对应；去除侧墙位置以外的第一氧化层；以侧墙为掩膜，刻蚀第多晶硅层，形成器件结构；去除侧墙。
可选的，在形成阻挡层之前还包括步骤：在第一氧化层和多晶硅层上形成第二氧化层。
可选的，所述第一氧化层和第二氧化层的材料为正硅酸乙酯或其它含硅氧化物。形成所述第一氧化层和第二氧化层的方法为低压化学气相沉积法。所述第一氧化层的厚度为3000埃～5000埃，第二氧化层的厚度为100埃～200埃。
可选的，所述阻挡层的材料为氮化硅或氮氧化硅，厚度为500埃～2000埃。形成所述阻挡层的方法为物理气相沉积或化学气相沉积法。
可选的，刻蚀阻挡层形成侧墙的方法为回蚀法。
本发明提供一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介电层和多晶硅层；在多晶硅层上形成第一氧化层；刻蚀至少包含栅极位置的第一氧化层，形成开口；在第一氧化层和多晶硅层上形成阻挡层；刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与栅极位置对应；去除侧墙位置以外的第一氧化层；以侧墙为掩膜，刻蚀多晶硅层，形成栅极；去除侧墙后，依次在栅极两侧的半导体衬底中形成源漏极延伸区，在栅极两侧形成间隙壁，在栅极两侧的半导体衬底中形成源极/漏极。
可选的，在形成阻挡层之前还包括步骤：在第一氧化层和多晶硅层上形成第二氧化层。
可选的，所述第一氧化层和第二氧化层的材料为正硅酸乙酯或其它含硅氧化物。形成所述第一氧化层和第二氧化层的方法为低压化学气相沉积法。所述第一氧化层的厚度为3000埃～5000埃，第二氧化层的厚度为100埃～200埃。
可选的，刻蚀阻挡层形成侧墙的方法为回蚀法。
与现有技术相比，本发明具有以下优点：通过沉积阻挡层，刻蚀阻挡层形成侧墙结构，由于侧墙的宽度可以通过阻挡层的厚度来精确控制，因此把用作掩膜的侧墙宽度做到0.1μm以下是比较容易的。通过控制阻挡层的厚度和腐蚀时间来控制侧墙的线宽，进而控制半导体器件(如栅极或电极)的线宽，实现了不需要额外购买性能更强的光刻机，用低成本实现高精度的多晶硅小线宽刻蚀。
附图说明
图1至图2是现有技术在制作MOS晶体管过程中形成栅极的示意图；
图3是本发明刻蚀多晶硅层形成半导体器件的具体实施方式流程图；
图4是本发明制作MOS晶体管的具体实施方式流程图；
图5至图11是本发明制作MOS晶体管的实施例示意图。
具体实施方式
现有技术对于多晶硅刻蚀形成小线宽(0.1μm以下)半导体器件的，传统的光刻机曝光分辨率是很难做到的，通常需要升级硬件，购买工艺能力更强的光刻机。
本发明利用侧墙结构的特点，既能实现在需要的位置刻蚀出线宽小于0.1μm的器件结构，又不需要购买价格昂贵的光刻机。具体实现工艺如图3所示，执行步骤S101，提供形成有多晶硅层的半导体衬底。
形成所述多晶硅层的方法为化学气相沉积法。所述多晶硅层可用于形成MOS晶体管的栅极，还可以用于形成电容器的电极等。
执行步骤S102，在多晶硅层上形成第一氧化层。
所述第一氧化层的材料可以是正硅酸乙酯(TEOS)或其它含硅氧化物，厚度为3000埃～5000埃；形成第一氧化层的方法为低压化学气相沉积法。
将形成有光刻胶层的半导体衬底放入光刻机中，经过曝光显影工艺后，将光罩上的器件图形转移至光刻胶层上，所述器件图形可以是栅极图形也可以是电容器的电极图形等。
执行步骤S103，刻蚀至少包含器件结构位置的第一氧化层，形成开口。
执行步骤S104，去除光刻胶层后，在第一氧化层和多晶硅层上形成阻挡层。
在形成阻挡层之前还包括步骤：在第一氧化层和多晶硅层上形成第二氧化层。
所述第二氧化层的材料可以是正硅酸乙酯(TEOS)或其它含硅氧化物，厚度为100埃～200埃；形成第二氧化层的方法为低压化学气相沉积法。所述第二氧化层作为缓冲层，可减小阻挡层与半导体硅衬底间的应力；同时在后续刻蚀形成侧墙过程可作为刻蚀停止层。
所述阻挡层的材料为氮化硅或氮氧化硅，厚度为500埃～2000埃；形成阻挡层的方法为物理气相沉积法或化学气相沉积法。
执行步骤S105，刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与器件结构位置对应。
采用等离子体干法刻蚀中的回蚀法刻蚀阻挡层。
执行步骤S106，去除侧墙位置以外的第一氧化层。
采用干法刻蚀方法去除第一氧化层。
执行步骤S107，以侧墙为掩膜，刻蚀多晶硅层，形成器件结构。
执行步骤S108，去除侧墙。
图4是本发明制作MOS晶体管的具体实施方式流程图。如图4所示，执行步骤S201，在半导体衬底上依次形成栅介电层和多晶硅层；执行步骤S202，在多晶硅层上形成第一氧化层；执行步骤S203，刻蚀至少包含栅极位置的第一氧化层，形成开口；执行步骤S204，在第一氧化层和多晶硅层上形成阻挡层；执行步骤S205，刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与栅极位置对应；执行步骤S206，去除侧墙位置以外的第一氧化层；执行步骤S207，以侧墙为掩膜，刻蚀多晶硅层，形成栅极；执行步骤S208，去除侧墙后，依次在栅极两侧的半导体衬底中形成源漏极延伸区，在栅极两侧形成间隙壁，在栅极两侧的半导体衬底中形成源极/漏极。
本发明通过沉积阻挡层，刻蚀阻挡层形成侧墙结构，由于侧墙的宽度可以通过阻挡层的厚度来精确控制，因此把用作掩膜的侧墙宽度做到0.1μm以下是比较容易的。通过控制阻挡层的厚度和腐蚀时间来控制侧墙的线宽，进而控制半导体器件(如栅极或电极)的线宽，实现了不需要额外购买性能更强的光刻机，用低成本实现高精度的多晶硅小线宽刻蚀。
下面结合附图对本发明的具体实施方式做详细的说明。
本发明采用的刻蚀多晶硅层形成线宽小于0.1μm的半导体器件的工艺用于MOS晶体管制作的过程示意图如图5至图11所示。
参考图5，提供半导体衬底200，所述半导体衬底200内形成有隔离区(未图示)及位于隔离区之间的有源区；在半导体衬底200上形成栅介电层202，所述栅介电层202的材料可以是含硅的氧化物，具体可以是二氧化硅或氧化硅-氮化硅-氧化硅(ONO)。如果是二氧化硅，形成的方法为热氧化法；如果是ONO结构，是先用热氧化法形成第一层氧化硅，用化学气相沉积法形成氮化硅，然后再用化学气相沉积法形成第二层氧化硅。
继续参考图5，用化学气相沉积法在栅介电层202上沉积多晶硅层204，所述多晶硅层204的厚度为1500埃～3000埃；用低压化学气相沉积法在多晶硅层204上形成第一氧化层206，所述第一氧化层206的材料为正硅酸乙酯或其它含硅氧化物，第一氧化层206的厚度为3000埃～5000埃，其厚度不能过厚，原因是会使后续以氮化硅为材料的阻挡层在拐角处台阶过高，造成断裂，不能过薄是因为会造成以氮化硅为材料的阻挡层在拐角处堆叠，刻蚀会形成残留及不易形成线宽小的侧墙。
再参考图5，用旋涂法在第一氧化层206上形成光刻胶层207；将带有光刻胶层207的半导体衬底200放入光刻机中，通过曝光显影工艺后，将光罩上的图形转移至光刻胶层207上，形成开口图形。
如图6所示，在第一氧化层206内形成开口，具体工艺如下：以光刻胶层207为掩膜，沿开口图形，用干法刻蚀法刻蚀至少包括栅极位置的第一氧化层206至露出多晶硅层204。
继续参考图6，用灰化法或湿法刻蚀法去除光刻胶层后，用低压化学气相沉积法在第一氧化层206及开口内壁形成厚度为100埃～200埃的第二氧化层210，所述第二氧化层210的材料为正硅酸乙酯或其它含硅氧化物，其作用为作为缓冲层，可减小阻挡层与半导体硅衬底间的应力；同时在后续刻蚀形成侧墙过程可作为刻蚀停止层。
再参考图6，用化学气相沉积法上第二氧化层210上形成厚度为500埃～2000埃的阻挡层212，所述阻挡层212的材料为氮化硅或氮氧化硅。
本实施例中，阻挡层212的厚度直接决定后续侧墙的线宽，以及最终形成的栅极线宽。
参考图7，用等离子体干法刻蚀工艺中的回蚀法对阻挡层212进行刻蚀，在开口内形成侧墙212a，所述侧墙212a位于非栅极区的第一氧化层206和第二氧化层210侧壁，侧墙212a对应后续栅极位置。
所述刻蚀形成侧墙212a采用的刻蚀气体为CF4与CHF3混合气体，流量为2∶1；刻蚀时间为30秒～75秒。
通过控制阻挡层212的厚度，刻蚀气体的流量及刻蚀时间，能有效控制侧墙的线宽达到目标尺寸。
如图8所示，用干法刻蚀方法去除栅极区域以外的第二氧化层210和第一氧化层206至露出多晶硅层204。
如图9所示，以侧墙212a为掩膜，用干法刻蚀法刻蚀多晶硅层至露出栅介电层202，形成栅极204a。
参考图10，用干法刻蚀方法去除栅极204a上的第二氧化层210和侧墙212a。
参考图11，以栅极204a为掩膜，在栅极204a两侧的半导体衬底200内进行离子注入，形成源/漏极延伸区213。然后，进行退火工艺，使注入的离子扩散均匀。
本实施例中，在形成源/漏极延伸区213后，还可以继续以栅极204a为掩模，在栅极204a两侧的半导体衬底200内进行袋形注入(Pocket implant)的工艺步骤。
继续参照附图11，在栅极204a两侧形成间隙壁214，所述间隙壁214的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。接着，以栅极204a及间隙壁214为掩模，在栅极204a两侧的半导体衬底200中进行离子注入，形成源/漏极215。最后，进行退火处理，使注入的离子扩散均匀。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种刻蚀多晶硅层的工艺，其特征在于，包括：
提供形成有多晶硅层的半导体衬底；
在多晶硅层上形成第一氧化层；
刻蚀至少包含器件结构位置的第一氧化层，形成开口；
在第一氧化层和多晶硅层上形成阻挡层；
刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与器件结构位置对应；
去除侧墙位置以外的第一氧化层；
以侧墙为掩膜，刻蚀第多晶硅层，形成器件结构；
去除侧墙。
2.根据权利要求1所述刻蚀多晶硅层的工艺，其特征在于，在形成阻挡层之前还包括步骤：在第一氧化层和多晶硅层上形成第二氧化层。
3.根据权利要求2所述刻蚀多晶硅层的工艺，其特征在于，所述第一氧化层和第二氧化层的材料为正硅酸乙酯或其它含硅氧化物。
4.根据权利要求3所述刻蚀多晶硅层的工艺，其特征在于，形成所述第一氧化层和第二氧化层的方法为低压化学气相沉积法。
5.根据权利要求4所述刻蚀多晶硅层的工艺，其特征在于，所述第一氧化层的厚度为3000埃～5000埃，第二氧化层的厚度为100埃～200埃。
6.根据权利要求1所述刻蚀多晶硅层的工艺，其特征在于，所述阻挡层的材料为氮化硅或氮氧化硅，厚度为500埃～2000埃。
7.根据权利要求5所述刻蚀多晶硅层的工艺，其特征在于，形成所述阻挡层的方法为物理气相沉积或化学气相沉积法。
8.根据权利要求6所述刻蚀多晶硅层的工艺，其特征在于，刻蚀阻挡层形成侧墙的方法为回蚀法。
9.一种MOS晶体管的形成方法，其特征在于，包括：
在半导体衬底上依次形成栅介电层和多晶硅层；
在多晶硅层上形成第一氧化层；
刻蚀至少包含栅极位置的第一氧化层，形成开口；
在第一氧化层和多晶硅层上形成阻挡层；
刻蚀阻挡层，在第一氧化层侧壁形成侧墙，所述侧墙位于开口内与栅极位置对应；
去除侧墙位置以外的第一氧化层；
以侧墙为掩膜，刻蚀多晶硅层，形成栅极；
去除侧墙后，依次在栅极两侧的半导体衬底中形成源漏极延伸区，在栅极两侧形成间隙壁，在栅极两侧的半导体衬底中形成源极/漏极。
10.根据权利要求9所述MOS晶体管的形成方法，其特征在于，在形成阻挡层之前还包括步骤：在第一氧化层和多晶硅层上形成第二氧化层。
11.根据权利要求10所述MOS晶体管的形成方法，其特征在于，所述第一氧化层和第二氧化层的材料为正硅酸乙酯或其它含硅氧化物。
12.根据权利要求11所述MOS晶体管的形成方法，其特征在于，形成所述第一氧化层和第二氧化层的方法为低压化学气相沉积法。
13.根据权利要求12所述MOS晶体管的形成方法，其特征在于，所述第一氧化层的厚度为3000埃～5000埃，第二氧化层的厚度为100埃～200埃。
14.根据权利要求9所述MOS晶体管的形成方法，其特征在于，刻蚀阻挡层形成侧墙的方法为回蚀法。
CN2009102513631A 2009-12-03 2009-12-03 刻蚀多晶硅层的工艺、mos晶体管的形成方法 Active CN102087970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102513631A CN102087970B (zh) 2009-12-03 2009-12-03 刻蚀多晶硅层的工艺、mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102513631A CN102087970B (zh) 2009-12-03 2009-12-03 刻蚀多晶硅层的工艺、mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102087970A true CN102087970A (zh) 2011-06-08
CN102087970B CN102087970B (zh) 2012-08-01

Family

ID=44099697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102513631A Active CN102087970B (zh) 2009-12-03 2009-12-03 刻蚀多晶硅层的工艺、mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102087970B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082351A1 (zh) * 2012-11-30 2014-06-05 中国科学院微电子研究所 鳍结构制造方法
CN103871861A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 提高大尺寸硅片器件性能均匀性的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991177B2 (ja) * 1997-12-15 1999-12-20 日本電気株式会社 半導体装置の製造方法
CN1191613C (zh) * 2001-09-19 2005-03-02 联华电子股份有限公司 蚀刻多晶硅层以形成多晶硅闸极的方法
CN101554991B (zh) * 2009-05-11 2012-01-18 北京大学 一种多样性纳米结构的加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082351A1 (zh) * 2012-11-30 2014-06-05 中国科学院微电子研究所 鳍结构制造方法
CN103855009A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 鳍结构制造方法
US9419112B2 (en) 2012-11-30 2016-08-16 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing fin structure
CN103871861A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 提高大尺寸硅片器件性能均匀性的方法

Also Published As

Publication number Publication date
CN102087970B (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
US7297598B2 (en) Process for erase improvement in a non-volatile memory device
CN101826457B (zh) 栅极及mos晶体管的制作方法
CN100561675C (zh) 栅极及半导体器件的制造方法、用于制造栅极的结构
CN104517813A (zh) 双重图形的形成方法
CN102087970B (zh) 刻蚀多晶硅层的工艺、mos晶体管的形成方法
CN102194698B (zh) 半导体元件的形成方法
US8569173B2 (en) Methods of protecting elevated polysilicon structures during etching processes
CN101459069A (zh) 栅极的制造方法及半导体器件的制造方法
CN102087971A (zh) 栅极及mos晶体管的形成方法
KR100719168B1 (ko) 비정질카본을 이용한 반도체소자의 제조 방법
US9431408B2 (en) Methods for fabricating integrated circuits with a high-voltage MOSFET
CN101005037A (zh) 一种半导体器件制造方法
CN101350307A (zh) 高压晶体管的以及整合低压与高压晶体管的制造方法
CN114420629A (zh) 半导体结构及其制作方法
JP2004296477A (ja) 半導体装置の製造方法
CN102087960B (zh) 有源区的形成方法
CN101930947B (zh) Cmos晶体管及其制作方法
KR101087723B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100639467B1 (ko) 플래시 메모리 소자의 소자 분리 영역 형성 방법
CN102299062B (zh) 制造半导体器件栅极侧墙的方法
KR101129021B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20040007949A (ko) 반도체 소자의 제조 방법
KR101068141B1 (ko) Ｍｅｅｌ 소자 제조방법
US20050164460A1 (en) Salicide process for metal gate CMOS devices
KR100620198B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.