CN102136418B - 栅极刻蚀的方法 - Google Patents

Abstract

本发明实施例提供一种栅极刻蚀的方法：确定第一阶段主刻蚀需要的总时间长度，在三维坐标空间中生成凸台高度和PR CD与ME1时长对应关系的三维曲面；所述凸台高度表示半导体衬底当中用于隔离有源区的隔离结构的上表面与有源区表面的高度差，所述PR CD表示经过光阻曝光后的半导体晶圆的关键尺寸；根据所述三维曲面获取当前实际的凸台高度和PR CD的取值所对应的ME1时长，并按照该ME1时长进行刻蚀；将所述第一阶段主刻蚀需要的总时间长度减去所述ME1时长得到ME1 OE的时长，并按照该ME1 OE的时长进行短时间过刻蚀补偿过程。该方法能够使得栅极刻蚀工序结束后的栅极形状没有底部的缺陷，达到理想的垂直状态。

Description

栅极刻蚀的方法

技术领域

本发明涉及半导体制作技术领域，特别涉及栅极刻蚀的方法。

背景技术

随着超大规模集成电路器件特征尺寸不断缩小、集成度不断提高，对于半导体制造的关键工艺之一，刻蚀的要求也越来越高，栅极的刻蚀尤为关键，其刻蚀质量不仅决定了器件的栅极尺寸，也决定了器件的饱和漏极电流等参数。

为了便于度量刻蚀质量的高低，通常通过测量poly的关键尺寸(CriticalDimensional，CD)分布是否均匀来衡量刻蚀加工质量的优劣。所述的关键尺寸是否均匀，会在很大程度上影响wafer的良率(yield)以及最终加工得到的门电路的工作性能，因此各集成电路制造工艺商都在努力寻找提高CD均匀度的方法。此外，另一种衡量刻蚀加工质量的参数为侧墙角(SidewallAngle，SWA)——在理想情况下(即设计要求)SWA应当为90度，而由于实际刻蚀过程的各种因素的影响，可能导致最终得到的SWA会出现一定程度的偏差。图1所示为经过Poly Etch工序后的wafer表面的剖面结构，其中，所述SWA即为经过Poly Etch工序后残留的poly film与栅氧化物层(Gate Oxide)的夹角。这种SWA的偏差对于最终得到的器件性能将会产生关键性的影响——通过理论计算并结合实际测量统计，SWA每出现2％的误差将会导致最终加工得到的MOS管出现至少5％的饱和漏极电流的偏差。可见，在实际的wafer加工过程中，poly的CD和SWA的均匀程度都是影响刻蚀质量以至于最终电路性能的关键因素。

然而，现有在栅极刻蚀工序中应用的各种自动过程控制(APC)方法，大都只能够提高poly的CD均匀度，而无法对poly的SWA均匀度进行有效的调节和控制，而这对于保证加工质量和最终电路性能无疑会产生不利影响。

现有技术中半导体器件的制作工艺包括：

在半导体衬底上定义有源区(AA)；

在所述AA之间形成浅沟槽隔离区(Shallow Trench Isolation，STI)；

依次沉积栅氧化层、栅层，所述栅氧化层覆盖AA及STI，栅层覆盖栅氧化层；

刻蚀栅层，在AA上形成栅极。

其中，所述形成STI的步骤包括：

在已定义AA的半导体衬底上依次沉积第一氧化层和氮化层；

刻蚀所述第一氧化层、氮化层和部分半导体衬底，以在所述AA之间形成沟槽；

在所述沟槽内沉积第二氧化层，所述第二氧化层覆盖氮化层；

平坦化所述第二氧化层，以暴露所述氮化层，并去除所述氮化层。

根据上述，图2为半导体衬底200上形成沟槽和栅极的结构示意图。沟槽201填充有氧化物，与栅极203下方的栅氧化层202材料相同，通常将所述沟槽201的上表面(即第二氧化物层)到AA上表面间的距离称为凸台高度(Step Height)。

栅极刻蚀一般利用干法刻蚀，刻蚀过程分为第一阶段主刻蚀、第二阶段主刻蚀(ME2)和过刻蚀(OE)。对于确定厚度的栅极薄膜来说，为了在保证栅极刻蚀的深度满足要求的同时还能够得到理想轮廓的栅极根部形状，可以经由理论计算得到第一阶段主刻蚀的时间长度的理论值。其中，所述第一阶段主刻蚀又进一步包括采用干涉测量终点(Interferometric Endpoint，IEP)检测法确定刻蚀终点的过程(通常称为ME1)和一个短时间过刻蚀补偿过程(通常称为ME1 OE)，所述IEP检测法确定在多晶硅栅极材料内刻蚀到所需的深度后终止，接下来，ME1 OE则主要是为了修正多晶硅栅极的根部形状，以使最终得到的栅极根部形状尽量满足设计要求——即SWA为90度。

假设能够得到理想形状的第一阶段主刻蚀时间的理论值为32秒，IEP检测法确定的ME1终止时刻为27秒，为了保证达到32秒的刻蚀时间要求，此时的ME1 OE时长即为5秒——也就是说32秒的第一阶段主刻蚀时间，恰好能够形成垂直的栅极轮廓，如图3中的垂直形状302所示；如果第一阶段主刻蚀时间超过所述的32秒，则会形成底部有缺角(notch)303的轮廓；而如果第一阶段主刻蚀时间不足所述的32秒，则会形成底部有足部(footing)301的轮廓。底部为垂直形状302的栅极轮廓为理想的栅极轮廓，而底部有足部301和缺角303的栅极轮廓，栅极尺寸与设定值不相符，脱离设定值的栅极尺寸会严重影响器件的性能。

根据上述原理，目前的栅极刻蚀工序中，第一阶段主刻蚀采用的刻蚀控制方法为：利用IEP检测法确定出ME1的终止时刻，再加上设定时长的ME1OE过程。其中，IEP检测法确定出的ME1的终止时刻为固定值(比如为27秒)，而ME1 OE过程的时长也为固定值(比如为5秒)，且ME1与ME1OE的时间总长也为固定值(比如为32秒)。

然而，在实际加工过程中，利用IEP检测法确定ME1的终止时刻却可能存在误差，其原因与IEP检测法的工作原理有关：

IEP检测法是用激光光源检测薄膜厚度的变化，其原理是当激光入射薄膜表面时，在薄膜前被反射的光线与穿透该薄膜后被下层材料反射的光线相互干涉，且在Δd满足下式的条件下，可以得到干涉加强：

Δd＝λ/2n

式中，Δd表示被检测薄膜厚度的变化，在理想情况下即为多晶硅栅极材料厚度的变化，n为被检测薄膜(即多晶硅栅极材料)的折射率，λ为激光波长，从而，每当Δd的变化等于λ/2n时，干涉加强就会出现一最大值。这样，随着被检测薄膜(即多晶硅栅极材料)厚度的不断变薄，就形成了诸多正弦波状的信号曲线，从而就可以利用该曲线确定出某一时刻的薄膜厚度是否满足刻蚀终点的要求。

然而，在实际应用IEP检测法时，位于栅极材料下方的凸台也同样会对入射的激光存在反射作用，从而入射激光在穿透凸台后被反射的光线，与前文中所述的在薄膜前被反射的光线与穿透该薄膜后被下层材料反射的光线同样可能会发生干涉，因此干涉加强就不再是仅由栅极薄膜厚度的变化而导致的，所述凸台高度的变化同样会对干涉加强现象的出现位置发生影响。

在现有技术中，所述ME1时长是在凸台高度为基准值的前提下计算得到的，比如凸台高度通常为200埃，则所述27秒的ME1时长就是以此为前提计算得到的。而在实际应用中，凸台高度可能会随着实际制程要求的改变和/或加工误差而发生变动——比如凸台高度的加工要求为200埃，而实际加工得到的凸台高度由于加工误差而变为230埃或170埃；又或者，原先制程要求的凸台高度为200埃，而新的制程则要求凸台高度为150埃或350埃等。根据前文所述容易理解，随着凸台高度的变化，IEP检测时间(也就是ME1的时长)也将随之发生变化，

可见，利用IEP检测法对剩余的栅极薄膜厚度的测量的准确程度会受到凸台高度的影响——即，当凸台高度偏离基准值时，第一阶段主刻蚀中利用IEP检测法确定出的ME1实际结束的时刻相比于理想状态会发生偏差，从而导致ME1终止时，实际刻蚀深度与理想状态下的刻蚀深度不一致。在这种情况下，接下来继续按照固定时间的ME1 OE过程之后，自然也就无法最终得到理想的栅极轮廓。经过实验统计证明，当凸台高度高于基准值时，会导致实际的IEP检测时间小于基准值下的IEP检测时间，而当凸台高度低于基准值时，则会导致实际的IEP检测时间大于基准值下的IEP检测时间。

由上述实验结论可以进一步推知：由于当凸台高度高于基准值时，会导致实际的IEP检测时间小于基准值下的IEP检测时间，意味着此时实际的ME1刻蚀时间短于基准值下的ME1刻蚀时间，接下来，再进行固定时间的ME1 OE过程，容易看出此时的第一阶段总刻蚀时间小于凸台高度为基准值时能够得到理想栅极轮廓的第一阶段主刻蚀理论时间；反之，由于当凸台高度低于基准值时，会导致实际的IEP检测时间大于基准值下的IEP检测时间，意味着此时实际的ME1刻蚀时间长于基准值下的ME1刻蚀时间，接下来，再进行固定时间的ME1 OE过程，容易看出此时的第一阶段总刻蚀时间就会大于凸台高度为基准值时能够得到理想栅极轮廓的第一阶段主刻蚀理论时间。因此，当凸台高度高于基准值时，采用现有技术最终得到的为底部有足部的栅极轮廓，而当凸台高度低于基准值时，采用现有技术最终得到的则为底部有缺角的栅极轮廓。

假设，对于常见的凸台高度为200埃的加工制程，第一阶段主刻蚀总时间的理论值为32秒，其中包括IEP检测时间27秒和过刻蚀补偿过程时间5秒。当凸台高度发生变化时，比如凸台高度为230埃，则此时的IEP检测时间就会小于凸台高度为200埃时的IEP检测时间27秒，从而此时的ME1过程的实际时间就不足27秒，导致刻蚀时间不足，这样，接下来再加上设定时间为5秒的ME1 OE过程，形成的栅极根部就是有足部的形状；反之，若凸台高度为150埃，则此时的IEP检测时间就会大于凸台高度为200埃时的IEP检测时间27秒，从而此时的ME1过程的实际时间就超过27秒，导致出现过刻蚀，这样，接下来再加上设定时间为5秒的ME1 OE过程，栅极根部就是有缺角的形状。

可见，虽然现有技术通过理论计算得到第一阶段主刻蚀的总时间长度，并且在刻蚀时间满足理论时长时能够得到理想的栅极根部形状，但是，所述第一阶段主刻蚀中ME1的时间长度是由IEP检测时间确定的，而所述IEP检测时间会由于受到凸台高度变化的影响而发生偏差，而相应的ME1 OE的时长却没有进行适应性调整，导致所述ME1的时长再加上ME1 OE的时长不再等于所述第一阶段主刻蚀时长的理论值，从而导致最终得到的栅极根部形状出现缺陷。

发明内容

有鉴于此，本发明的主要目的在于提供一种栅极刻蚀的方法，采用该方法能够形成理想的栅极形状。

为达到上述目的，本发明的技术方案具体是这样实现的：

一种栅极刻蚀的方法，应用于栅极刻蚀工序的第一阶段主刻蚀过程中，所述栅极刻蚀工序包括第一阶段主刻蚀、第二阶段主刻蚀和过刻蚀3个阶段；所述第一阶段主刻蚀包括刻蚀过程ME1，以及短时间过刻蚀补偿过程ME1 OE；该方法包括：

确定第一阶段主刻蚀需要的总时间长度，在三维坐标空间中生成凸台高度和PR CD与ME1时长对应关系的三维曲面；所述凸台高度表示半导体衬底当中用于隔离有源区的隔离结构的上表面与有源区表面的高度差，所述PR CD表示经过光阻曝光后的半导体晶圆的关键尺寸；

根据所述三维曲面获取当前实际的凸台高度和PR CD的取值所对应的ME1时长，并按照该ME1时长进行刻蚀；

将所述第一阶段主刻蚀需要的总时间长度减去所述ME1时长得到ME1OE的时长，并按照该ME1 OE的时长进行短时间过刻蚀补偿过程。

所述在三维坐标空间中生成凸台高度和PR CD与ME1时长对应关系的三维曲面的方法包括：

测量得到不同的凸台高度对应的ME1时长，以及不同的PR CD的取值对应的ME1时长；根据所述不同的凸台高度对应的ME1时长、以及不同的PR CD的取值对应的ME1时长，拟合得出表示所述凸台高度与ME1时长对应关系的曲线、以及表示所述PR CD的取值与ME1时长对应关系的曲线；

根据生成的表示凸台高度与ME1时长对应关系的曲线、以及表示PRCD的取值与ME1时长对应关系的曲线，在三维坐标空间中拟合生成表示凸台高度和PR CD与ME1时长对应关系的三维曲面。

所述ME1 OE时长的值大于或者等于零。

由上述的技术方案可见，本发明首先确定出能够得到理想栅极形状的第一阶段主刻蚀总时长，之后根据凸台高度以及PR CD对IEP检测时间(即ME1的时长)的影响，确定出凸台高度和PR CD与IEP检测时间的对应关系，然后在半导体器件具有某一凸台高度和PR CD时，按照其对应的IEP检测时间进行刻蚀，然后再根据所述第一阶段主刻蚀的总时长动态调整ME1OE的时间长度，以保证ME1+ME1 OE的总时间长度始终等于确定出的能够得到理想栅极形状的第一阶段主刻蚀总时长，而不像现有技术那样将ME1OE的时间长度固定，从而使得栅极刻蚀工序结束后的栅极形状没有底部的缺陷，达到理想的垂直状态。

附图说明

图1为经过Poly Etch工序后形成的wafer的剖面结构示意图。

图2为半导体衬底上形成STI和栅极的结构示意图。

图3为ME+OE之后形成的栅极轮廓的示意图。

图4为本发明提供的通过APC方法，根据凸台高度控制ME和OE操作时间进行栅极刻蚀工序的流程示意图。

图5为本发明提供的通过APC方法，根据PR CD控制ME和OE操作时间进行栅极刻蚀工序的流程示意图。

图6为本发明确定凸台高度(或PR CD)与过刻蚀过程时间的对应关系的流程示意图。

图7为IEP检测时间与凸台高度之间的拟合曲线图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。

本发明将凸台高度对IEP检测时间的影响考虑进去，不再将ME1 OE的时间长度固定，而是根据IEP检测时间的变化动态调整ME1 OE的时长，并保证ME1+ME1 OE的总刻蚀时间长度等于理论值的方法，来保证刻蚀深度和栅极根部形状都能够满足设计要求。具体来说，就是通过APC的方法，根据ME1的时长来对ME1 OE的时间长度进行动态调整，并保证ME1+ME1OE的总时长等于理论值，其关键在于确定凸台高度与ME1时间的对应关系，然后在某一凸台高度时，根据其所对应的ME1时间长度，进一步确定ME1OE的时间长度。为了得到凸台高度与ME1 OE的对应关系，首先在一定凸台高度时，确定形成理想栅极形状的第一阶段主刻蚀的理论时长——即ME1+ME1 OE的总时间，接下来选择几个凸台高度进行量测，得到在各凸台高度下分别对应的IEP检测时间，最后根据所述各IEP检测时间得到各自对应的ME1 OE时间。而不像现有技术那样，无论凸台高度如何变化，ME1OE的时长都为固定值，这样就可以使ME1+ME1 OE完成之后的栅极形状达到理想的垂直状态。

另一方面，经过统计和实验同时发现，光阻(PR)曝光后的wafer上关键尺寸(简称为PR CD)的大小也会对栅极形状产生影响，且所述PR CD与IEP检测时间的关系，与所述凸台高度和IEP检测时间的关系相似——即，当所述PR CD的实际值高于PR CD的基准值时，会导致IEP检测时间变短，而当PR CD的实际值低于PR CD的基准值时，则会导致IEP检测时间变长。

根据上述凸台高度与ME1时间的对应关系，就可以通过APC方法来动态调整ME1 OE时间，图4为所述APC方法的流程示意图：

步骤401、确定第一阶段主刻蚀需要的总时间长度，并确定不同凸台高度与ME1时间的对应关系；

步骤402、在半导体器件具有某一凸台高度时，将所述第一阶段主刻蚀需要的总时间长度减去所述ME1时长得到ME1 OE的时长，并按照该ME1OE的时长进行短时间过刻蚀补偿过程。

另一方面，根据PR CD与ME1时间长度的对应关系，同样可以通过APC方法动态调整ME1 OE时间，图5为所述APC方法的流程示意图：

步骤501、确定第一阶段主刻蚀需要的总时间长度，并确定不同PR CD取值与ME1时间的对应关系；

步骤502、在半导体器件具有某一PR CD取值时，将所述第一阶段主刻蚀需要的总时间长度减去所述ME1时长得到ME1 OE的时长，并按照该ME1OE的时长进行短时间过刻蚀补偿过程。

进一步地，在前述方法的基础上，可以将所述凸台高度对IEP检测时间(即ME1时间长度)、以及所述PR CD的取值对IEP检测时间的影响结合起来考虑，从而本发明确定凸台高度和PR CD的取值与ME1 OE时间长度的对应关系的流程示意图如图6所示。

步骤601、确定第一阶段主刻蚀需要的总时间长度；

步骤602、确定不同凸台高度和PR CD取值分别对应的IEP检测时间；

如图7所示，图7中横坐标X为IEP检测时间，纵坐标Y为凸台高度，随着凸台高度的逐渐减小(从350埃至50埃的范围内)，IEP检测时间是随之增大的。凸台高度310埃时，IEP检测时间为28.34秒；凸台高度250埃时，IEP检测时间为28.70秒；凸台高度150埃时，IEP检测时间为29.20秒；凸台高度100埃时，IEP检测时间为29.43秒。

步骤603、根据凸台高度和PR CD各自与IEP检测时间的对应关系，分别拟合出表示凸台高度与IEP检测时间对应关系的二维曲线、以及表示PRCD取值与IEP检测时间对应关系的二维曲线；

例如，根据本发明实施例提供的凸台高度与IEP检测时间的对应关系，拟合如图7所示的一维曲线，Y＝-198.72X+5751.1，R²＝0.9844，在统计学上，R²大于0.95的统计都是有效的，即拟合曲线是有意义的。即可以得出在50埃至350埃的范围内任意一个凸台高度，所对应的IEP检测时间。在50埃至350埃的范围内作二维曲线，是本发明的一个实施例，可以根据具体应用，在一个更宽范围或者一个较窄范围内获取二维曲线，从而得到在该范围内的IEP检测时间。同理，还可以根据所述PR CD与IEP检测时间的对应关系拟合出相应的曲线，具体方法不再赘述。

步骤604、根据拟合出的凸台高度与IEP检测时间对应关系的曲线、以及PR CD与IEP检测时间对应关系的曲线，在三维坐标空间中拟合出一个表示凸台高度、PR CD和IEP检测时间对应关系的三维曲面；

步骤605、在栅极刻蚀过程中，根据当前实际的凸台高度和PR CD的取值，在所述拟合曲面上找到该凸台高度及PR CD的取值所对应的IEP检测时间；进一步地，将所述第一阶段主刻蚀需要的总时间长度减去所述IEP检测时间(即ME1时长)即可得到ME1 OE的时长，则按照所述IEP检测时间进行ME1过程和按照所述ME1 OE的时长进行短时间过刻蚀补偿过程之后，就能够获得理想的栅极形状。

例如，在本发明实施例中，当凸台高度为200埃时，IEP检测时间为28.92秒，过刻蚀过程时间为3.08秒，刻蚀时间共为32秒，这样如果要得到某一凸台高度时，所对应的ME1 OE时长，只要用32秒的ME1+ME1 OE时间减去该凸台高度所对应的IEP检测时间，即可得到结果。例如，在凸台高度310埃时，IEP检测时间为28.34秒，则ME1 OE时间为32秒减去28.34秒，等于3.66秒；当凸台高度250埃时，IEP检测时间为28.70秒，则ME1 OE时间为3.30秒；当凸台高度150埃时，IEP检测时间为29.20秒，则ME1 OE时间为2.80秒；当凸台高度100埃时，IEP检测时间为29.43秒，则ME1 OE时间为2.57秒，以此类推，不再赘述。这样就可以将IEP检测中的过刻蚀或者刻蚀不足，通过ME1 OE弥补回来。

值得注意的是，当凸台高度为某一值时，IEP检测时间可能出现为32秒的情况，则此时ME1 OE的时长为0秒，那么当凸台高度小于该值时，理论上ME1 OE的时长应该为负值，这显然在实际中是无法操作的，这说明此时的凸台高度已经不适于使用拟合出的曲线来进行补偿控制了，通常这时的凸台高度应当位于拟合出的曲线的边缘位置。因此如果要达到理想的栅极形状，则需要依照步骤601重新选择一个凸台高度的基准值和凸台高度的变化范围，依次依照步骤602至605，在一个新的凸台高度范围内，获取IEP检测时间，最终得到所需要的ME1 OE时长，从而保证在ME1+ME1 OE之后仍能够得到理想的栅极形状。

可见，本发明首先确定出能够得到理想栅极形状的第一阶段主刻蚀总时长，之后根据凸台高度以及PR CD对IEP检测时间(即ME1的时长)的影响，确定出凸台高度和PR CD与IEP检测时间的对应关系，然后在半导体器件具有某一凸台高度和PR CD时，按照其对应的IEP检测时间进行刻蚀，然后再根据所述第一阶段主刻蚀的总时长动态调整ME1 OE的时间长度，以保证ME1+ME1 OE的总时间长度始终等于确定出的能够得到理想栅极形状的第一阶段主刻蚀总时长，而不像现有技术那样将ME1 OE的时间长度固定，从而使得栅极刻蚀工序结束后的栅极形状没有底部的缺陷，达到理想的垂直状态。

以上所述，仅是本发明所列举实施例而已，并不能用以限定本发明。以上述方法得到的任何凸台高度或PR CD范围内的理想栅极形状的情形，都落在本发明的保护范围内，本领域的技术人员显然可以在不脱离本发明的精神或范围内进行适当的修改和变化。

Claims (2)

1.一种栅极刻蚀的方法，应用于栅极刻蚀工序的第一阶段主刻蚀过程中，所述栅极刻蚀工序包括第一阶段主刻蚀、第二阶段主刻蚀和过刻蚀3个阶段；所述第一阶段主刻蚀包括刻蚀过程ME1，以及短时间过刻蚀补偿过程ME1 OE；其特征在于，该方法包括：

确定第一阶段主刻蚀需要的总时间长度，在三维坐标空间中生成凸台高度和PR CD与ME1时长对应关系的三维曲面；所述凸台高度表示半导体衬底当中用于隔离有源区的隔离结构的上表面与有源区表面的高度差，所述PR CD表示经过光阻曝光后的半导体晶圆的关键尺寸；

根据所述三维曲面获取当前实际的凸台高度和PR CD的取值所对应的ME1时长，并按照该ME1时长进行刻蚀；

将所述第一阶段主刻蚀需要的总时间长度减去所述ME1时长得到ME1 OE的时长，并按照该ME1 OE的时长进行短时间过刻蚀补偿过程；

所述在三维坐标空间中生成凸台高度和PR CD与ME1时长对应关系的三维曲面的方法包括：

测量得到不同的凸台高度对应的ME1时长，以及不同的PR CD的取值对应的ME1时长；根据所述不同的凸台高度对应的ME1时长、以及不同的PR CD的取值对应的ME1时长，拟合得出表示所述凸台高度与ME1时长对应关系的曲线、以及表示所述PR CD的取值与ME1时长对应关系的曲线；

根据生成的表示凸台高度与ME1时长对应关系的曲线、以及表示PR CD的取值与ME1时长对应关系的曲线，在三维坐标空间中拟合生成表示凸台高度和PR CD与ME1时长对应关系的三维曲面。

2.如权利要求1所述的方法，其特征在于，所述ME1 OE时长的值大于或者等于零。

Images