CN108109910B - 在半导体基底形成台阶的方法 - Google Patents
在半导体基底形成台阶的方法 Download PDFInfo
- Publication number
- CN108109910B CN108109910B CN201711316825.4A CN201711316825A CN108109910B CN 108109910 B CN108109910 B CN 108109910B CN 201711316825 A CN201711316825 A CN 201711316825A CN 108109910 B CN108109910 B CN 108109910B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- step pattern
- photoresist
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000576 coating method Methods 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种在半导体基底形成台阶的方法，所述在半导体基底形成台阶的方法包括：在半导体基底表面的介质层涂覆第一光刻胶；利用所述第一光刻胶对所述介质层进行刻蚀，以在所述介质层形成第一台阶图形；在所述介质层表面形成SOG层，所述SOG层填充所述第一台阶图形；在所述SOG层表面涂覆第二光刻胶，利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀，以在所述介质层形成第二台阶图形。
Description
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种在半导体基底形成台阶的方法。
【背景技术】
在芯片制造过程中，有时候需要在半导体基底(比如硅片)上形成多个台阶，诸如光栅系列产品，此类产品就是利用在硅片上形成高低不同、宽窄不同的图形，从而对照射到其上的光线产生干涉、衍射、反射等光学作用，达到一定的光学功能。
一般来说，在半导体基底形成台阶的制造工艺是通过在半导体基底上生长一定厚度的介质层，然后经过多次的光刻、刻蚀，从而形成这些台阶图形。
对于上述常规做法来说，存在以下两个严重的问题：
第一，除了第一层次的图形是做在平坦的介质层上以外，其他层次的图形制作前，介质层表面已经凹凸不平了，在涂覆光刻胶的时候，会严重影响涂胶的效果，诸如，有些地方的光刻胶很厚，有些地方的光刻胶很薄，不同厚度的光刻胶，对曝光时的曝光量等工艺条件的要求是不一样的，这就影响了曝光效果。
第二，在涂胶之前，由于介质层表面凸凹不平的的现象过于严重的时候，涂胶甚至无法正常完成，因为光刻胶是液体状，涂覆光刻胶时是在高速旋转的条件下进行了，介质层表面的凹凸不平，会使得光刻胶出现飞溅的效果，造成部分区域无法被光刻胶覆盖。
上述两个问题，当半导体基底上的台阶图形落差大的时候，会变得非常严重，光刻精度无法保证。另外，台阶图形的层次越多，上述两个问题也会变得越严重。
有鉴于此，有必要提供一种在半导体基底形成台阶的方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种在半导体基底形成台阶的方法。
本发明提供的在半导体基底形成台阶的方法，包括：在半导体基底表面的介质层涂覆第一光刻胶；利用所述第一光刻胶对所述介质层进行刻蚀，以在所述介质层形成第一台阶图形；在所述介质层表面形成SOG层，所述SOG层填充所述第一台阶图形；在所述SOG层表面涂覆第二光刻胶，利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀，以在所述介质层形成第二台阶图形。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，还包括：去除所述SOG层，以在所述半导体基底形成具有所述第一台阶图形和所述第二台阶图形的台阶结构。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，所述第二台阶图形的开口宽度大于所述第一台阶图形的开口宽度。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，所述第一台阶图形是所述台阶结构中具有最大深度的台阶图形。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，在所述台阶结构中，所述第二台阶图形深度仅次于所述第一台阶图形。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，所述介质层与所述SOG层之间的刻蚀选择比大于预设值。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，所述介质层为多晶硅层。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀的步骤包括：利用所述第二光刻胶对所述SOG层进行干法刻蚀，其中，在所述介质层表面的SOG层被完全刻蚀时，所述介质层表面被暴露出来，而填充在所述第一台阶图形的SOG层仍然保留。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，所述SOG层的刻蚀宽度与所述第二台阶图形的开口宽度一致，并且大于所述第一台阶图形的开口宽度。
作为在本发明提供的在半导体基底形成台阶的方法的一种改进，在一种优选实施例中，利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀的步骤还包括：通过干法刻蚀对所述介质层再次刻蚀操作，其中刻蚀完成之后，所述第二台阶图形形成在所述第一台阶图形周围，而在所述第一台阶图形填充的SOG层仍然保留在其中。
相较于现有技术，本发明提供的在半导体基底形成台阶的方法通过采用先制作最深的台阶，然后涂覆SOG层，再基于所述SOG层制作次深度的台阶，然后重复上述步骤，由此可以使得每次光刻前，涂胶所面临的基底或者介质层表面都是平整的，从而确保了涂胶的效果和光刻效果。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的在半导体基底形成台阶的方法一种实施例的流程示意图；
图2～图9为图1所示的在半导体基底形成台阶的方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有的制造工艺在半导体基底形成台阶时由于介质层表面不平整而存在的一系列问题，本发明提供的在半导体基底形成台阶的方法通过采用先制作最深的台阶，然后涂覆SOG(Spin on Glass，旋涂式玻璃)层，再基于所述SOG层制作次深度的台阶，然后重复上述步骤，由此可以使得每次光刻前，涂胶所面临的基底或者介质层表面都是平整的，从而确保了涂胶的效果和光刻效果。
请参阅图1，其为本发明提供的在半导体基底形成台阶的方法一种实施例的流程示意图。为便于说明，本实施例仅仅举例说明了在半导体基底形成两个台阶图形的做法；对于更多台阶图形的做法，可以采用参考本实施例提供的技术方案进行扩展来得到类似的方法。具体地，所述在半导体基底形成台阶的方法包括以下步骤：
步骤S1，在半导体基底形成介质层；
请参阅图2，首先提供一个半导体基底，所述半导体基底可以为硅衬底或者其他半导体材料的基底；接着，在所述半导体基底表面形成介质层，所述介质层要求与SOG层之间的刻蚀选择比大于预设值，以保证其与SOG层之间可以进行选择性刻蚀。在具体实施例中，所述介质层可以为多晶硅层或者氮化硅层，在本实施例中，如图2所示，以多晶硅层为例进行介绍。
步骤S2，在所述介质层表面涂覆第一光刻胶；
如图3所示，所述第一光刻胶涂覆在所述介质层表面，具体地，其可以用于制作第一台阶图形，其中所述第一台阶图形为本实施例中需要在所述半导体基底制作的目标台阶结构中具有最大深度的台阶图形。在所述第一光刻胶涂覆完成之后，可以对其进行第一台阶图形的曝光及显影的工艺。
步骤S3，利用所述第一光刻胶对所述介质层进行刻蚀，以在所述介质层形成第一台阶图形；
如图4所示，在步骤S3中，可以利用所述第一光刻胶通过干法刻蚀工艺对所述介质层进行第一次刻蚀操作，从而在所述介质层形成所述第一台阶层，即在所述介质层形成所述目标台阶结构中具有最大深度的台阶层。
步骤S4，在所述介质层表面形成SOG层，所述SOG层填充所述第一台阶图形；
请参阅图5，在所述第一台阶图形制作完成之后，可以首先去除所述介质层表面的光刻胶；在步骤S4中，所述SOG层(即旋涂式玻璃层)可以直接涂覆在所述介质层表面并进行固化，并且，在涂覆过程中，所述SOG层可以填充所述第一台阶图形，从而使所述介质层表面平整，也即是说，所述SOG层可以作为平坦层，保证后续其他工艺步骤的平整性。
步骤S5，在所述SOG层表面涂覆第二光刻胶；
如图6所示，所述第二光刻胶涂覆在所述SOG层表面，具体地，其可以用于制作第二台阶图形，其中所述第二台阶图形为本实施例中需要在所述目标台阶结构中深度仅次于所述第一台阶图形的台阶图形。由于所述SOG层的存在，因此在所述第二光刻胶的涂覆过程中，器件表面是平整的，因此可以避免由于器件表面不平整造成光刻胶均匀而引起的一系列问题。相类似地，在所述第二光刻胶涂覆完成之后，可以对其进行第二台阶图形的曝光及显影的工艺。
步骤S6，利用所述第二光刻胶对所述SOG层进行刻蚀；
请参阅图7，在所述第二光刻胶形成在所述SOG层之后，可以利用所述第二光刻胶并通过干法刻蚀工艺对所述介质层表面的SOG层进行刻蚀，其中所述SOG层的刻蚀宽度与所述第二台阶图形的开口宽度一致，并且大于所述第一台阶图形的开口宽度。另一方面，在步骤S6中，当所述介质层表面的SOG层被完全刻蚀时，所述介质层表面被暴露出来，但是填充在所述第一台阶图形的SOG层仍然保留，如图7所示。
步骤S7，利用所述第二光刻胶和所述SOG层对所述介质层进行刻蚀，以在所述介质层形成第二台阶图形；
请参阅图8，在所述SOG层刻蚀完成之后，在所述SOG层的蚀刻开口区域，所述介质层表面暴露出来，因此可以通过干法刻蚀对所述介质层进行第二次刻蚀操作；在所述介质层刻蚀过程中，由于所述介质层与所述SOG层之间具有较大的刻蚀选择比，因此所述介质层的刻蚀并不会对原来填充在所述第一台阶图形的SOG层造成影响。也即是说，在步骤S7的关于所述介质层的第二次刻蚀完成之后，所述第二台阶图形便形成在所述第一台阶图形周围，但所述SOG层仍然保留在所述第一台阶图形中。由于所述第一台阶图形周围已经被刻蚀成所述第二台阶图形，因此所述SOG层的顶部便部分凸出在所述第二台阶图形的表面，如图8所示。
步骤S8，去除所述第二光刻胶和所述SOG层；
具体地，请参阅图9，所述第二光刻胶可以通过浓硫酸进行去除，而所述SOG层可以通过氢氟酸进行去除，在所述第二光刻胶和所述SOG层去除之后，在所述半导体基底形成具有所述第一台阶图形和所述第二台阶图形的台阶结构。
应当理解，上述实施例仅是以具有两级台阶图形的台阶结构作为例子进行描述，如需要进行第三级及以上的台阶图形的制作，可以参照上述实施例进行类似的工艺处理。比如，若需要制作第三级台阶图形，在步骤S8中可以仅去除所述第二光刻胶，而保留所述SOG层，并且，在用于制作所述第三级台阶图形的第三光刻胶涂覆之前，在所述SOG层和所述介质层表面进一步形成另一个SOG层，从而保证后续第三级台阶图形制作过程中器件表面的平整性。
相较于现有技术，本发明提供的在半导体基底形成台阶的方法具有以下特点：
第一，常规技术的做法是先做浅台阶，再做深台阶图形，而本发明提供的方法是先刻蚀最深的台阶，再逐步刻蚀较浅的台阶。
第二，每次涂胶前，因为有SOG层的存在，光刻胶表面都是平整的，并且光刻胶的厚度均匀性可以得到保证，使得曝光时，不同区域的光刻胶厚度一样，不会因为光刻胶厚度的差异造成光刻精度的降低。
第三，在制作下一层图形前，仅仅需要去除光刻胶，不需要去除SOG。这可以保证即便台阶落差很大，后续涂覆SOG层时，也可以很好的做到使得基底表面平整。
第四，本发明提供的方法对于多台阶、高落差的图形结构，最为有效。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (7)
1.一种在半导体基底形成台阶的方法，其特征在于，包括：
在半导体基底表面的介质层涂覆第一光刻胶；
利用所述第一光刻胶对所述介质层进行刻蚀，以在所述介质层形成第一台阶图形；
在所述介质层表面形成SOG层，所述SOG层填充所述第一台阶图形；
在所述SOG层表面涂覆第二光刻胶，利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀，以在所述介质层形成第二台阶图形；
利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀的步骤包括：
利用所述第二光刻胶对所述SOG层进行干法刻蚀，其中，在所述介质层表面的SOG层被完全刻蚀时，所述介质层表面被暴露出来，而填充在所述第一台阶图形的SOG层仍然保留；
所述SOG层的刻蚀宽度与所述第二台阶图形的开口宽度一致，并且大于所述第一台阶图形的开口宽度；
利用所述第二光刻胶对所述SOG层和所述介质层进行刻蚀的步骤还包括：
通过干法刻蚀对所述介质层再次刻蚀操作，其中刻蚀完成之后，所述第二台阶图形形成在所述第一台阶图形周围，而在所述第一台阶图形填充的SOG层仍然保留在其中。
2.根据权利要求1所述的方法，其特征在于，还包括：
去除所述SOG层，以在所述半导体基底形成具有所述第一台阶图形和所述第二台阶图形的台阶结构。
3.根据权利要求2所述的方法，其特征在于，所述第二台阶图形的开口宽度大于所述第一台阶图形的开口宽度。
4.根据权利要求2所述的方法，其特征在于，所述第一台阶图形是所述台阶结构中具有最大深度的台阶图形。
5.根据权利要求4所述的方法，其特征在于，在所述台阶结构中，所述第二台阶图形深度仅次于所述第一台阶图形。
6.根据权利要求1所述的方法，其特征在于，所述介质层与所述SOG层之间的刻蚀选择比大于预设值。
7.根据权利要求6所述的方法，其特征在于，所述介质层为多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711316825.4A CN108109910B (zh) | 2017-12-08 | 2017-12-08 | 在半导体基底形成台阶的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711316825.4A CN108109910B (zh) | 2017-12-08 | 2017-12-08 | 在半导体基底形成台阶的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109910A CN108109910A (zh) | 2018-06-01 |
| CN108109910B true CN108109910B (zh) | 2020-08-28 |
Family
ID=62215575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711316825.4A Expired - Fee Related CN108109910B (zh) | 2017-12-08 | 2017-12-08 | 在半导体基底形成台阶的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109910B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378270A (zh) * | 2018-09-29 | 2019-02-22 | 大连芯冠科技有限公司 | 功率器件多场板的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064249A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 改进浅沟槽隔离间隙填充工艺的方法 |
| CN103794558A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104576499A (zh) * | 2013-10-12 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | Ldmos的制造方法 |
-
2017
- 2017-12-08 CN CN201711316825.4A patent/CN108109910B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064249A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 改进浅沟槽隔离间隙填充工艺的方法 |
| CN103794558A (zh) * | 2012-10-29 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104576499A (zh) * | 2013-10-12 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | Ldmos的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109910A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105159031B (zh) | 一种制作光刻胶厚度和关键尺寸关系曲线的方法 | |
| CN105589131B (zh) | 一种用于光波导的硅片沟槽刻蚀方法 | |
| CN101872127A (zh) | 制作光刻胶厚度与关键尺寸关系曲线的方法 | |
| JP2002217092A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
| CN108109910B (zh) | 在半导体基底形成台阶的方法 | |
| CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
| CN108107497B (zh) | 光栅制作方法 | |
| RU2437181C1 (ru) | Способ изготовления глубокопрофилированных кремниевых структур | |
| US20040077173A1 (en) | Using water soluble bottom anti-reflective coating | |
| JP2616091B2 (ja) | 半導体装置の製造方法 | |
| KR100676606B1 (ko) | Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법 | |
| US20040166447A1 (en) | Method for shrinking pattern photoresist | |
| KR20110001693A (ko) | 반도체 소자의 콘택홀 형성용 마스크 및 콘택홀 형성방법 | |
| US6333203B1 (en) | Method of forming a resist pattern | |
| KR100840498B1 (ko) | 반도체소자의 패턴 붕괴 방지 방법 | |
| CN106610563A (zh) | 掩膜版及双重图形化法的方法 | |
| KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JPH0458167B2 (zh) | ||
| US6030880A (en) | Alignment feature that avoids comet tail formation in spin-on materials and production method therefor | |
| CN110262190B (zh) | 半导体结构及其制作方法 | |
| CN102890402B (zh) | 去除光感显影底部抗反射层缺陷的方法 | |
| KR0172766B1 (ko) | 반도체 제조공정에 있어서의 포토레지스트 두께 설정방법 | |
| US6335260B1 (en) | Method for improving the dimple phenomena of a polysilicon film deposited on a trench | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR100384877B1 (ko) | 포토레지스트 도포 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201208 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |