CN101834128B - 半导体器件的制作方法 - Google Patents

Abstract

本发明公开了一种半导体器件的制作方法，应用于形成浅沟槽隔离区后的栅极刻蚀工序中，所述栅极刻蚀的主刻蚀时间包括干涉测量终点IEP检测时间和过刻蚀补偿过程时间，该方法包括：确定沟槽深度与过刻蚀补偿过程时间的对应关系，在半导体器件具有所述沟槽深度时，根据所述对应的过刻蚀补偿过程时间，在主刻蚀过程中对栅极进行过刻蚀补偿。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体制作技术领域，特别涉及在栅极刻蚀过程中的一种半导体器件的制作方法。

背景技术

随着超大规模集成电路器件特征尺寸不断地等比例缩小，集成度不断地提高，对于半导体制造的关键工艺之一，刻蚀的要求也越来越高，栅极的刻蚀尤为关键，其刻蚀质量不仅决定了器件的栅极尺寸，也决定了器件的饱和漏极电流等电参数。

现有技术中半导体器件的制作工艺包括：

在半导体衬底上定义有源区；

在所述有源区之间形成浅沟槽隔离区；

依次沉积栅氧化层、栅层，所述栅氧化层覆盖有源区及浅沟槽隔离区，栅层覆盖栅氧化层；

刻蚀栅层，在有源区上形成栅极。

其中，所述形成浅沟槽隔离区的步骤包括：

在已定义有源区的半导体衬底上依次沉积第一氧化层和氮化层；

刻蚀所述第一氧化层、氮化层和部分半导体衬底，以在所述有源区之间形成沟槽；

在所述沟槽内沉积第二氧化层，所述第二氧化层覆盖氮化层；

平坦化所述第二氧化层，以暴露所述氮化层，并去除所述氮化层。

根据上述，图1为半导体衬底100上形成沟槽和栅极的结构示意图。沟槽101填充有氧化物，与栅极103下方的栅氧化层102材料相同。

栅极的刻蚀一般利用干法刻蚀，刻蚀过程分为主刻蚀(ME)与过刻蚀(OE)。其中，主刻蚀包括采用干涉测量终点(interferometric endpoint，IEP)检测法确定刻蚀终点，及一个短时间过刻蚀补偿过程。IEP检测法确定在多晶硅栅极材料内刻蚀到所需的深度后终止，此时，在晶片表面只残留了微量的栅极材料；主刻蚀中的短时间过刻蚀补偿过程，为了调整IEP检测中的过刻蚀或者刻蚀不足，过刻蚀补偿过程之后晶片表面仍然会有栅极材料。而过刻蚀主要是为了去除晶片表面残留的栅极材料，并修正多晶硅栅极的根部形状。

随着实际制程的改变，对沟槽深度L的要求也随之发生变化。如原来沟槽深度要求为3400埃，而有的制程则要求沟槽深度为3500埃、3000埃等，这样在制程调整时，沟槽深度发生变化，那么在完成浅沟槽隔离区的制作之后，如果IEP检测仍然按照沟槽深度为3400埃时，检测到所需的深度后刻蚀终止，然后再执行固定时间长度的过刻蚀补偿过程，则此时栅极形状出现缺陷。进一步地，发现随着沟槽深度的变化，IEP检测时间也随之发生变化，然后在主刻蚀结束后，即IEP检测时间加上4秒的过刻蚀补偿过程之后，栅极形状依次出现底部有足部(footing)201、垂直形状202、底部有缺角(notch)203的轮廓，如图2所示。底部为垂直形状202的栅极轮廓为理想的栅极轮廓，而底部有足部201和缺角203的栅极轮廓，栅极尺寸与设定值不相符，脱离设定值的栅极尺寸会严重影响器件的性能。

IEP检测法是用激光光源检测薄膜厚度的变化，其原理是当激光入射薄膜表面时，在薄膜前被反射的光线与穿透该薄膜后被下层材料反射的光线相互干涉。在Δd满足下式的条件下，可以得到干涉加强：

Δd＝λ/2n

式中，Δd表示被检测薄膜厚度的变化，本实施例中为多晶硅栅极材料厚度的变化，n为多晶硅栅极材料的折射率，λ为激光波长，每出现一个Δd的变化，就会出现一最大值。这样，随着多晶硅栅极材料厚度的不断减薄，就形成了诸多正弦波状的信号曲线。例如，当沟槽深度为3400埃时，IEP检测到刻蚀所需的深度后，则终止刻蚀，然后再经过固定时间的过刻蚀补偿过程，最终主刻蚀之后栅极形状为垂直的理想状态。但是如果沟槽深度发生变化，所检测到的终点信号受沟槽深度的影响，使IEP检测不能保证准确地显示刻蚀终点，例如，深度为3000埃的沟槽比深度为3400埃的沟槽的IEP检测时间长，因为即使都在检测到相同厚度的剩余多晶硅栅极材料时终止刻蚀，但是深度为3000埃的沟槽，会与深度为3400埃的沟槽，对产生干涉的反射光线，影响不同，这样就会导致实际上到达刻蚀终点时的IEP检测时间不同，深度为3000埃的沟槽比深度为3400埃的沟槽的IEP检测时间长，所以刻蚀比较大，即超过了深度为3400埃的沟槽所对应的IEP检测时间。这样，再加上固定时间的过刻蚀补偿过程，栅极形状就会从垂直形状202变成缺角203，就出现了过刻蚀的情况。同样，深度为3500埃的沟槽比深度为3400埃的沟槽的IEP检测时间短，也就是说还没有到达深度为3400埃的沟槽所对应的IEP检测时间时，就停止了主刻蚀的IEP检测，再加上固定时间的过刻蚀补偿过程，形成的栅极形状就是有足部201的状态，即还没有成为垂直形状202时的状态。由于现有技术中主刻蚀的短时间过刻蚀补偿过程，时间是固定的，是在一定沟槽深度下(3400埃)，经过多次操作，得出的经验值，这样，使最终主刻蚀步骤结束后，就会出现栅极形状的缺陷。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体器件的制作方法，采用该方法能够形成理想的栅极形状。

为达到上述目的，本发明的技术方案具体是这样实现的：

本发明提供了一种半导体器件的制作方法，应用于形成浅沟槽隔离区后的栅极刻蚀工序中，所述栅极刻蚀的主刻蚀时间包括干涉测量终点IEP检测时间和过刻蚀补偿过程时间，该方法包括：确定沟槽深度与过刻蚀补偿过程时间的对应关系，在半导体器件具有所述沟槽深度时，根据所述对应的过刻蚀补偿过程时间，在主刻蚀过程中对栅极进行过刻蚀补偿。

确定沟槽深度与过刻蚀补偿过程时间的对应关系的具体方法为：

量测一沟槽深度，确定形成理想栅极形状的主刻蚀时间；

选择不同沟槽深度，得到其所对应的IEP检测时间；

获取所述沟槽深度与IEP检测时间拟和的曲线；

选择所述拟和曲线上的任一沟槽深度所对应的IEP检测时间，该沟槽深度所对应的过刻蚀补偿过程时间为所述主刻蚀时间减去该沟槽深度所对应的IEP检测时间。

所述过刻蚀补偿过程时间的值大于或者等于零。

由上述的技术方案可见，本发明将沟槽深度对IEP检测时间的影响考虑进去，关键是确定沟槽深度与过刻蚀补偿过程时间的对应关系，然后在半导体器件具有某一沟槽深度时，根据其所对应的过刻蚀补偿过程时间，在主刻蚀过程中对栅极进行过刻蚀补偿。为了得到沟槽深度与过刻蚀补偿过程时间的对应关系，首先在一定沟槽深度时，确定形成理想栅极形状的主刻蚀时间，包括IEP检测时间和过刻蚀补偿过程时间；接下来选择几个沟槽深度进行量测，然后得到在各沟槽深度下，所对应的主刻蚀中的IEP检测时间，从而灵活调整过刻蚀补偿过程时间。而不像现有技术那样，无论沟槽深度如何变化，过刻蚀补偿过程时间都为固定值，这样就可以使主刻蚀之后的栅极形状没有底部的缺陷，达到理想的垂直状态。

附图说明

图1为半导体衬底上形成沟槽和栅极的结构示意图。

图2为主刻蚀之后形成的栅极轮廓的示意图。

图3为本发明制作半导体器件的流程示意图。

图4为IEP检测时间与沟槽深度之间的拟和曲线图。

图5为本发明确定沟槽深度与过刻蚀补偿过程时间的对应关系的流程示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。

本发明将沟槽深度对IEP检测时间的影响考虑进去，关键是确定沟槽深度与过刻蚀补偿过程时间的对应关系，然后在半导体器件具有某一沟槽深度时，根据其所对应的过刻蚀补偿过程时间，在主刻蚀过程中对栅极进行过刻蚀补偿。为了得到沟槽深度与过刻蚀补偿过程时间的对应关系，首先在一定沟槽深度时，确定形成理想栅极形状的主刻蚀时间，包括IEP检测时间和过刻蚀补偿过程时间；接下来选择几个沟槽深度进行量测，然后得到在各沟槽深度下，所对应的主刻蚀中的IEP检测时间，从而灵活调整过刻蚀补偿过程时间。而不像现有技术那样，无论沟槽深度如何变化，过刻蚀补偿过程时间都为固定值，这样就可以使主刻蚀之后的栅极形状没有底部的缺陷，达到理想的垂直状态。图3为本发明制作半导体器件的流程示意图：

步骤301、确定沟槽深度与过刻蚀补偿过程时间的对应关系；

步骤302、在半导体器件具有某一沟槽深度时，根据其所对应的过刻蚀补偿过程时间，在主刻蚀过程中对栅极进行过刻蚀补偿。

本发明确定沟槽深度与过刻蚀补偿过程时间的对应关系的流程示意图如图5所示。

步骤501、在一定沟槽深度时，确定形成理想栅极形状的主刻蚀时间，包括IEP检测时间和过刻蚀补偿过程时间；

本发明实施例中，沟槽深度仍然以3400埃为例，因为，3400埃的沟槽深度，是一般现有制程需要的深度，在此沟槽深度的前提下，已经有能够得到理想栅极轮廓的经验主刻蚀时间，即IEP检测时间为26秒，过刻蚀补偿过程时间为4秒，也就是说30秒的主刻蚀时间，恰好形成垂直的栅极轮廓。

本发明只是以沟槽深度为3400埃为例，任何沟槽深度下，能够形成垂直栅极形状的主刻蚀时间，都可以用来作为标准，即主刻蚀时间包括IEP检测时间和过刻蚀补偿过程时间一旦确定，就可以按照下述步骤，确定各个沟槽深度下的过刻蚀补偿过程时间。

步骤502、确定其他沟槽深度时，所得到的IEP检测时间；

如图4所示，图4中横坐标X为IEP检测时间，纵坐标Y为沟槽深度，随着沟槽深度的增大(从3000埃至3600埃的范围内)，IEP检测时间是随之变短的。沟槽深度3550埃时，IEP检测时间为24.5秒；沟槽深度3450埃时，IEP检测时间为25.75秒；沟槽深度3200埃时，IEP检测时间为27.5秒；沟槽深度3050埃时，IEP检测时间为28.5秒。

步骤503、拟和如图4所示的一维曲线，Y＝-126.57X+6693.6，R²＝0.9866，在统计学上，R²大于0.95的统计都是有效的，即拟和曲线是有意义的。即可以得出在3000埃至3600埃的范围内任意一个沟槽深度，所对应的IEP检测时间。在3000埃至3600埃的范围内作一维曲线，是本发明的一个实施例，可以根据具体应用，在一个更宽范围或者一个较窄范围内获取一维曲线，从而得到在该范围内的IEP检测时间。

步骤504、反馈不同沟槽深度所对应的IEP检测时间，然后以步骤401中的主刻蚀时间为标准，得到不同沟槽深度所对应的过刻蚀补偿过程时间；

沟槽深度在3400埃时，IEP检测时间为26秒，过刻蚀补偿过程时间为4秒，主刻蚀时间共为30秒，这样如果要得到某一沟槽深度时，所对应的过刻蚀补偿过程时间，只要用30秒的主刻蚀时间减去该沟槽深度所对应的IEP检测时间，即可得到结果。例如，在沟槽深度3550埃时，IEP检测时间为24.5秒，则过刻蚀补偿过程时间为30秒减去24.5秒，等于5.5秒；沟槽深度3050埃时，IEP检测时间为28.5秒，则过刻蚀补偿过程时间为30秒减去28.5秒，等于1.5秒，以此类推，不再赘述。这样就可以将IEP检测中的过刻蚀或者刻蚀不足，通过过刻蚀补偿过程弥补回来。在沟槽深度3550埃时，IEP检测时间为24.5秒，小于沟槽深度在3400埃时，26秒的IEP检测时间，这样如果仍然采用4秒的过刻蚀补偿过程时间，就会出现刻蚀不足，栅极形状为底部有足部201，所以本发明采用5.5秒的过刻蚀补偿过程时间，该时间与沟槽深度形成对应关系，这样就可以将栅极形状刻蚀完全。同样，在沟槽深度3050埃时，IEP检测时间为28.5秒，大于沟槽深度在3400埃时，26秒的IEP检测时间，所以本发明采用1.5秒的过刻蚀补偿过程时间，过刻蚀补偿过程时间较短，在主刻蚀之后，仍然会形成垂直的栅极形状202。

那么在确定了沟槽深度与过刻蚀补偿过程时间的对应关系之后，就可以执行步骤302，主刻蚀之后，得到的栅极形状都为理想的垂直状态。

从上述步骤得到沟槽深度与过刻蚀补偿过程时间的对应关系，那么就可以在形成不同沟槽深度的浅沟槽隔离区后，对栅极层进行刻蚀，形成栅极形状。例如，在沟槽深度3550埃时，IEP检测时间为24.5秒时，刻蚀终止，此时，再进行5.5秒的过刻蚀补偿，即可得到理想栅极形状。

值得注意的是，当沟槽深度为某一值时，IEP检测时间为30秒，则此时过刻蚀补偿过程时间为0秒，那么沟槽深度如果小于上述某一数值时，理论上说过刻蚀补偿过程时间则为负值，这是无法操作的，因此如果要达到理想的栅极形状，则需要依照步骤501重新选择一个经验值基点，依次依照步骤502至505，在一个新的沟槽深度范围内，获取IEP检测时间，最终得到所需要的过刻蚀补偿过程时间，从而在主刻蚀之后形成理想的栅极形状。

以上所述，仅是本发明所列举实施例而已，并不能用以限定本发明。以上述方法得到的任何沟槽深度范围内的理想栅极形状的情形，都落在本发明的保护范围内，本领域的技术人员显然可以在不脱离本发明的精神或范围内进行适当的修改和变化。

Claims (3)

1.一种半导体器件的制作方法，应用于形成浅沟槽隔离区后的栅极刻蚀工序中，所述栅极刻蚀的主刻蚀时间包括干涉测量终点IEP检测时间和过刻蚀补偿过程时间，其特征在于，该方法包括：确定沟槽深度与过刻蚀补偿过程时间的对应关系，在半导体器件具有所述沟槽深度时，根据所述对应的过刻蚀补偿过程时间，在主刻蚀过程中对栅极进行过刻蚀补偿。

2.如权利要求1所述的方法，其特征在于，确定沟槽深度与过刻蚀补偿过程时间的对应关系的具体方法为：

量测一沟槽深度，确定形成理想栅极形状的主刻蚀时间；

选择不同沟槽深度，得到其所对应的IEP检测时间；

获取所述沟槽深度与IEP检测时间拟和的曲线；

选择所述拟和曲线上的任一沟槽深度所对应的IEP检测时间，该沟槽深度所对应的过刻蚀补偿过程时间为所述主刻蚀时间减去该沟槽深度所对应的IEP检测时间。

3.如权利要求1或2所述的方法，其特征在于，所述过刻蚀补偿过程时间的值大于或者等于零。

Images