CN101458966A - 存储器及半导体装置 - Google Patents

存储器及半导体装置 Download PDF

Info

Publication number
CN101458966A
CN101458966A CNA2008101903166A CN200810190316A CN101458966A CN 101458966 A CN101458966 A CN 101458966A CN A2008101903166 A CNA2008101903166 A CN A2008101903166A CN 200810190316 A CN200810190316 A CN 200810190316A CN 101458966 A CN101458966 A CN 101458966A
Authority
CN
China
Prior art keywords
state
electrode
write
fuse
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101903166A
Other languages
English (en)
Other versions
CN101458966B (zh
Inventor
德永肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101458966A publication Critical patent/CN101458966A/zh
Application granted granted Critical
Publication of CN101458966B publication Critical patent/CN101458966B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明“存储器及半导体装置”提供一种存储器，它包括具有第一电极、第二电极以及在所述第一电极和所述第二电极之间的硅层的存储元件。所述存储元件可以处于“第一状态”、“第二状态”及“第三状态”。对处于所述第一状态的所述存储元件写入第一数据，结果使第一电极的电位比所述第二电极的电位高，从而有所述存储元件处于所述第二状态。对处于所述第一状态的所述存储元件写入第二数据，结果使第二电极的电位比所述第一电极的电位高，从而有所述存储元件处于所述第三状态。

Description

存储器及半导体装置
技术领域
本发明涉及存储器及具有存储器的半导体装置。本发明特别涉及反熔丝型存储器。本发明还涉及能够以无线方式进行数据的写入及读取的半导体装置。
背景技术
被称为RFID(射频识别)的技术引人注目，并且应用于流通、履历管理、物品管理、存在信息管理等各种各样的领域。RFID狭义地是指利用无线通信技术的数据的交换，并且可以通过在RFID标签(也被称为RF标签、ID标签、IC标签、无线标签)和读取写入器之间进行无线通信，而进行数据的写入或读取。
近年来，还研究了在机场的应用，作为一例可举出航空行李管理系统。例如，专利文献1记载有利用RFID管理利用者(出国者)的行李的系统。具体地说，通过将RFID标签安装到行李上，并对RFID标签随时写入必要的数据(利用者的姓名、住址、检查结果等)，并读取写入到该RFID标签的数据而进行管理，以谋求提高保密性、便利性。
[专利文献1]日本专利申请公开2005-289634号公报
写入到RFID标签的数据又被写入到安装在RFID标签上的存储器。在将RFID用于行李管理的情况下，为防止行李的遗失、偷窃等，最好设置成一旦写入数据一旦写入后就不能重写。因此，最好安装能够读取及仅写入一旦写入的一次写入存储器。
作为一次写入存储器，已知通过控制导电状态及非导电状态来写入数据的熔丝、反熔丝型等熔丝型元件。反熔丝在制造时处于非导电状态，通过提供预定阈值以上的电信号而变为导电状态。一般地，在作为存储器使用时，使二值数据中的一方对应于利用制造时即初始状态的非导电状态(高电阻状态)，并且使二值数据中的另一方对应于写入后的导电状态(低电阻状态)。
然而，即使在对存储器写入预定数据之后，当将阈值以上的电信号提供给处于非导电状态的反熔丝时，还可以使该反熔丝变为导电状态。从而，在将反熔丝应用于航空行李管理系统等行李管理的情况下，有可能降低保密性及安全性，如窜改数据而偷盗行李或者在飞机上装载危险物品，等等。
发明内容
鉴于上述问题，本发明的目的之一是提供一种防止窜改已写入数据的存储器以及半导体装置。此外，本发明的另一目的是提供一种能够在制造存储器后或者在制造半导体装置后随时进行新数据写入的追记型存储器。本发明的又一目的是提供一种包括具有防数据窜改的结构的追记型存储器的无线芯片。
利用多个反熔丝(也称为反熔丝元件、存储元件)构成存储器。反熔丝采用选自“第一状态”、“第二状态”以及“第三状态”中的一种状态。将“第一状态”设定为反熔丝的初始状态，并且将“第二状态”及“第三状态”设定为对反熔丝进行了写入的状态。
反熔丝的“第二状态”及“第三状态”是通过对“第一状态”进行写入而得到的状态。处于“第二状态”的反熔丝即使进行写入，也不变为其他状态。同样地，处于“第三状态”的反熔丝即使进行写入，也不变为其他状态。就是说，本反熔丝具有如下特性：在处于“第一状态”的情况下，通过进行写入而变为“第二状态”或“第三状态”，但是，在处于“第二状态”的情况下，即使进行写入，也不变为“第一状态”或“第三状态”，并且，在处于“第三状态”的情况下，即使进行写入，也不变为“第一状态”或“第二状态”。
构成存储器的反熔丝以块单位或反熔丝单位写入数据。在存储器中，以块单位或反熔丝单位区别已写入或未写入。配置在已写入块中的反熔丝、或者已写入的反熔丝不是处于“第二状态”就是处于“第三状态”。在采用块单位的情况下，既可以由一个块构成存储器，也可以由多个块构成存储器。此外，块单位既可以由一个反熔丝构成，也可以由多个反熔丝构成。
通过如上所述地构成存储器，已写入块的反熔丝不变为其他状态，所以不能重写。此外，通过使处于“第一状态”的反熔丝存在于未写入块中，可以进行追记。再者，在对有“第一状态”的反熔丝存在的未写入块进行追记来使配置在该块中的所有反熔丝变为“第二状态”或“第三状态”之后，该块成为已写入状态。因此，通过追记而成为已写入状态的块的反熔丝处于“第二状态”或“第三状态”，而不能重写。
本发明之一是包括具有选自“第一状态”、“第二状态”以及“第三状态”中的一种状态的反熔丝的存储器。反熔丝具有如下特性：在处于“第一状态”的情况下，通过进行写入而变为“第二状态”或“第三状态”，而在处于“第二状态”的情况下，即使进行写入，也不变为“第一状态”或“第三状态”，并且，在处于“第三状态”的情况下，即使进行写入，也不变为“第二状态”或“第一状态”。而且，使“第二状态”及“第三状态”对应于二值数据的“0”及“1”，或者“1”及“0”。
本发明之一是包括具有选自“第一状态”、“第二状态”以及“第三状态”中的一种状态的反熔丝的存储器。处于“第一状态”的反熔丝在进行利用第一写入方法的写入的情况下变为“第二状态”，而在进行利用第二写入方法的写入的情况下变为“第三状态”。此外，在反熔丝处于“第二状态”的情况下，即使进行写入，也不变为“第一状态”或“第三状态”，而在处于“第三状态”的情况下，即使进行写入，也不变为“第一状态”或“第二状态”。而且，通过使“第二状态”及“第三状态”对应于二值数据的“0”及“1”或者“1”及“0”来写入数据。
在上述结构中，第一写入方法为向第一方向施加电压的方法，并且第二写入方法为向与第一方向相反的第二方向施加电压的方法。
此外，在上述结构中，存储器所包括的反熔丝具有从“第一状态”变为“第二状态”或“第三状态”的元件结构。
反熔丝的“第一状态”、“第二状态”及“第三状态”分别具有不同的电阻值。此外，反熔丝的电阻按“第一状态”、“第二状态”及“第三状态”的顺序降低。就是说，若设第一状态的电阻值为R1，第二状态的电阻值为R2，第三状态的电阻值为R3，则满足R1>R2>R3的关系。
另外，在上述结构中，反熔丝可以设置成具有第一电极、第二电极以及在所述第一电极和所述第二电极之间由硅层和绝缘层构成的叠层膜即电阻材料层的结构。
此外，本发明之一是设有包含多个反熔丝的存储器、包含多个薄膜晶体管的驱动电路以及天线的半导体装置。反熔丝之一处于选自“第一状态”、“第二状态”及“第三状态”中的一种状态，并且，在反熔丝处于“第一状态”的情况下，通过进行写入而变为“第二状态”或“第三状态”。处于“第二状态”的反熔丝具有即使进行写入，也不变为“第一状态”或“第三状态”的特性。另外，处于“第三状态”的反熔丝具有即使进行写入，也不变为“第二状态”或“第一状态”的特性。并且，使“第二状态”及“第三状态”对应于二值数据的“0”及“1”或者“1”及“0”。
此外，本发明之一是设有包含多个反熔丝的存储器、包含多个薄膜晶体管的驱动电路以及天线的半导体装置。反熔丝处于选自“第一状态”、“第二状态”及“第三状态”中的一种状态。处于“第一状态”的反熔丝在进行利用第一写入方法的写入的情况下变为“第二状态”，而在进行利用第二写入方法的写入的情况下变为“第三状态”。处于“第二状态”的反熔丝具有即使进行写入，也不变为“第一状态”或“第三状态”的特性。处于“第三状态”的反熔丝具有即使进行写入，也不变为“第二状态”或“第一状态”的特性。使“第二状态”及“第三状态”对应于二值数据的“0”及“1”或者“1”及“0”。
在上述结构中，第一写入方法为向第一方向施加电压的方法，并且第二写入方法为向与第一方向相反的第二方向施加电压的方法。
此外，在上述结构中，存储器所包含的反熔丝具有从“第一状态”变为“第二状态”或“第三状态”的元件结构。
此外，反熔丝的电阻按“第一状态”、“第二状态”及“第三状态”的顺序降低。就是说，若设第一状态的电阻值为R1，第二状态的电阻值为R2，第三状态的电阻值为R3，则满足R1>R2>R3的关系。此外，各电阻值彼此不同。
此外，反熔丝可以设置成具有第一电极、第二电极以及在第一电极和第二电极之间由硅层和绝缘层构成的叠层膜即电阻材料层的结构。
本发明可以实现不能重写的追记型存储器。从而，可以实现可防止窜改一旦写入的数据且可随时写入新数据的存储器：。
附图说明
图1是表示根据本发明的反熔丝的电特性的例示图；
图2A至2C是表示根据本发明的反熔丝的元件结构的例示截面图；
图3A至3C是表示根据本发明的反熔丝的元件结构的例示截面图；
图4A和4B是表示一例根据本发明的半导体装置的制造方法的截面图；
图5A至5E是说明可用于根据本发明的半导体装置的天线的图；
图6A是例示根据本发明的半导体装置的方块图且图6B和6C是表示使用方式的例示图；
图7A至7H是表示根据本发明的半导体装置的应用例的示图；
图8A至8D是表示根据本发明的半导体装置的制造工序的截面图；
图9A至9C是表示根据本发明的半导体装置的制造工序的截面图。
具体实施方式
以下说明本发明的实施方式。然而，本发明不局限于以下说明，本领域技术人员容易理解，其形态和细节可以在不脱离本发明的宗旨及其范围的情况下变换为各种各样的形式。因此，本发明不应该被解释为仅限定于以下所示的实施方式中记载的内容。注意，在以下说明的本发明的结构中，在不同的附图之间共用表示相同部分的附图标记。
实施方式1
根据本发明的反熔丝采用选自“第一状态”、“第二状态”及“第三状态”中的一种状态。“第一状态”、“第二状态”及“第三状态”的电特性彼此不同。这些三种状态中的一种状态是制造反熔丝时的初始状态，并且其他两种状态是通过对反熔丝提供电信号而写入的状态。就是说，本反熔丝有可取得两种写入状态。
此外，根据本发明的存储器由多个反熔丝构成，并且以块单位或者反熔丝单位对存储器写入数据。在存储器中，以块单位或者反熔丝单位来区别为已写入或未写入。配置在已写入块中的反熔丝或者已写入的反熔丝必取两种写入状态中的一种状态，并且两种写入状态对应于二值数据的“0”或“1”。在本方式的说明中，以块单位对反熔丝写入数据，并且以块单位区别已写入数据或未写入数据。
在本方式中，以反熔丝的初始状态为“第一状态”，并且以对反熔丝进行了写入的状态为“第二状态”及“第三状态”。处于“第一状态”的反熔丝通过写入而变为“第二状态”或“第三状态”。换言之，本反熔丝的“第二状态”及“第三状态”是通过对处于作为初始状态的“第一状态”的反熔丝选择写入方法而获得的两种写入状态。根据本发明的存储器设有具备从“第一状态”变为“第二状态”或“第三状态”的元件结构的反熔丝。
例如，用第一写入方法的写入时，该反熔丝从“第一状态”变为“第二状态”。与此相反，用第二写入方法的写入时，该反熔丝从“第一状态”变为“第三状态”。“第二状态”和“第三状态”是两种不同的写入状态。
再有，从“第一状态”到“第二状态”的变化以及从“第一状态”到“第三状态”的变化是不可逆的。此外，即使对处于“第二状态”的反熔丝进行利用第二写入方法的写入，也所述反熔丝不从“第二状态”变为“第三状态”。同样地，即使对处于“第三状态”的反熔丝用第一写入方法的写入，所述反熔丝也不会从“第三状态”变为“第二状态”。
就是说，处于“第二状态”的反熔丝以及处于“第三状态”的反熔丝即使进行写入其状态也不变化。具体地说，根据本发明的反熔丝具有如下特性：在处于“第二状态”的情况下不变为“第一状态”或“第三状态”，并且在处于“第三状态”的情况下不变为“第一状态”或“第二状态”。就是说，根据本发明的反熔丝具有如下的变化：“第一状态”→“第二状态”、“第一状态”→“第三状态”，但是不具有如下的变化：“第二状态”→“第一状态”、“第三状态”→“第一状态、“第二状态”→“第三状态”、“第三状态”→“第二状态”。再有，“第一状态”→“第二状态”是指从箭头的左侧的状态到右侧的状态的变化。
假设构成存储器的反熔丝以块单位写入数据，并且以块单位区别已写入或未写入。构成存储器的反熔丝既可以整体设为一个块，也可以分割成多个块。区别块(或者反熔丝)的方法(单元)没有特别限制，只要能够区别已写入或未写入就可以。作为区别方法，可以举出标志、物理开关等。例如，在已写入块中建立标志，以块单位检测是否建立标志，并且，在检测出建立标志的情况下，可以判断该块是已写入的，另一方面，在检测出未建立标志的情况下，可以判断该块是未写入的。将块中特定的反熔丝分配给标志即可，在已写入的情况下对所述特定的反熔丝进行写入即可。通过对已写入块中的标志进行写入而建立“1”的标志并且维持未写入块的原有状态(初始状态)，可以区别已写入或未写入。此外，在利用物理开关的情况下，例如也可以使设置在已写入块中的开关损坏，以块单位检测开关是否损坏来区别已写入或未写入。配置在已写入块中的反熔丝一定处于作为写入状态的“第二状态”或“第三状态”。具体而言，将二值数据的“0”对应于“第二状态”，将二值数据的“1”对应于“第三状态”。或者，将二值数据的“1”对应于“第二状态”，将二值数据的“0”对应于“第三状态”。当然，也可以不以块单位，而通过在各反熔丝中设置标志或开关等来区别已写入或未写入。
接着，从电特性上就本发明的反熔丝进行说明。图1表示本反熔丝的电流电压特性(以下，也称为“I-V特性”)的一例。横轴表示对反熔丝的施加电压，纵轴表示此时的反熔丝的电流值。注意，图1表示击穿电压(breakdown voltage)以下的范围的I-V特性。更具体而言，图1表示第一、第二、第三反熔丝元件的I-V特性。第一、第二、第三反熔丝元件分别为在衬底上层叠由钨构成的第一电极、由氧氮化硅构成的绝缘层、非晶硅层和由钛构成的第二电极而形成的元件。第一电极的厚度为370nm、绝缘层的厚度为5nm、非晶硅层的厚度为30nm、第二电极的厚度为200nm。第一反熔丝元件为未写入数据的元件。第二反熔丝元件为通过施加10V写入数据而使第二电极的电位比第一电极的电位高的元件。第三反熔丝元件为通过施加10V写入数据而使第一电极的电位比第二电极的电位高的元件。图1中的模式A表示第一反熔丝元件的I-V特性、图1中的模式B表示第二反熔丝元件的I-V特性、图1中的模式C表示第三反熔丝元件的I-V特性。
图1表示模式A、模式B以及模式C。模式A表示即使施加任意电压也几乎不流过电流的高电阻状态。模式C表示与施加的电压成比例地流过电流的低电阻状态。模式B表示施加低于预定施加电压的电压时几乎不流过电流的高电阻状态并且表示施加预定施加电压以上的电压时充分地流过电流的低电阻状态。模式B表示比模式A低的电阻状态并且表示比模式C高的电阻状态。这三种特性分别相当于本反熔丝的“第一状态”、“第二状态”以及“第三状态”中的任一种。
反熔丝在制造(初始状态)时处于非导电状态。因而，表示不依赖于施加电压而几乎不流过电流的高电阻状态的模式A相当于“第一状态”。模式B和模式C相当于本反熔丝的“第二状态”和“第三状态”或者“第三状态”和“第二状态”。在本方式中，模式B相当于“第二状态”，模式C相当于“第三状态”。因此，当将施加电压设定为击穿电压以下，并设处于“第一状态”的反熔丝的电阻值为R1、处于“第二状态”的反熔丝的电阻值为R2、处于“第三状态”的反熔丝的电阻值为R3时，满足R1>R2>R3的关系。
已写入的反熔丝或者配置在已写入块中的反熔丝成为“第二状态”和“第三状态”中的任一状态。并且，使“第二状态”和“第三状态”对应于二值数据。二值数据的“0”及“1”可以通过在“第二状态”和“第三状态”之间设定阈值th并以该阈值th为界来分配。
关于数据的读取，实施者可以适当地设计，可采用使用电流的方式、使用电压的方式等。例如，如图1所示，在预定读取电压(Vread)下，在模式C和模式B之间设定阈值Ath，在阈值Ath以上时分配二值数据的“1”，在低于阈值Ath时分配“0”。通过比较施加读取电压时的电流值和阈值Ath，可以读取二值数据。例如，可以在得到阈值Ath以上的电流值时读取“1”，在得到低于阈值Ath的电流时读取“0”。此外，也可以采用如下结构：根据阈值Ath设定阈值Vth，并且比较该阈值Vth和通过施加读取电压而输出的电压，来读取二值数据。
在本方式中，检测出已写入块或者已写入的反熔丝，在该已写入块或反熔丝中，表示模式B的“第二状态”读出为“0”，且表示模式C的“第三状态”读出为“1”。
再有，表示模式A的“第一状态”也可在未写入块或者反熔丝中分配“0”或“1”。就是说，对于未写入块或反熔丝，可以将二值数据中的任一方分配给未施加写入电压的初始状态。此外，也可对“第一状态”分配“0”或“1”以外的数据，并将该数据作为“第一状态”另行读取。
再对“第二状态”及“第三状态”进行考察。本方式的“第二状态”及“第三状态”是对处于作为初始状态的“第一状态”的反熔丝施加击穿电压来进行写入的写入状态。注意，本说明书中的“击穿电压”是指反熔丝的元件结构变化而从高电阻状态变为低电阻状态的电压。此外，“击穿电压”也被称为写入电压(Vwrite)。通过对反熔丝的绝缘区域施加击穿电压，来进行对于反熔丝的写入。在“第三状态”下，被施加击穿电压的反熔丝的绝缘区域发生绝缘破坏，反熔丝的上下电极短路，因此反熔丝的电阻值变化。就是说，反熔丝发生绝缘破坏，因而状态变化。
本方式的“第三状态”之一例表示图1所示的模式C。一般地，在反熔丝中，与施加的电压成比例地流过电流的模式C所示那样的低电阻状态被称为导电状态。注意，“第三状态”是对“第一状态”施加击穿电压而变化的状态，是不可逆的。此外，“第三状态”是反熔丝的上下电极发生短路而进行写入的写入状态，即使对处于“第三状态”的反熔丝再次施加击穿电压，也不能进行写入。因而，处于“第三状态”的反熔丝不能变为其他状态(“第一状态”或者“第二状态”)。
本方式的“第二状态”之一例如图1所示的模式B所示。模式B表示低于预定施加电压时几乎不流过电流的高电阻状态，并且表示预定施加电压以上时电流畅通的低电阻状态。注意，“第二状态”是对“第一状态”施加击穿电压而变成的状态，是不可逆的。此外，“第二状态”是反熔丝的上下电极之间的层发生变化而写入的写入状态。因此，即使对处于“第二状态”的反熔丝再次施加击穿电压，也不能进行写入。因而，处于“第二状态”的反熔丝不能变为其他状态(“第一状态”或者“第三状态”)。
用本发明的反熔丝构成存储器。在此，存储器是以块单位写入数据且以块单位区别已写入或未写入的。当制造本反熔丝时，所有的反熔丝处于能够变为“第二状态”或者“第三状态”的“第一状态”。使得要通过写入使数据固定为“0”的反熔丝变为“第二状态”。并使得要通过写入使数据固定为“1”的反熔丝变为“第三状态”。在已写入块中，所有的反熔丝必取“第二状态”或“第三状态”。将二值数据的“0”(或“1”)对应于“第二状态”并将二值数据的“1”(或“0”)对应于“第三状态”来构成数据。如上所述，以成为“第二状态”的方式被写入的反熔丝不能变为其他状态(“第一状态”或者“第三状态”)。同样地，以成为“第三状态”的方式被写入的反熔丝不能变为其他状态(“第一状态”或者“第二状态”)。因而，可用本反熔丝实现在已写入块中二值数据“0”及“1”都不能物理地重写的存储器。
再有，由本反熔丝构成的存储器在出厂时可以是已对所有的反熔丝写入而成为“第二状态”或“第三状态”的ROM，也可以为具备处于“第一状态”的反熔丝的一次写入存储器。通过存在处于“第一状态”的反熔丝，可以实现能够随时追记的追记型存储器。
对采用本反熔丝的存储器来说，在已写入块或反熔丝中，二值数据的“0”及“1”对应于“第二状态”及“第三状态”，并且“第二状态”不能变为“第一状态”或“第三状态”，“第三状态”不能变为“第一状态”或“第二状态”。此外，采用本反熔丝的存储器设有具备从初始状态变为对应于二值数据的“0”及“1”的状态的元件结构的反熔丝，并且各反熔丝不能被物理地重写数据。因而，由本反熔丝构成的存储器不能对一旦写入的数据重写，可以防止数据的窜改。此外，可用具有一种元件结构的反熔丝实现不能重写且可追记的存储器。
注意，本实施方式可以与其他实施方式及实施例自由组合。
实施方式2
在本方式中，说明可得到两种写入状态的反熔丝的元件结构以及写入方法的实例。
图2A是表示反熔丝100(也称为反熔丝元件100、存储元件100)的截面的示意图。在本方式中，反熔丝100具有在第一电极102上依次层叠绝缘层106、硅层108、第二电极110的结构。绝缘层106及硅层108用作电阻材料层104。
本反熔丝100采用选自“第一状态”、“第二状态”以及“第三状态”中的一种状态。这三种状态中的一种是进行写入之前的初始状态，其他两种是写入状态。两种写入状态可以通过对具有单一元件结构的反熔丝进行写入而得到。对于反熔丝的写入通过在第一电极102和第二电极110之间施加击穿电压使这些电极之间的一部分或全部变化来进行。具体地说，“第一状态”、“第二状态”以及“第三状态”的电阻值彼此不同。在本方式中，将初始状态设定为“第一状态”，并且将两种写入状态设定为“第二状态”以及“第三状态”。在本发明中，用多个反熔丝构成存储器，对构成存储器的反熔丝以块单位(或者按每个反熔丝)进行数据的写入。此外，以块单位(或者按每个反熔丝)区别已写入或未写入。并且，配置在已写入块中的反熔丝必取作为写入状态的“第二状态”或“第三状态”，并且使“第二状态”和“第三状态”对应于二值数据的“0”和“1”。就是说，在写入了数据的已写入块中不存在初始状态即“第一状态”。
本方式中的“第一状态”的I-V特性表示图1的模式A的行为，“第二状态”表示模式B的行为，“第三状态”表示模式C的行为。
本反熔丝100在进行写入之前即处于“第一状态”时为非导电状态。因而，反熔丝100的电阻值高。对于这样的反熔丝100，将第一电极102或第二电极110用作阳极或阴极，在电极之间施加预定电压(击穿电压)，就会在形成电阻材料层的硅层和接触于该硅层的电极之间发生某些反应。本例中，因为形成有硅层，所以发生硅化物反应。发生硅化物反应的区域位于电阻材料层中，使得电阻材料层的一部分或全部低电阻化。因此，在施加击穿电压前后，反熔丝100的电阻值发生变化。
在本方式中，根据对电极之间施加电压的方向，反熔丝的电阻值的变化不同。例如，如图2B所示，通过将接触于硅层108的第二电极110用作阳极，在向第一方向施加击穿电压的情况下，变为表示模式B的行为的“第二状态”，其中，在低于预定电压时成为高电阻状态，并且在预定电压以上时成为低电阻状态。与此相反，如图2C所示，通过将接触于硅层108的第二电极110用作阴极，在向与第一方向相反方向的第二方向施加击穿电压的情况下，变为低电阻状态即表示模式C的行为的“第三状态”。如此，通过控制施加到电极之间的电压的方向即选择第一方向或者与第一方向相反方向的第二方向，可以得到“第二状态”和“第三状态”。就是，在图2B所示的情况下，通过以相对于第一电极102，第二电极110一侧为高电位的方式施加电压，变为表示模式B的行为的“第二状态”。另一方面，在图2C所示的情况下，通过以相对于第一电极102，第二电极110一侧为低电位的方式施加电压，变为表示模式C的行为的“第三状态”。在第一电极102和第二电极110之间施加电压的情况下，选择将第二电极110一侧相对于第一电极102为高电位，或者将第二电极110一侧相对于第一电极102为低电位，来获得“第二状态”以及“第三状态”。并且，使得到的“第二状态”和“第三状态”对应于二值数据的“0”和“1”。
写入后的反熔丝100的电阻材料层的一部分或全部变化，第一电极102和第二电极110之间成为导电状态。在本方式中，硅层和第二电极之间发生硅化物反应，在电阻材料层的一部分或全部中形成硅化物区域。引起硅化物反应的电压值根据施加电压的方向而不同。因而认为：在施加击穿电压时，根据施加电压的方向而引起不同的反应。
接着，说明反熔丝100的制造方法。
首先，形成第一电极102。第一电极102用钨、钛、铝、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁等单体、包含这些材料中的一种或多种的合金或者包含这些材料中的一种或多种的化合物来形成。用上述材料通过蒸镀法、溅射法、印刷法、镀敷法等形成导电层之后，选择性地蚀刻该导电层，从而可以加工成所希望的形状。
接着，在第一电极120上形成电阻材料层104。作为电阻材料层104，形成能够利用电信号来从高电阻状态变为低电阻状态的层。在本方式中，在第一电极102上形成绝缘层106，并且在该绝缘层106上形成硅层108。
绝缘层106用氧化硅、氮化硅、氧氮化硅、氮氧化硅等通过CVD法、溅射法、ALD法等来形成。此外，也可以通过对第一电极102进行表面处理来形成绝缘层106。作为表面处理，可以举出氧化处理、氮化处理、氧氮化处理等。绝缘层106以1nm至20nm形成即可，优选以1nm至15nm左右的厚度形成。
硅层108用以硅为主要成分的材料通过CVD法、溅射法等来形成。此外，硅层108的晶体结构可以为非晶硅、微晶硅或者多晶硅，也可以为多种晶体结构混合存在的结构。硅层108以1nm至200nm形成即可，优选以5nm至100nm左右的厚度形成。
在用非晶硅作为硅层108时，也可以采用包含氢的非晶硅(以下也被称为“氢化非晶硅”)。在此的氢化非晶硅是指氢的含量为2原子％以上、优选为2原子％以上且20原子％以下左右的非晶硅。用氢化非晶硅作为电阻材料层，被认为容易引起由于硅化物反应而发生的电极间的短路。这种氢化非晶硅既可以在成膜时含有氢，也可以通过在成膜后以另外的工序添加而包含氢。例如，通过等离子体CVD法在含氢的气体中进行成膜，可以形成氢化非晶硅。此时，氢化非晶硅中的氢含量可以通过适当地设定成膜条件(气体组成、气体压力、气体气氛、气体流量、反应室温度、衬底温度或者投入功率等)来调整。此外，也可以通过在利用LPCVD法等形成不太含氢的非晶硅之后，利用离子注入法、离子掺杂法添加氢来含有氢。注意，在当成膜时含有氢以形成氢化非晶硅的情况下，优选以低温处理，具体地说在350℃以下形成。此外，形成氢化非晶硅后的处理温度优选为350℃以下，以防止脱氢。
接着，在电阻材料层104上形成第二电极110。第二电极110通过与第一电极102同样的材料及方法来形成即可，具体地说，可以用钨、钛、铝、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁等单体、含有这些材料中的一种或多种的合金或者包含这些材料中的一种或多种的化合物来形成。此外，作为其制造方法，可以在用蒸镀法、溅射法、印刷法、镀敷法等形成导电层之后选择性地蚀刻该导电层，从而加工为所希望的形状。此外，第二电极110既可以使用与第一电极102相同的材料来形成，也可以使用不同的材料来形成。
据此，可以得到本方式所示的反熔丝100。在对电极之间施加击穿电压时，通过将施加电压的方向设为相反，本反熔丝100可以产生两种写入状态。两种写入状态通过使对相同元件结构的反熔丝施加电压的方向相反来得到。两种写入状态的电阻值不同，并且两种写入状态不能变为不同的写入状态或初始状态等。因此，通过将两种写入状态分配到二值数据的“0”及“1”并写入数据来实现已写入块，因此可以使该块变得不能物理地重写。此外，通过使具有处于“第一状态”的反熔丝的未写入块存在，可以实现一次写入存储器。据此，可以实现防止数据窜改的一次写入存储器。
再有，本实施方式可以与其他实施方式及实施例自由组合。
实施方式3
在本方式中，说明与上述实施方式2不同的反熔丝的元件结构的实例。
图3A是表示反熔丝200(也称为反熔丝元件200、存储元件200)的截面的示意图。本反熔丝200具有在第一电极202上依次层叠电阻材料层204和在该电阻材料层204上由与第一电极202不同的材料构成的第二电极210的结构。本反熔丝200通过在第一电极202和第二电极210之间施加击穿电压来使这些电极之间的一部分或全部变化，进行写入。
此外，本反熔丝200具有与上述实施方式2的反熔丝100同样的特性。就是说，本反熔丝200采用选自电阻值不同的“第一状态”、“第二状态”以及“第三状态”中的一种状态。“第一状态”的I-V特性表示图1所示的模式A的行为，“第二状态”表示模式B的行为，而“第三状态”表示模式C的行为。因而，电阻值按“第一状态”≥“第二状态”≥“第三状态”依次增大。具体地说，“第一状态”是初始状态，而“第二状态”及“第三状态”是写入状态。“第二状态”及“第三状态”由处于“第一状态”的反熔丝产生。根据本发明的存储器可以由多个反熔丝200构成。此外，以块单位(或以反熔丝单位)对存储器的反熔丝写入数据，并且以块单位(或者以反熔丝单位)区别已写入或未写入。配置在已写入块中的反熔丝必取作为写入状态的“第二状态”或者“第三状态”，并且使“第二状态”和“第三状态”对应于二值数据的“0”和“1”。
通过使一对电极的第一电极202及第二电极210的材料不同，并控制在该第一电极202和第二电极210之间施加电压的方向，该反熔丝200可以获得不同电阻值的反熔丝。这是因为使第一电极202及第二电极210的材料不同，而在第一电极202和电阻材料层204的界面中的能垒可与在第二电极210和电阻材料层204的界面中的能垒不同的缘故。就是说，使第一电极202及第二电极210的材料不同，可以使电流流过的程度不同。因此认为，即使施加击穿电压，电流流过的程度也根据将施加电压的方向设为第一方向或设为与该第一方向相反的方向的第二方向而不同，其结果可以估计电阻材料层204的电阻变化也不同。
例如，图3A所示的反熔丝形成钨层作为第一电极202，并形成钛层作为第二电极210。电阻材料层204，设为形成非晶硅层的层。图3A所示的反熔丝处于施加电压之前的状态，设为“第一状态”。
如图3B所示，以由钨层构成的第一电极202作为阴极，以由钛层构成的第二电极210作为阳极，在第一方向施加电压。因为钨比钛功函数大，所以在第一电极202和成为电阻材料层204的非晶硅层的界面中的能垒大于在第二电极210和成为电阻材料层204的非晶硅层的界面中的能垒。因此，电子不容易从第一电极202注入到成为电阻材料层204的非晶硅层。另一方面，如图3C所示，由钨层构成的第一电极202作为阳极，由钛层构成的第二电极作为阴极，来向与第一方向相反的方向的第二方向施加电压。因为钛比钨功函数小，所以在第二电极210和成为电阻材料层204的非晶硅层的界面中的能垒小于在第一电极202和成为电阻材料层204的非晶硅层的界面中的能垒。因此，电子容易从第二电极210注入到成为电阻材料层204的非晶硅层。因而，通过控制施加电压的方向，电流流过的程度不同，因此可以认为：即使施加击穿电压，作为电阻材料层204的非晶硅层也根据施加电压的方向而发生不同的反应。
如上所述，与图3C所示那样施加电压的情况相比，在如图3B所示的施加电压的情况下，不容易注入电子，因而不容易流过电流。就是说，与图3C所示的情况相比，在图3B所示的情况下，提供给电阻材料层的信号电压低。因此，在如图3B所示施加电压的情况下变为“第二状态”在如图3C所示时间电压的情况下变为“第三状态”。
通过上述说明，本反熔丝200通过用不同材料形成构成一对电极的第一电极及第二电极，并且在对电极之间施加击穿电压时使施加该电压的方向相反，可以产生两种写入状态。通过对于具有相同的元件结构的反熔丝使施加电压的方向相反来得到两种写入状态。两种写入状态的电阻值不同，并且两种写入状态不能变为不同的写入状态或初始状态等其他状态。因此，已写入块通过将两种写入状态分配给二值数据的“0”及“1”，因此可以使该块变得不能物理地重写。此外，通过使具有处于“第一状态”的反熔丝的未写入块存在，可以实现一次写入存储器。据此，可以实现防止数据的窜改的一次写入存储器。
再有，本实施方式可以与其他实施方式及实施例自由组合。
实施方式4
在本方式中，参照图4A和4B说明本发明的设有反熔丝型存储器的半导体装置的制造工序。在此示出制造以无线进行通信的半导体装置的实例。
具体而言，例如制造由如下部件构成的无线芯片，即：用来接收或发送无线信号的天线部394；写入数据的存储器部392；以及将对存储器部392进行写入的电路、将写入了存储器部392的数据读出的电路、对天线部394接收的信号进行分析的电路或根据接收信号产生电源的电路等各种电路集成的驱动电路部390。构成驱动电路部390的薄膜晶体管、构成存储器部392的反熔丝等的元件以及构成天线部394的天线由具有柔性的材料形成的衬底或薄片密封。另外，作为该半导体装置的一例的无线芯片既可以在每个衬底上分别制造，也可以在大面积衬底上一次制造多个无线芯片之后，适当地分割成各个芯片。图4A所示的截面结构是本半导体装置的制造途中的工序图。另外，驱动电路部390集成有使用薄膜晶体管的电路，但是为方便起见图4A和4B只示出两个薄膜晶体管的截面图。同样地，虽然存储器部392由多个反熔丝构成存储器，但是为方便起见图4A和4B只示出一个反熔丝的截面图。
首先，在衬底302上依次层叠剥离层304、绝缘层306。用具有绝缘表面的衬底如石英衬底、玻璃衬底等作为衬底302。形成50nm至200nm的厚度的钨层作为剥离层304。形成氧化硅层作为绝缘层306。再有，除了上述钨层之外，作为剥离层304还可采用金属层(如钼层和钛层)或者这些金属层和它们的金属氧化物(如氧化钨等)层或金属氮化物(如氮化钨等)层的叠层结构、非晶硅层等。除了氧化硅层之外，绝缘层306还可采用氮化硅层、氧氮化硅层、氮氧化硅层或它们的叠层膜。另外，在形成金属层如钨层等作为剥离层304，并且形成氧化层如氧化硅层或氧氮化硅层等作为绝缘层306的情况下，有时在金属层和氧化层之间形成包含用作剥离层的金属的金属氧化物的层。同样地，在形成氮化层如氮化硅层或氮氧化硅层等作为绝缘层306的情况下，有时在金属层和氮化层之间形成包含用作剥离层的金属的金属氮化物的层。
接下来，在绝缘层306上形成半导体层305、半导体层307。对用CVD法或溅射法在整个面上形成的非晶硅层进行晶化而获得多晶硅层之后，选择性地蚀刻该多晶硅层来形成半导体层305、半导体层307。作为非晶硅层的晶化方法，可以采用激光晶化法、利用快速热退火(RTA)或退火炉的热晶化法、使用促进晶化的金属元素的晶化法或组合了这些方法的方法等。作为半导体层305、半导体层307，也可采用微晶硅或单晶硅。另外，为了控制之后完成的薄膜晶体管的阈值电压，也可以对半导体层305、半导体层307添加微量的杂质元素(赋予n型或p型的杂质元素)。再有，半导体层305、半导体层307用来形成之后形成的薄膜晶体管的沟道形成区域。为了实现驱动电路的高速驱动，形成薄膜晶体管的沟道形成区域的半导体层优选使用具有晶体结构的半导体层。通过实现驱动电路的高速驱动，可以实现存储器的高速读出。
接下来，在半导体层305、半导体层307上形成栅极绝缘层308。通过CVD法或溅射法形成厚度为1nm至200nm的氧化硅层或氧氮化硅层作为栅极绝缘层308。另外，栅极绝缘层308也可以通过对半导体层305、半导体层307进行采用以微波激发的等离子体的表面氧化处理或表面氮化处理来形成。再者，也可以在半导体层305及半导体层307上形成绝缘层之后，对该绝缘层进行表面氧化处理或表面氮化处理来形成。
接着，夹着栅极绝缘层308形成重叠于半导体层305的栅电极310、重叠于半导体层307的栅电极312。另外，与栅电极310、栅电极312在同一个工序上形成用作反熔丝的一方的电极的第一电极314。栅电极310、栅电极312以及第一电极314由钨、钛、铝、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁等单一元素或者它们的合金或化合物形成。具体而言，可用上述材料通过溅射法形成导电层之后，将该导电层加工为所期望的形状。此时选择兼有适合于薄膜晶体管的栅电极的特性和适合于反熔丝的电极的特性的材料。在本方式中，形成钨层作为栅电极310、栅电极312以及第一电极314。
接着，对半导体层305、半导体层307添加杂质元素。这里，对半导体层305和半导体层307添加赋予不同导电型的杂质元素。具体而言，对半导体层305添加赋予n型的杂质元素，对半导体层307添加赋予p型的杂质元素。作为赋予n型的杂质元素使用磷(P)或砷(As)等。作为赋予p型的杂质元素使用硼(B)、铝(Al)或镓(Ga)等。另外，杂质元素使用离子注入法或离子掺杂法添加即可。
形成覆盖半导体层307的第一抗蚀剂掩模，以该第一抗蚀剂掩模及栅电极310为掩模对半导体层305添加赋予n型的杂质元素。在半导体层305上以栅电极310为掩模，自对准地形成沟道形成区域316和一对n型杂质区域318。n型杂质区域318用作源区或漏区。
接着，去除覆盖半导体层307的第一抗蚀剂掩模。在形成覆盖半导体层305的第二抗蚀剂掩模之后，以该第二抗蚀剂掩模及栅电极312为掩模对半导体层307添加赋予p型的杂质元素。在半导体层307上以栅电极312为掩模，自对准地形成沟道形成区域320和一对p型杂质区域322。p型杂质区域322用作源区或漏区。然后，去除覆盖半导体层305的第二抗蚀剂掩模。注意，虽然这里以预先添加赋予n型的杂质元素为例作了说明，但对于杂质元素的添加顺序并无特别的限定。
另外，也可以在半导体层305、半导体层307中形成用作LDD区域的低浓度杂质区域。低浓度杂质区域形成在沟道形成区域和用作源区或漏区的杂质区域之间。例如，在对半导体层添加杂质元素之前，在栅电极的侧面上形成侧壁绝缘层。添加杂质元素时用侧壁绝缘层作为掩模，可以与沟道形成区域相邻地形成低浓度杂质区域。当然，也可以形成用来形成低浓度杂质区域的新的抗蚀剂掩模，用该抗蚀剂掩模来形成低浓度杂质区域。通过设置LDD区域，可以缓和漏区附近的电场，防止热载流子的注入导致的退化。
接下来，进行添加到半导体层305、半导体层307的杂质元素的活性化或半导体层的氢化。杂质元素的活性化或半导体层的氢化通过照射激光束、利用退火炉或快速热退火(RTA)的热处理等进行。因而，栅电极310、栅电极312以及第一电极314使用能够耐受用于杂质元素的活性化或半导体层的氢化的处理温度的材料。再有，在本方式中，采用钨层来形成栅电极310、栅电极312以及第一电极314。钨是高熔点金属，足以耐受用来活性化或氢化的处理温度。
接着，形成覆盖栅电极310、栅电极312以及第一电极314的层间绝缘层324。层间绝缘层324通过溅射法或CVD法等用氧化硅、氮化硅、氧氮化硅或氮氧化硅等的无机绝缘材料来形成。再有，层间绝缘层324可以具有单层结构，也可以具有叠层结构。另外，层间绝缘层324也可以用作使相邻的反熔丝互相绝缘的间壁。
另外，层间绝缘层324也可用通过涂布法形成的高耐热性的硅烷树脂形成。硅烷树脂相当于包含Si-O-Si键的树脂。硅烷通过硅(Si)和氧(O)键合而构成骨架结构，并且作为取代基可以使用有机基(例如烷基或芳基)或氟基。有机基也可包括氟基。
接着，选择性地蚀刻层间绝缘层324及栅极绝缘层308来形成开口。蚀刻时，可用抗蚀剂掩模覆盖不形成开口的部分。另外，蚀刻可采用干蚀刻法或湿蚀刻法，或者也可组合这些蚀刻法进行蚀刻。蚀刻之后，去除不要的抗蚀剂掩模。这里，形成到达形成在半导体层305中的杂质区域318的开口、到达形成在半导体层307中的杂质区域322的开口以及到达第一电极314的开口。作为到达第一电极314的开口，形成之后形成反熔丝的电阻材料层和第二电极的第一开口和形成与第一电极314电连接的布线的第二开口。另外，还形成到达栅电极310、栅电极312的开口(未图示)。在该蚀刻工序中形成的到达第一电极314的第一开口的开口底面的直径为约1μm至6μm。然而，第一开口的直径越大，耗电就越大，因此第一开口优选为小。注意，虽然以直径表示开口的尺寸，但是开口的上面形状并不局限于圆形，也可为椭圆形、矩形。
再有，通过适当地调节蚀刻条件，可以以一次蚀刻形成到达半导体层的开口、到达栅电极的开口以及到达第一电极的开口。
接着，形成电阻材料层，覆盖到达第一电极314的第一开口。这里，形成氧氮化硅层326和非晶硅层328的叠层结构作为电阻材料层。氧氮化硅层326通过CVD法或溅射法以1nm至20nm的厚度形成，优选为1nm至15nm。另外，非晶硅层328通过CVD法或溅射法以1nm至200nm的厚度形成，优选为5nm至100nm。再有，作为电阻材料层形成通过供给电信号从高电阻状态变为低电阻状态的层。
接着，通过溅射法在衬底的整个表面上形成导电层之后，选择性地蚀刻该导电层来形成导电层330、导电层332、导电层334。另外，在与导电层330至导电层334相同的工序中形成用作在存储器部392中形成的反熔丝的另一方电极的第二电极338、第三电极336以及天线部394的连接电极340。导电层330至导电层334用作在驱动电路部390中形成的薄膜晶体管的源电极或漏电极。再有，导电层332也用作将半导体层305和半导体层307电连接的布线。形成于天线部394的连接电极340是将之后形成的天线和电源形成电路电连接的电极。
构成导电层330至导电层334、第三电极336、第二电极338以及连接电极340的导电层，可适当选自形成上述的栅电极的材料。这里，形成由50nm至200nm厚度的钛层、100nm至400nm厚度的铝层、50nm至200nm厚度的钛层构成的三层的叠层结构。形成第二电极338的钛层与形成电阻材料层的非晶硅层328接触。
形成于存储器部392的第三电极336与第一电极314电连接并引出布线，从而减少耗电。在作为有源型存储器时，第三电极336起到将第一电极314与控制反熔丝的开关元件(例如薄膜晶体管)电连接的作用。另外，在作为无源型存储器时，可将第一电极314并排为条形(带形)，并且与第一电极314彼此正交地将第二电极338并排为条形。在作为无源型存储器时，第三电极336设置在第一电极314的端部，作为引出电极。
在本方式中，示出以钛层和铝层的叠层结构来形成导电层330至导电层334、第三电极336、第二电极338、连接电极340的实例。用钛层作为构成导电层330至导电层334、第三电极336、第二电极338、连接电极340的导电层，可以降低与其他导电材料的接触电阻。再者，通过用铝层作为构成导电层330至导电层334、第三电极336、第二电极338、连接电极340的导电层，可以降低布线电阻值。因为导电层330至导电层334、第三电极336、第二电极338、连接电极340也用于驱动电路部的引出布线、存储器部的引出布线以及天线部的连接部分，所以使用可降低接触电阻和布线电阻值的钛层和铝层的叠层结构是有用的。
如上所述，在驱动电路部390中形成n沟道晶体管331、p沟道晶体管333。驱动电路部390中形成的n沟道晶体管331及p沟道晶体管333通过导电层332电连接，构成CMOS电路。再有，除了薄膜晶体管之外，还可以在驱动电路部390中同时制造电阻器或电容器。
存储器部392中形成有反熔丝339。在反熔丝339中，在由第一电极314和第二电极338构成的一对电极之间夹有作为电阻材料层的氧氮化硅层326和非晶硅层328的叠层结构，该第一电极314与薄膜晶体管的栅电极310及栅电极312在同一工序形成，该第二电极338与用作薄膜晶体管的源电极或漏电极的导电层330至导电层334在同一工序形成。
接着形成绝缘层342，覆盖在导电层330至导电层334、第三电极336、第二电极338以及连接电极340上。绝缘层342可以采用无机绝缘材料、有机绝缘材料或这些材料的组合，以单层或叠层形成。
接着，选择性地蚀刻绝缘层342而形成开口。蚀刻时，以抗蚀剂掩模覆盖不形成开口的部分即可。蚀刻可采用干蚀刻法或湿蚀刻法，或者也可以组合这些蚀刻法。蚀刻之后，去除不要的抗蚀剂掩模。这里，形成到达与存储器392中形成的第一电极314电连接的第三电极336的开口，并形成到达在天线部394中形成的连接电极340的开口。再有，为了与之后形成的天线可靠地电连接，到达连接电极340的开口具有较大的直径，或者形成多个到达连接电极340的开口。蚀刻之后，去除不要的抗蚀剂掩模。
接着形成导电层346，覆盖到达电极340的开口。通过形成导电层346，可以提高之后形成的天线的天线与连接电极340的密接性。并且形成导电层344，覆盖到达第三电极336的开口。导电层346及导电层344在同一工序形成，例如可采用钛、铜、铝等形成。另外，导电层346及导电层344既可以通过喷墨法等方法在所期望的位置上选择性地形成，也可以在通过溅射法在衬底的整个表面上形成导电层之后，选择性地蚀刻该导电层而加工成所期望的形状来形成。
接着，在天线部394中形成的导电层346上形成天线348。将至此形成的绝缘层306到天线348各层称为元件层360。
天线348可以通过溅射法或印刷法(如丝网印刷法和喷墨法等)形成。当以印刷法形成天线348时，通过选择性地印刷导电膏之后进行用以减少电阻值的焙烧来形成天线348。该导电性膏的有机树脂中散布有粒径为几nm至几十nm的导电颗粒。
作为导电颗粒，可以使用选自银、金、铜、镍、铂、钯、钽、钼或钛等中的至少一种的金属颗粒、卤化银的微粒或分散性纳米颗粒。此外，导电性膏中包含的有机树脂可以使用选自用作粘合剂、溶剂、分散剂及被覆材料的有机树脂中的一种或多种。一般地，可以举出环氧树脂、硅酮等有机树脂。在形成天线348时，最好在挤出导电性膏之后进行焙烧。例如，在使用以银为主要成分的微粒(例如其粒径为1nm以上且100nm以下的微粒)作为导电膏的材料的情况下，可以通过在150℃至300℃的温度范围内进行焙烧而使之固化，来形成用作天线348的导电层。另外，也可以使用含有焊料或无铅焊料作为其主要成分的微粒，在这种情况下，优选使用其粒径为20μm以下的微粒。焊料或无铅焊料具有低成本的优点。
再有，对于天线348的形状没有特别的限定。作为用于天线348的信号的传送方法，可采用电磁耦合方法、电磁感应方法或微波方法等。作为传送方法，实施者可根据用途适当选择，并可根据传送方法设置长度或形状最合适的天线。
例如，在用电磁耦合方法或电磁感应方法(例如，13.56MHz频带)作为传送方法的情况下，由于利用由电场密度的变化引起的电磁感应，因此，将用作天线的导电层形成为环形(例如，环形天线)或者螺旋形(例如，螺旋天线)。
此外，在用微波方式(例如，UHF频带(860MHz带至960MHz带)、2.45GHz频带等)作为传送方法的情况下，考虑到用来传送信号的电磁波的波长，适当地设定用作天线的导电层的长度和形状即可。例如可以形成为线状(例如，偶极天线)、平坦形状(例如，平板天线)等。此外，用作天线的导电层的形状不局限于线状，也可以考虑到电磁波的波长而将它形成为曲线状、蜿蜒形状或将这些形状组合的形状。
图5A、5B、5C、5D及5E表示天线形状的示例。例如，可以采用如图5A所示的结构，其中天线348a配置在驱动电路及存储器部391a的周围的整个面上。另外，也可采用如图5B所示的结构，围绕在驱动电路及存储器部391b的周围配置线宽细的天线348b。此外，也可如图5C所示，采用对于驱动电路及存储器部391c接收高频电磁波的天线348c的形状。此外，也可如图5D所示，采用对于驱动电路及存储器部391d为180度无方向性(能够从所有方向均匀地接收)的天线348d的形状。此外，也可如图5E所示，采用对于驱动电路及存储器部391e棒状伸长的天线348e的形状。图4A和4B所示的天线348可以组合图5A至5E所示形状的天线而使用。
另外，天线所需的适当长度根据接收的频率而不同。例如，在频率为2.45GHz的情况下，若设置半波长偶极天线，则天线的长度可为约60mm(1/2波长)，若设置单极天线，则天线的长度可为约30mm(1/4波长)。
再有，驱动电路及存储器部391a至391e相当于图4A和4B所示的包含驱动电路部390及存储器部392的区域。
接着，在图4A所示的剥离层304的界面或剥离层304的层内进行剥离，将元件层360从衬底302剥离。
以下，举例说明元件层360的剥离方法：方法(1)，在衬底302与元件层360之间设置包含金属层和金属氧化物(或金属氮化物)的层的叠层结构作为剥离层304，并通过使该含金属氧化物层晶化而变脆弱，将元件层360从衬底302物理地剥离；方法(2)，在衬底302与元件层360之间设置包含金属层和金属氧化物(或金属氮化物)的层的叠层结构作为剥离层304，通过使该包含金属氧化物层晶化而变脆弱，并且在对剥离层304的一部分使用溶液或氟化卤素气体如NF3、BrF3、ClF3等进行蚀刻并去除之后，将元件层360从衬底302物理地剥离；方法(3)，在衬底302和元件层360之间使用包含氢的非晶硅形成剥离层304，并且对该剥离层304照射激光束并使它喷出氢气，将衬底302从元件层360剥离；方法(4)，在衬底302和元件层360之间使用非晶硅形成剥离层304，并且用溶液或氟化卤素气体进行蚀刻掉该剥离层304来进行剥离；(方法5)，通过机械方式将形成有元件层360的衬底302切削掉，或者用溶液或氟化卤素气体将衬底302蚀刻掉来进行剥离；以及方法(6)，在元件层360中的不形成薄膜晶体管、反熔丝、天线等的位置上照射激光束来形成到达剥离层304的开口，之后利用该开口将元件层360从衬底302物理地剥离。在上述的剥离方法(1)、(2)中，作为金属氧化物层或金属氮化物层，可使用在作为剥离层形成的金属层上形成绝缘层时形成的金属氧化物层或金属氮化物层。另外，在剥离方法(6)中，也可以在形成到达剥离层304的开口之后，通过该开口用溶液或氟化卤素气体蚀刻掉剥离层304的一部分，从而物理地剥离。
如图4B所示，用第一薄片350及第二薄片370密封元件层360。可以用塑料膜、纸、薄陶瓷或浸含有树脂的碳纤维或玻璃纤维的织物的薄片(也称为预浸料：prepreg)等作为第一薄片350及第二薄片370。使用环氧树脂等粘合层可以粘接第一薄片350及第二薄片370。通过用具有柔性的材料作为密封元件层360的第一薄片350及第二薄片370，可将获得的半导体装置作为无线芯片贴到物品的曲面等处。
另外，将元件层360剥离并密封的顺序如下：(1)在从衬底302剥离元件层360之后，在元件层360的天线侧粘接第一薄片350，在元件层360的剥离了衬底302的一侧粘接第二薄片370；(2)在元件层360的天线侧粘接第一薄片350之后，从衬底302剥离元件层360，在元件层360的剥离了衬底302的一侧粘接第二薄片370；(3)在形成天线348之前，在从衬底302剥离从绝缘层306到导电层344及导电层346的层之后形成天线348，并粘接第一薄片350、第二薄片370。实施者可以适当地改变。
通过上述工序，可以制造作为无线芯片的半导体装置，其中包括在同一个衬底上形成的反熔丝型的存储器、由薄膜晶体管构成的驱动电路以及天线。
在本方式所示的无线芯片中，形成在存储器部392中的反熔丝339是根据本发明的反熔丝。该反熔丝339处于选自如下三种状态的一种状态，即作为初始状态的“第一状态”、作为经写入的状态的“第二状态”及“第三状态”。“第一状态”、“第二状态”以及“第三状态”的电阻值彼此不同。另外，“第二状态”及“第三状态”是通过对“第一状态”的反熔丝进行写入而得到的状态。再有，如上所述，存储器部392由多个反熔丝构成，对存储器部392的反熔丝以块单位进行数据的写入。另外，存储器部392以块单位区别已写入数据或未写入数据。在未写入块中，存在处于“第一状态”的反熔丝，在已写入块中只配置处于“第二状态”或“第三状态”的反熔丝。处于“第一状态”的反熔丝通过写入而变为“第二状态”或“第三状态”，但变为“第二状态”的反熔丝即使再次写入也不变为“第三状态”、“第一状态”。另外，变为“第三状态”的反熔丝即使再次写入也不变为“第二状态”、“第一状态”。在构成无线芯片的存储器中的已写入块中配置有处于“第二状态”的反熔丝和处于“第三状态”的反熔丝。将二值数据对应于“第二状态”及“第三状态”来写入数据。如上所述，处于“第二状态”或“第三状态”的反熔丝即使再次写入也不变为其他状态，如不同写入状态或初始状态。因此，作为该半导体装置之一例的无线芯片不可能被窜改。再有，将反熔丝变为“第二状态”或“第三状态”的写入，只要适当地选择写入方法即可。另外，数据的写入或已写入与未写入的区别也能够以反熔丝为单位进行。
本方式所示的半导体装置也可以作为一种ROM的状态的无线芯片而提供，该ROM只包含已写入块。在该块中，通过对所有的反熔丝进行写入而变为“第二状态”或“第三状态”，从而“0”及“1”被固定。或者，也可以作为一次写入存储器的状态的无线芯片而提供，该一次写入存储器包括具有“第一状态”的反熔丝的未写入块。该半导体装置可具有如下结构，即要通过随时对处于“第一状态”的反熔丝进行写入来变为“第二状态”或“第三状态”并写入数据来将未写入块处于已写入的状态。再者，也可以作为能够进行追记的存储器的状态的无线芯片而提供，该存储器包含已变为“第二状态”或“第三状态”的已写入块，以及具有初始状态即“第一状态”的反熔丝的未写入状态的块，从而能够进行追记。
就是说，根据本方式的无线芯片既可以为在提供时已写入数据而不能写入新数据的芯片，又可以为在提供时未写入数据而可随时写入新数据的芯片，还可以为已写入一部分数据且可随时写入新数据的芯片。
在任何情况下，根据本方式的无线芯片不可重写一旦写入的数据，从而可以防止数据的窜改。
本实施方式可以与其他实施方式及实施例自由组合。
实施例1
在本实施例中，参照图8A至8D及图9A至9C说明有源矩阵型的半导体装置的制造方法，该半导体装置具备反熔丝型的存储器。这里示出一例在同一个衬底上设置逻辑电路部550、存储器部552以及天线部及电源部554的无线芯片。逻辑电路部550集成有使用薄膜晶体管的电路。存储器部552中由多个反熔丝构成存储器。再有，为方便起见，示出构成逻辑电路部550的两个薄膜集体管、构成存储器部552的一个反熔丝及一个薄膜晶体管以及构成天线部及电源部554的一个电容及一个薄膜晶体管的截面图。
首先，在衬底501上形成作为剥离层的金属层502。使用玻璃衬底作为衬底501。另外，使用通过溅射法获得的30nm至200nm的钨层、氮化钨层或钼层作为金属层502。
接着，使金属层502的表面氧化来形成金属氧化物层。作为金属氧化物层的形成方法，既可以使用纯水和臭氧水使金属层502的表面氧化而形成，也可以使用氧等离子体使金属层502的表面氧化而形成。另外，也可以在含氧气氛中进行加热来形成金属氧化物层。另外，金属氧化物层也可在之后成为剥离层的金属层502上形成的绝缘层的形成工序中形成。例如，当通过等离子体CVD法形成氧化硅层或氧氮化硅层作为绝缘层时，将金属层502的表面氧化来形成金属氧化物层。注意，这里未图示金属氧化物层。
接着，在金属层502上形成第一绝缘层503。形成氧化硅层、氮化硅层或氧氮化硅层等的绝缘层作为第一绝缘层503。作为第一绝缘层503的一例，可以举出由如下两层构成的叠层结构：通过等离子体CVD法以SiH4、NH3和N2O为反应气体而形成的厚度为50nm至100nm的氮氧化硅层和以SiH4及N2O为反应气体而形成的厚度为100nm至150nm的氧氮化硅层。另外，在第一绝缘层503采用叠层结构的情况下，优选将其中至少一层形成为厚度10nm以下的氮化硅层或氧氮化硅层。另外，也可以采用依次层叠氮氧化硅层、氧氮化硅层和氮化硅层的三层结构。虽然将第一绝缘层503用作基底绝缘层，但是若非特别需要可不必设置。另外，也可以在剥离层(这里是金属层502)和衬底之间设置基底绝缘层如氧化硅层或氮化硅层等。
接着，在第一绝缘层503上形成半导体层。半导体层通过利用如LPCVD法或等离子体CVD法等CVD法或溅射法形成具有非晶硅结构的半导体层之后，选择性地蚀刻经晶化而获得的结晶半导体层来加工为所期望的形状。作为晶化方法，可以利用激光晶化法、RTA或利用退火炉的热晶化法、使用镍等促进晶化的金属元素的晶化法等。注意，通过等离子体CVD法形成半导体层时，可以在不接触大气的情况下连续形成第一绝缘层503和具有非晶硅结构的半导体层。半导体层以25nm至80nm(优选为30nm至70nm)的厚度形成。半导体层的材料并无特别限制，但最好用硅或硅锗等形成。
另外，为进行具有非晶硅结构的半导体层的晶化，可使用连续振荡的激光器。当使具有非晶硅结构的半导体层晶化时，为了获得大粒径的结晶，优选利用能够连续振荡的固体激光器，并使用该固体激光器的二次谐波至四次谐波。一般可使用Nd:YVO4激光器(基波1064nm)的二次谐波(532nm)或三次谐波(355nm)。在使用连续振荡的激光器的情况下，从振荡器的输出为10W的连续振荡YVO4激光器发射的激光束被非线性光学元件转换成高次谐波。另外，还有在共振器中放入YVO4晶体和非线性光学元件而发射高次谐波的方法。而且，最好通过光学系统在照射表面上形成具有矩形形状或椭圆形状的激光束，对处理对象进行照射。这时需要0.01MW/cm2至100MW/cm2左右(优选为0.1MW/cm2至10MW/cm2)的能量密度。然后，以10cm/sec至200cm/sec左右的速度使半导体层相对于激光束移动来进行照射即可。
再有，需要时可对半导体层添加微量的杂质元素(硼或磷)，以控制之后完成的薄膜晶体管的阈值。这里，使用离子掺杂法，其中不对乙硼烷(B2H6)进行质量分离地进行等离子体激发。
接着，用包含氢氟酸的蚀刻剂除去氧化膜，同时清洗半导体层的表面。然后形成覆盖半导体层的第二绝缘层。通过CVD法或溅射法以1nm至200nm的厚度形成第二绝缘层。最好这样，在含有其厚度薄如10nm至50nm的硅的绝缘层的单层或叠层结构形成之后，用微波激发的等离子体进行表面氮化处理。第二绝缘层用作之后形成的薄膜晶体管的栅极绝缘层。
再有，对半导体层添加高浓度的杂质元素(硼或磷)，以使之后作为电容的区域的半导体层成为导电体。此时，除了作为电容的区域之外，可用抗蚀剂掩模覆盖。
接下来，在第二绝缘层上形成栅电极504、栅电极505、栅电极506、栅电极507、栅电极508以及用作反熔丝的基底电极的第一电极509。对通过溅射法获得的厚度为100nm至500nm的导电层进行选择性地蚀刻并加工为所期望的形状来获得栅电极504至栅电极508以及第一电极509。
栅电极504至栅电极508以及第一电极509由如下材料的单层或叠层结构形成，即选自钨、钛、铝、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁等单一元素或者这些的合金或化合物。优选使用可与硅起反应而形成硅化物的材料。但是，作为薄膜晶体管的栅电极最好为高熔点金属，具体地说，例如可以是钨或钼。在采用栅电极504至栅电极508和第一电极509的叠层结构的情况下，只要成为上层的材料层使用上述材料即可，成为栅极绝缘层侧的下层的材料层也可以为添加有磷等杂质元素的多晶硅层。
接着，形成抗蚀剂掩模，以覆盖作为p沟道晶体管的区域的半导体层，并且通过以栅电极505、栅电极506、栅电极507、栅电极508为掩模对作为n沟道晶体管的区域的半导体层注入杂质元素，从而形成低浓度杂质区域。作为杂质元素，可以使用赋予n型的杂质元素或赋予p型的杂质元素。作为呈现n型的杂质元素，可以使用磷(P)或砷(As)等。这里，对作为n沟道晶体管的区域的半导体层进行注入，使之以1×1015/cm3至1×1019/cm3的浓度含磷，从而形成呈现n型的杂质区域。
接着，去除抗蚀剂掩模，并覆盖作为n沟道晶体管的半导体层而形成抗蚀剂掩模，再以栅电极504、栅电极508为掩模对作为p沟道晶体管的区域的半导体层注入杂质元素，从而形成呈现p型的杂质区域。作为呈现p型的杂质元素，可以使用硼(B)、铝(Al)及镓(Ga)等。这里，对作为p沟道晶体管的区域的半导体层进行注入，使之以1×1019/cm3至1×1020/cm3的浓度包含硼(B)，从而形成呈现p型的杂质区域。其结果，对作为p沟道晶体管的区域的半导体层以自对准的方式形成沟道形成区域516a、一对p型杂质区域514a、沟道形成区域516b以及一对p型杂质区域514b。p型杂质区域514a、514b用作源区或漏区。
接着，在栅电极504至栅电极508及第一电极509的侧面上形成侧壁绝缘层510、侧壁绝缘层511。作为侧壁绝缘层510、侧壁绝缘层511的制造方法，首先以覆盖第二绝缘层、栅电极504至栅电极508、以及第一电极509的方式，通过等离子体CVD法或溅射法等，用包含硅、硅氧化物、硅氮化物的层或包含有机材料如有机树脂等的层以单层或叠层来形成第三绝缘层。接着，通过以垂直方向为主体的各向异性蚀刻来选择性地蚀刻第三绝缘层，形成与栅电极504至栅电极508及第一电极509的侧面接触的绝缘层(侧壁绝缘层510、侧壁绝缘层511)。再有，在形成侧壁绝缘层510的同时，蚀刻第二绝缘层的一部分而将其去除。通过将第二绝缘层的一部分去除，在栅电极504至栅电极508及侧壁绝缘层510的下方形成绝缘层512。另外，通过将第二绝缘层的一部分去除，在第一电极509的下方及侧壁绝缘层511的下方残留绝缘层513。
接着，覆盖作为p沟道晶体管的半导体层而形成抗蚀剂掩模，并且通过以栅电极505、栅电极506、栅电极507、栅电极508和侧壁绝缘层510为掩模对作为n沟道晶体管的区域的半导体层注入杂质元素，从而形成高浓度杂质区域。注入杂质元素之后去除抗蚀剂掩模。这里，对作为n沟道晶体管的区域的半导体层进行注入，使之以1×1019/cm3至1×1020/cm3的浓度包含磷(P)，从而形成呈现n型的高浓度杂质区域。结果，在作为n沟道晶体管的区域的半导体层中以自对准方式形成沟道形成区域521a、用作LDD区域的一对低浓度杂质区域519a、用作源区或漏区的一对高浓度杂质区域517a、沟道形成区域521c、用作LDD区域的一对低浓度杂质区域519c、用作源区或漏区的一对高浓度杂质区域517c。与此同时，在作为电容的区域的半导体层中以自对准方式形成第一杂质区域521b、第二杂质区域519b、第三杂质区域517b。第一杂质区域521b在隔着栅极绝缘层而重叠于栅电极506的区域中形成。再有，在形成栅电极506之前，在第一杂质区域521b中选择性地添加有高浓度的杂质元素。因此，第一杂质区域521b的杂质浓度大于沟道形成区域521a及沟道形成区域521c的杂质浓度。用作LDD区域的低浓度杂质区域519a及低浓度杂质区域519c以及第二杂质区域519b，形成在侧壁绝缘层510的下方。
再有，这里示出的结构是：在n沟道晶体管包含的半导体层中形成LDD区域，而在p沟道晶体管包含的半导体层中不形成LDD区域，但本发明并以此为限，也可以在n沟道晶体管和p沟道晶体管双方的半导体层中形成LDD区域。
接着，在通过溅射法、LPCVD法或等离子体CVD法形成包含氢的第四绝缘层522之后，进行添加有半导体层的杂质元素的活性化处理及氢化处理。杂质元素的活性化处理及氢化处理采用在炉中的热处理(300℃至550℃、1小时至12小时)或采用基于灯光源的RTA法。含氢的第四绝缘层522例如采用通过等离子体CVD法获得的氮氧化硅层。这里，含氢的第四绝缘层522的厚度设为50nm至200nm。此外，在用促进晶化的金属元素(一般为镍)来使半导体层晶化的情况下，可在活性化的同时进行用以减少沟道形成区域中的镍的吸杂。含氢的第四绝缘层522为层间绝缘层的第一层。
接着，通过溅射法、LPCVD法或等离子体CVD法形成成为层间绝缘层的第二层的第五绝缘层523。使用如氧化硅层、氮化硅层或氧氮化硅层等的绝缘层的单层或叠层作为第五绝缘层523。这里，第五绝缘层523的厚度为300nm至800nm。
接着，在第五绝缘层523上形成抗蚀剂掩模，选择性地蚀刻第四绝缘层522及第五绝缘层523而形成到达第一电极509的第一开口520。在蚀刻之后，去除抗蚀剂掩模。第一开口520的直径可为约1μm至6μm，在本实施例中第一开口520的直径为2μm。
经过了前述各工序的半导体装置的截面图相当于图8A。
接着，通过溅射法、LPCVD法或等离子体CVD法层叠而形成氧氮化硅层和非晶硅层。在本实施例中，用等离子体CVD法依次层叠而形成厚度为3nm至5nm的氧氮化硅层和厚度为30nm的非晶硅层。接下来，形成抗蚀剂掩模，选择性地蚀刻非晶硅层和氧氮化硅层，从而形成重叠于第一开口520的氧氮化硅层524a及非晶硅层524b。氧氮化硅层524a、非晶硅层524b成为反熔丝的电阻材料层。蚀刻之后，去除抗蚀剂掩模。
经过了前述各工序的半导体装置的截面图相当于图8B。
接着，形成抗蚀剂掩模，选择性地蚀刻第四绝缘层522及第五绝缘层523，从而分别形成到达半导体层的接触孔、到达栅电极的接触孔和到达第一电极509的第二开口。蚀刻之后，去除抗蚀剂掩模。
经过了前述各工序的半导体装置的截面图相当于图8C。
以含氟酸的蚀刻剂去除露出的半导体层表面及露出的第一电极509表面的氧化膜，同时清洗露出的半导体层的表面及露出的第一电极509表面。
接着，通过溅射法形成导电层，以形成反熔丝的上部电极或薄膜晶体管的源电极及漏电极等。该导电层使用如下材料的单层或叠层形成，即钨、钛、铝、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁等单一元素、或者它们的合金或化合物。但是，在叠层导电层的情况下，因为用作反熔丝的上部电极，所以与非晶硅层524b接触的一层优选使用与硅起反应的材料。另外，因为该导电层也用作薄膜晶体管的源电极及漏电极，优选使用与构成薄膜晶体管的半导体层的接触电阻值较低的材料。例如，使用由钛层、含微量硅的铝层、钛层形成的三层结构，或者由钛层、含镍和碳的铝合金层、钛层形成的三层结构。在本实施例中，采用由厚度为100nm的钛层、厚度为350nm的纯铝层、厚度为100nm的钛层形成的三层结构。另外，在本实施例中示出了用钨层作为反熔丝的下部电极材料并用钛层作为上部电极的实例，但是对于材料并无特别的限定，只要能够将电阻材料层从高电阻变为低电阻即可，因此可以将相同的材料用作反熔丝的下部电极及上部电极。在将相同的材料用作反熔丝的下部电极及上部电极的情况下，用选自钨、钛、铝、镍、铬、钼、钽、钴、锆、钒、钯、铪、铂、铁等单一元素、或者它们的合金或化合物的材料的单层或叠层结构来形成。
接着，形成抗蚀剂掩模，并选择性地蚀刻导电层，从而形成用作源电极或漏电极的导电层525、导电层526、导电层527、导电层528、导电层529、导电层530、导电层531、导电层532、导电层533、导电层534、作为栅引出布线的布线535、布线536、布线537、布线538、布线539、存储器部的第二电极540及第三电极541、天线部的第四电极542。第二电极540重叠于第一开口520，成为反熔丝的上部电极。另外，第三电极541重叠于第二开口，并与第一电极509电连接。再有，第四电极542与天线部及电源部的薄膜晶体管电连接，但这里未图示。在蚀刻之后，去除抗蚀剂掩模。
经过了前述各工序的半导体装置的截面图相当于图8D。在本实施例中，可在同一个衬底上形成逻辑电路部550的薄膜晶体管、存储器部552的薄膜晶体管及反熔丝560、天线部及电源部554的薄膜晶体管。这里示出设置在逻辑电路部550中的p沟道晶体管和n沟道晶体管、设置在存储器部552中的p沟道晶体管和反熔丝560、设置在天线部及电源部554中的电容和n沟道晶体管的截面图。再有，设置在存储器部552中的薄膜晶体管也可为n沟道晶体管，对此本发明并无特别限定。另外，在天线部及电源部554中也可以设有p沟道晶体管。这里，为方便起见仅示出一个n沟道晶体管。
接着，形成覆盖逻辑电路部550的薄膜晶体管、存储器部552的薄膜晶体管及反熔丝、天线部及电源部554的薄膜晶体管的第6绝缘层543。可以使用包含氧化硅的绝缘层或由有机树脂构成的绝缘层作为第六绝缘层543，但是为提高无线芯片的可靠性，优选采用包含氧化硅的绝缘层。另外，由于在用丝网印刷法形成天线时要求具有平坦性，因此最好通过涂布法并由有机树脂构成绝缘层。实施者可适当选择形成第六绝缘层543的材料。另外，之后形成的天线也可以形成到重叠于逻辑电路部550及存储器部552的区域。在此情况下，第六绝缘层543也用作将逻辑电路部550中的元件和存储器部552的元件与天线绝缘的层间绝缘层。在作为环形(例如，环形天线)或者螺旋形的情况下，天线的两端中的一方由形成于下层的布线引导，因此最好设置第六绝缘层543。然而，在利用微波方式，并作为线状(例如偶极天线)或者形成为平整的形状(例如平板天线)等天线的情况下，将之后形成的天线配置为不重叠于逻辑电路部及存储器部，因此不必设置第六绝缘层543。
接着，形成抗蚀剂掩模，并选择性地蚀刻第六绝缘层543而形成到达第三电极541的第三开口和到达第四电极542的第四开口。在蚀刻之后，去除抗蚀剂掩模。
经过了前述各工序的半导体装置的截面图相当于图9A。
接着，在第六绝缘层543上形成金属层。作为金属层，使用选自Ti、Ni、Au中的单层或它们的叠层。接着，形成抗蚀剂掩模，并选择性地蚀刻金属层，从而在第一电极509的引出布线部562中形成引出布线544，并形成天线的基底层545。再有，也可用金属掩模通过溅射法选择性地形成这里的引出布线544及基底层545，而不使用抗蚀剂掩模。通过设置天线的基底层545，可以确保大的与天线的接触面积。另外，根据电路设计的布局图，引出布线544也可不必特意形成。
经过了前述各工序的半导体装置的截面图相当于图9B。
在天线基底层545上形成天线546。天线546可以在通过溅射法形成Al或Ag等的金属层之后，进行选择性蚀刻并加工为所期望的形状，或通过丝网印刷法而形成。丝网印刷法是指通过使用丝网版和称为涂刷器(squeegee)的橡皮、塑料或金属的刮刀，将设在丝网版上的墨汁或膏转印到设于丝网版的对侧的工件(work)上的方法，该丝网版上形成有通过在由金属或高分子化合物纤维的网眼构成的版基上以感光性树脂形成预定的图案。丝网印刷法具有以低成本在较大面积上形成图案的优点。
经过了前述的工序的半导体装置的截面图相当于图9C。在本实施例中，在同一衬底上形成逻辑电路部550的薄膜晶体管、存储器部552的薄膜晶体管及反熔丝以及天线部及电源部554的薄膜晶体管及天线。
接着，进行剥离以去除金属层502及衬底501。剥离可以在金属氧化物层内、第一绝缘层503和金属氧化物层的界面或金属氧化物层和金属层502的界面发生，可用较小的力从衬底501剥离成为无线芯片的第一绝缘层503的上层侧。另外，当去除金属层502及衬底501时，可将固定衬底贴合在设有天线的一侧。
接着，利用切割器、切断装置等将形成有多个无线芯片的薄片分割成各个无线芯片。另外，若剥离时采用分别取出每个无线芯片来剥离的方法，则不必进行该分割工序。
接着，将无线芯片固定于片状的基体。作为片状的基体，可以采用塑料、纸、预浸料、陶瓷片等。既可采用以两个片状基体夹住无线芯片而固定的方式，也可采用靠粘合层固定在一个片状基体上的方式。作为粘合层，可使用诸如反应固化型粘结剂、热固化型粘结剂、紫外线固化型粘结剂等光固化型粘结剂、嫌气型粘结剂等各种固化型粘结剂。另外，也可以在纸的形成中配置无线芯片，在一片纸的内部设置无线芯片。
经过上述工序的无线芯片的存储器由根据本发明的反熔丝构成。该反熔丝处于选自如下三种状态的一种状态，即作为初始状态的“第一状态”、进行写入的状态的“第二状态”及“第三状态”。“第一状态”、“第二状态”及“第三状态”的电阻值彼此不同。另外，“第二状态”及“第三状态”是通过对“第一状态”进行写入而得到的状态。再有，如上述那样，存储器由多个反熔丝构成，以块单位进行写入。另外，以块单位区别已写入数据或未写入数据。在未写入块中，存在处于“第一状态”的反熔丝，在已写入块中只配置处于“第二状态”或“第三状态”的反熔丝。处于“第一状态”的反熔丝通过写入而变为“第二状态”或“第三状态”。然而通过写入而一旦变为“第二状态”的反熔丝即使再次写入也不变为“第三状态”、“第一状态”。同样地，变为“第三状态”的反熔丝即使再次写入也不变为“第二状态”、“第一状态”。在构成无线芯片的存储器中的已写入块中配置有处于“第二状态”的反熔丝和处于“第三状态”的反熔丝。然后，通过使“第二状态”和“第三状态”对应于二值数据，进行数据写入。如上所述，处于“第二状态”或“第三状态”的反熔丝即使再次写入，也不变为其他状态如不同的写入状态或初始状态。因此，不用担心一旦写入无线芯片的数据被窜改。另外，若在无线芯片中留存具有处于“第一状态”的反熔丝的未写入块，则可实现能够写入(追记)新的数据的追记型存储器。再有，也能以反熔丝单位进行数据的写入和已写入和未写入的区别。
在无线芯片制造时或制造之后，该无线芯片通过写入而将所有的反熔丝作为变为“第二状态”或“第三状态”，从而提供固定于二值数据而写入数据的、仅由已写入块构成的ROM。另外，在作为无线芯片而提供的阶段中，使具备处于“第一状态”的反熔丝的未写入块存在，可以作为能够写入新数据的追记型存储器。在作为追记型存储器的情况下，既可以采用只由未写入块构成的结构，也可以采用未写入块和已写入块混合存在的结构。在任何情况下，对一旦写入的数据都不可能被窜改，再者，也可以提供根据需要而可随时追记的无线芯片。例如，将固定在柔性的片状基体上的无线芯片贴到具有曲面的物品上，然后可以对该无线芯片包含的反熔丝型存储器进行数据的输入。
本实施例可以与实施方式自由组合。
实施例2
在本实施例中，说明用作无线芯片的半导体装置的结构及动作例。
本实施例所示的半导体装置是具有非接触地进行数据通信的功能的无线芯片。图6A所示的半导体装置600的框图是其一例，由高频电路601、电源电路620、复位电路603、时钟产生电路604、数据解调电路605、数据调制电路606、控制其它电路的控制电路607、存储电路608以及天线609构成。
存储电路608具有由根据本发明的反熔丝构成的存储器。另外，存储电路608有时具有对在上述实施方式4、实施例1中作为驱动电路部的一部分说明的存储器进行写入的电路、或读出写入存储器的数据的电路。再者，除了由该反熔丝构成的存储器，存储电路608还可以具有其他结构的存储器。作为其他结构的存储器可以举出DRAM、SRAM、FeRAM、PROM、EPROM、EEPROM、闪存等。再有，存储电路608具有由该反熔丝构成的存储器，具备上述反熔丝的存储器既可以为ROM，也可以为一次写入存储器。注意，已写入的反熔丝一定处于“第二状态”或“第三状态”中的一种状态。另外，在采用一次写入存储器中，存在有处于“第一状态”的反熔丝。
高频电路601是由天线609接收信号的电路，并且是将数据调制电路606所接收的信号从天线609输出的电路。电源电路602是由接收信号产生电源电位的电路。复位电路603是产生复位信号的电路。时钟信号产生电路604是基于从天线609输入的接收信号产生各种时钟信号的电路。数据解调电路605是解调接收信号并将该信号输出到控制电路607的电路。数据调制电路606是调制从控制电路607接收的信号的电路。另外，作为控制电路607，这里设置有取码电路611、判码电路612、CRC判定电路613以及输出单元电路614。再有，取码电路611是分别提取传送到控制电路607的指令所包括的多个代码的电路。判码电路612是将被提取的代码与基准代码比较而判定指令内容的电路。CRC判定电路613是基于被判定的代码检测出是否存在发送错误等的电路。
接着，对上述半导体装置600的一个动作例进行说明。首先，天线609接收无线信号。无线信号经由高频电路601传送到电源电路602，并且产生高电源电位(以下，称为VDD)。VDD馈送给构成半导体装置600的各种电路。另外，经由高频电路601传送到数据解调电路605的信号被解调(以下，称为解调信号)。而且，经由高频电路601而通过复位电路603及时钟信号产生电路604的信号以及解调信号被传送到控制电路607。传送到控制电路607的信号由取码电路611、判码电路612及CRC判定电路613等进行分析。然后，根据被分析的信号，在存储电路608内写入数据，或者将写入存储电路608内的半导体装置600的数据输出。
在存储电路608内写入数据时，例如通过以块单位对存储电路608具有的反熔丝写入数据来将数据写入。此时，对于写入数据的块的反熔丝一定进行写入，该反熔丝从初始状态的“第一状态”变为“第二状态”，或从“第一状态”变为“第三状态”。对于该反熔丝的写入既可以根据无线信号直接执行，也可以经由命令对存储器进行写入的电路执行。注意，即使对已处于“第二状态”的反熔丝，根据上述被分析的信号进行写入，反熔丝也不变为“第一状态”、“第三状态”。再有，即使根据上述被分析的信号对已处于“第三状态”的反熔丝进行写入，反熔丝也不变为“第二状态”、“第一状态”。因此，一旦写入的数据不能被重写。另外，通过使具有处于“第一状态”的反熔丝的未写入块存在，可以写入新的数据。然而，当存储电路608具备由该反熔丝构成的存储器之外的存储器时，则不受限于此。
在输出写入在存储电路608内的数据时，根据被分析的信号读出写入存储电路608内的数据。存储电路608具有由该反熔丝构成的存储器，在已写入块中通过处于“第二状态”或“第三状态”的反熔丝写入数据。该反熔丝的读出既可以根据无线信号直接执行，也可经由命令对写入存储器的数据进行读出的电路执行。
被输出的半导体装置600的数据由输出单元电路614编码。再者，被编码的半导体装置600的数据经由数据调制电路606由天线转换为无线信号发送。注意，低电源电位(下面称为VSS)在构成半导体装置600的各种电路中共用，并且可将VSS作为VGND来使用。
这样的半导体装置600通过利用可以进行无线信号的接收/发送、发送或者接收的通信装置(例如读/写器或具有读取和写入中任一功能的通信装置)，可以根据无线信号写入数据。另外，可根据无线信号读取写入半导体装置600的数据。
再有，半导体装置600既可以为不装电源(电池)而利用电磁波对各种电路供应电源电压的方式，也可以为装有电源(电池)并利用电磁波和电源(电池)对各种电路供应电源电压的方式。
接着，说明一例用作无线芯片的根据本发明的半导体装置的使用方式。图6B示出便携式数据终端3200和产品3220。
便携式数据终端3200具备显示部3210，其侧面具备通信单元3202。作为通信单元3202的实例，可以举出具备有读取信号的功能及发送信号的功能的读/写器、只具备读取信号的功能的读取器或者具备发送信号的功能的写入器。
产品3220附装有半导体装置600。半导体装置600用作上述的无线芯片，例如可以写入各种各样的数据如产品3220的原材料或原产地等。注意，在写入了数据的块中例如建立标志，以便被判断为已写入。根据本发明的半导体装置600因为具有防止一旦写入的数据被窜改的结构，不可能将原材料或原产地重写为假数据。另外，使半导体装置600中有未写入块存在，可以追记新的数据，例如可以在未写入块中写入各生产工序的检查结果或流通过程的记录等。在此情况下，设置多个未写入块，以能够在各生产工序中写入。写入数据后的未写入块，被判断为已写入。
将具备通信单元3202的便携式数据终端3200靠拢附装在产品3220上的半导体装置600。通信单元3202可以读取写入到半导体装置600的数据，并且在显示部3210上显示产品3220的原材料或原产地、各生产工序的检查结果、流通过程的记录等的数据。
另外，如图6C所示，此外，当在传送带上传送贴有半导体装置产品3220时，可以利用通信单元3240读取半导体装置600的数据来进行对产品3220的检查。再者，可以利用通信单元3240对半导体装置600作为数据写入检查是否合格。如此，通过将根据本发明的半导体装置应用于系统，可以简单地获取数据，并实现高功能化和高附价值化。另外，可防止一旦写入的数据被窜改，并可以防止产品被仿冒。
再有，除了上述以外，本发明的半导体装置的用途广泛，还可以应用于需要确认对象物的关于生产、流通、销售、管理等的数据的任何商品。例如，可以设置在纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、随身携带物品、货物、交通工具、食品、衣物、保健用品、生活用品、药品以及电子设备等上而加以使用。这些实例用图7A至7H进行说明。在图7A至7H中，说明作为半导体装置600而设置无线芯片700的实例。
纸币和硬币是在市场中流通的通货，并包括在特定领域中作为货币流通的票据(代金券)、纪念硬币等。有价证券是指支票、证券、期票等(参照图7A)。证书是指驾驶执照、居民卡等(参照图7B)。交通工具是指自行车等的车辆、船舶等(参照图7C)。包装容器是指用于包装盒饭等的纸、塑料瓶等(参照图7D)。书籍是指书、本等(参照图7E)。记录介质是指DVD软件、录像带等(参照图7F)。随身携带物品是指提包、眼镜等(参照图7H)。货物是指行李、递送包裹等(参照图7G)。无记名债券是指邮票、粮票、各种礼品票等。食品是指食料品、饮料等。衣物是指衣服、鞋等。保健用品是指医疗设备、保健设备等。生活用品是指家具、照明装置等。药品是指医药、农药等。电子设备是指液晶显示装置、EL显示装置、电视机(电视接收机或薄型电视接收机)、便携式电话机等。
通过将无线芯片700设置在纸币、硬币、有价证券、证书、无记名债券等上，可以防止仿冒。另外，通过将无线芯片700设置在包装容器、书籍、记录介质等、随身携带物品、食品、生活用品、货物、以及电子设备等上，可以实现检查系统或租赁店的系统等的效率化。通过将无线芯片700设置在交通工具、保健用品、药品、货物等上，可以防止对它们的仿冒或偷窃。另外，若用于药品，则可以防止用药错误。作为设置无线芯片700的方法，可以贴在物品表面上，或埋于物品中。例如，若为书籍，可埋入于纸中，若为由有机树脂构成的封装件，则可埋入于有机树脂中。另外，通过将半导体装置嵌入到动物等生物中，可以容易识别各个生物。例如，通过将具有传感器的半导体装置安装或嵌入到家畜等生物中，不仅可以识别生年、性别或种类等，而且可以容易管理当前的体温等健康状态。
尤其是，可将应用本发明的无线芯片有效地用于食品的可追溯性(traceability)。应用本发明的无线芯片具有可输入新数据但一旦写入的数据不能被重写的结构。因此，在食品的生产、流通、销售的各阶段中经营者不同时，后续经营者不能窜改先前经营者写入的数据。例如，可以防止销售者窜改生产者写入的使用期限等的数据而伪造标识等。
以下，描述将应用本发明的无线芯片用于食品的可追溯性的实例。例如，说明用于牛肉流通的实例。
首先，作为对象的肉牛A如在牧场S出生。肉牛A的管理者(牛的饲养者、共同哺育·培育中心、繁殖中心、育肥中心的管理者或者牧场的管理者等。本例中是牧场S的管理者)登记出生等，并被分配肉牛A的个体识别号码。个体识别号码例如为十位数的号码，该号码中编入生产地或管理者的特定编号。个体识别号码例如作为耳标附在肉牛A上。
此时，将预先在预定的块中写入个体识别号码的无线芯片装入耳标。通过将根据本发明的半导体装置作为装入耳标的无线芯片使用，可以防止个体识别号码的窜改。当然，也可以在对肉牛A附上耳标A之后写入个体识别号码，但是优选将预先写入个体识别号码的无线芯片分配到各个体，以防止写入错误的号码而存在个体识别号码重复等情况，从而容易管理。
在装入耳标的无线芯片中最好还写入牛的名字、性别、种别以及血统等。因而，最好在无线芯片中存在多个未写入块，以可将必要的数据随时写入未写入块。当然，未写入块被写入随时数据之后，就被判断为已写入块。将本发明用于装入耳标的无线芯片，可以防止一旦写入的数据被窜改。再有，在装入耳标的无线芯片中写入的数据的内容，由读/写器等收/发器读取并登记在管理服务器中。
另外，在肉牛A被屠宰前移动到其他管理者(育肥中心等)时，将去处等数据随时写入在无线芯片中的未写入块中。再有，在对无线芯片写入新数据时，利用读/写器等收/发器进行读取，并将其内容登记在管理服务器中。
例如在屠宰场T中屠宰肉牛A而成为牛肉。被屠宰的肉牛A一般作为带骨肉A’从屠宰场T流通到食肉加工经营者。复制被屠宰前写入的无线芯片的数据，作为新的无线芯片贴到带骨肉A’上。在存在多个A’的情况下，将复制的无线芯片贴到所有的带骨肉A’。当然，通过将本发明应用于复制的无线芯片，可防止数据的窜改。肉牛A的屠宰者(食肉处理场或食肉中心的管理者等。本例中为屠宰场T的管理者)将屠宰的日期、屠宰地点等写入贴到带骨肉A’的无线芯片的未写入块中。当然，也可在对复制的无线芯片写入屠宰的日期等的数据之后，将无线芯片贴到作为对象的带骨肉A’上。另外，在未写入块中写入带骨肉A’的等级、重量、出货对方、出货日等。再有，用读/写器等收/发器读取在无线芯片中写入的数据内容，并登记在管理服务器中。
例如食肉加工经营者U将带骨肉A’加工为部分肉A”。从食肉加工经营者U以经加工的带骨肉A’作为多个部分肉A”流通到零售商或特定的食品供应者等。复制贴到带骨肉A’的无线芯片的数据，并贴到各部分肉A”上。当然，通过将本发明用于复制的无线芯片，可防止数据被窜改。带骨肉A’的加工者(本例中为食肉加工经营者U)在未写入块中写入部分肉A”的重量、供货厂商、供货日期、出货对方、出货日等。再有，利用读/写器等收/发器读取无线芯片写入的数据的内容，并登记在管理服务器中。
然后，例如零售商V将部分肉A”加工为精肉A”’，对消费者W出售。零售商V复制贴到部分肉A”上的无线芯片的数据，并在复制的无线芯片的未写入块中写入供货厂商和供货日期等，在出售各精肉A”’时贴上。当然，通过将本发明用于复制的无线芯片，可防止数据被窜改。用读/写器等收/发器读取无线芯片中写入的数据内容，并登记在管理服务器中。如此，可以在从牧场S至零售商V的流通过程中，随时对未写入块写入数据。另外，因为被写入数据之后的未写入块被判断为已写入块，从而不用担心数据会被窜改。
购买精肉A”’或考虑购买的消费者W可以利用设置在零售店等的信息阅览系统来阅览贴到该精肉A”’上的无线芯片中的已写入块写入的数据。作为信息阅览系统，如可以利用读/写器等的收/发器读取无线芯片中写入的数据，并将写入在已写入块中的数据在与该收/发机及管理服务器联动的个人计算机上显示。
这里说明的肉牛及牛肉的可追溯性，利用了应用本发明的无线芯片。本发明可以防止一旦写入的数据被窜改。因此，如肉牛及牛肉的可追溯性那样，在将本发明用于各阶段中管理者不同的生产·流通过程的情况下，当变更管理者时可以防止前阶段的数据被重写。在上述实例中，可以防止如下的不正当行为：零售商V重写出生地等的原产地或牛肉的等级等来虚假标示，从而以高价出售牛肉等。因此，消费者W可以阅览正确的数据，防止因虚假标示而遭受不利。再有，这里以将本发明用于肉牛及牛肉的可追溯性为例作了说明，但是不言而喻，本发明可以广泛应用于其他食品、特产品、工艺品等。
另外，将应用本发明的无线芯片用于机场的货物检查、管理等也是有效的。如上述那样，应用本发明的无线芯片具有如下结构：可以对未写入块写入新的数据，然而一旦写入的数据(已写入块的数据)不能被重写。因此，若行李持有者的数据已写入无线芯片，则他人就不能重写持有者的数据，因此可防止偷窃等。另外，在写入行李检查系统是否合格的判定时，即使要将危险物品带进，但是一旦数据写入为：“不可带进飞机”就不能被重写，因此可确保安全性。
如上所述，在应用本发明的无线芯片中，不应当被窜改的数据都以将“第二状态”或“第三状态”的已写入状态对应于二值数据的方式而被写入。通过不设未写入状态的存储元件，可以防止数据被窜改。当然，也可以留有未写入状态的存储元件，以用未写入状态的元件进行追记。
注意，本实施例可以与其他实施方式及实施例自由组合。
本说明书根据2007年12月14日在日本专利局受理的日本专利申请编号2007-323241而制作，所述申请内容包括在本说明书中。

Claims (20)

1.一种存储器，包括：
具有第一电极、第二电极以及布置在第一电极和第二电极之间的硅层的存储元件，
其中：
所述存储元件可处于第一状态、第二状态和第三状态，
对处于第一状态的所述存储元件写入第一数据，结果使第一电极的电位比第二电极的电位高，从而有所述存储元件处于所述第二状态，
对处于第一状态的所述存储元件写入第二数据，结果使第二电极的电位比第一电极的电位高，从而有所述存储元件处于所述第三状态，
当处于第一状态的所述存储元件的电阻值为R1、处于第二状态的所述存储元件的电阻值为R2、处于第三状态的所述存储元件的电阻值为R3时，满足R1>R2>R3。
2.根据权利要求1所述的存储器，其中第一电极和第二电极各自包含钨或钛。
3.根据权利要求1所述的存储器，其中所述硅层包含非晶硅。
4.根据权利要求1所述的存储器，还包括具有多个晶体管的驱动电路，且其中所述存储元件和所述驱动电路形成在衬底上。
5.根据权利要求1所述的存储器，还包括天线。
6.根据权利要求1所述的存储器，其中：
处于第二状态的所述存储元件不能变为第一状态，并且
处于第三状态的所述存储元件不能变为第一状态和第二状态。
7.一种存储器，包括：
具有第一电极、第二电极以及布置在该第一电极和第二电极之间的硅层及绝缘层的存储元件，
其中：
所述存储元件可处于第一状态、第二状态和第三状态，
对处于第一状态的所述存储元件写入第一数据，结果使第一电极的电位比第二电极的电位高，从而有所述存储元件处于第二状态，
对处于第一状态的所述存储元件写入第二数据，结果使第二电极的电位比第一电极的电位高，从而有所述存储元件处于第三状态，
当处于第一状态的所述存储元件的电阻值为R1、处于第二状态的所述存储元件的电阻值为R2、处于第三状态的所述存储元件的电阻值为R3时，满足R1>R2>R3。
8.根据权利要求7所述的存储器，其中第一电极和第二电极各自包含钨或钛。
9.根据权利要求7所述的存储器，其中所述硅层包含非晶硅。
10.根据权利要求7所述的存储器，还包括具有多个晶体管的驱动电路，其中所述存储元件和所述驱动电路形成在衬底上。
11.根据权利要求7所述的存储器，还包括天线。
12.根据权利要求7所述的存储器，其中：
处于第二状态的所述存储元件不能变为第一状态，并且
处于第三状态的所述存储元件不能变为第一状态和第二状态。
13.根据权利要求7所述的存储器，其中所述绝缘层包含氧氮化硅。
14.一种存储器，包括：
具有第一电极、第二电极以及布置在第一电极和第二电极之间的硅层及绝缘层的存储元件，
其中：
所述存储元件可处于第一状态、第二状态和第三状态，
对处于第一状态的所述存储元件写入第一数据，结果使第一电极的电位比第二电极的电位高，从而有所述存储元件处于第二状态，
对处于第一状态的所述存储元件写入第二数据，结果使第二电极的电位比第一电极的电位高，从而有所述存储元件处于第三状态，
当处于所述第一状态的所述存储元件的电阻值为R1、处于所述第二状态的所述存储元件的电阻值为R2、处于所述第三状态的所述存储元件的电阻值为R3时，满足R1>R2>R3，
处于第二状态的所述存储元件对应于被写入“0”和“1”之一方的存储元件，
处于第三状态的所述存储元件对应于被写入“0”和“1”之另一方的存储元件。
15.根据权利要求14所述的存储器，其中第一电极和第二电极各自包含钨或钛。
16.根据权利要求14所述的存储器，其中所述硅层包含非晶硅。
17.根据权利要求14所述的存储器，还包括具有多个晶体管的驱动电路，其中所述存储元件和所述驱动电路形成在衬底上。
18.根据权利要求14所述的存储器，还包括天线。
19.根据权利要求14所述的存储器，其中：
处于第二状态的所述存储元件不能变为第一状态，并且
处于第三状态的所述存储元件不能变为第一状态和第二状态。
20.根据权利要求14所述的存储器，其中所述绝缘层包含氧氮化硅。
CN200810190316.6A 2007-12-14 2008-12-15 存储器及半导体装置 Expired - Fee Related CN101458966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007323241 2007-12-14
JP2007-323241 2007-12-14
JP2007323241 2007-12-14

Publications (2)

Publication Number Publication Date
CN101458966A true CN101458966A (zh) 2009-06-17
CN101458966B CN101458966B (zh) 2015-04-01

Family

ID=40752007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810190316.6A Expired - Fee Related CN101458966B (zh) 2007-12-14 2008-12-15 存储器及半导体装置

Country Status (4)

Country Link
US (1) US8735885B2 (zh)
JP (1) JP5371400B2 (zh)
CN (1) CN101458966B (zh)
TW (1) TWI478408B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011744A (zh) * 2011-11-01 2014-08-27 艾利丹尼森公司 具有射频识别和电子物品监视功能的双模芯片
CN104463266A (zh) * 2014-10-31 2015-03-25 江苏凯路威电子科技有限公司 Rfid防伪方法及芯片
CN106372498A (zh) * 2016-09-05 2017-02-01 杭州华三通信技术有限公司 一种软件保护的方法和装置
CN108388815A (zh) * 2016-02-03 2018-08-10 力旺电子股份有限公司 具有自我保护和防复制功能的电子装置及相关方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
JP5641840B2 (ja) * 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
US8519509B2 (en) * 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10446248B1 (en) 2018-04-23 2019-10-15 Micron Technology, Inc. Non-volatile memory devices and systems with read-only memory features and methods for operating the same
US11049565B2 (en) 2018-04-23 2021-06-29 Micron Technology, Inc. Non-volatile memory devices and systems with volatile memory features and methods for operating the same
CN113540076A (zh) * 2021-07-20 2021-10-22 立讯电子科技（昆山）有限公司 一种开关元件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680087A2 (en) * 1994-04-28 1995-11-02 Canon Kabushiki Kaisha Semiconductor devices utilising silicide reaction for manufacturing adaptable interconnections
CN1169016A (zh) * 1996-03-01 1997-12-31 三菱电机株式会社 半导体存储装置
CN1519861A (zh) * 2003-01-10 2004-08-11 松下电器产业株式会社 半导体存储装置
US20070258285A1 (en) * 2006-04-11 2007-11-08 Oki Electric Industry Co., Ltd. Non-volatile memory

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US825694A (en) * 1905-03-29 1906-07-10 Emilio Barbaroux Means for signaling on automobiles or the like vehicles.
JPS60117660A (ja) 1983-11-30 1985-06-25 Fujitsu Ltd 半導体記憶装置
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
EP0592078A1 (en) * 1992-09-23 1994-04-13 Actel Corporation Antifuse element and fabrication method
US5426614A (en) * 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
JPH07263647A (ja) * 1994-02-04 1995-10-13 Canon Inc 電子回路装置
US5468680A (en) * 1994-03-18 1995-11-21 Massachusetts Institute Of Technology Method of making a three-terminal fuse
EP0915421B1 (en) * 1996-03-01 2001-03-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of preventing malfunction due to disconnection of column select line or word select line
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US20030062594A1 (en) * 2001-10-01 2003-04-03 Chin-Yang Chen Anti-fuse structure with low on-state resistance and low off-state leakage
US7038248B2 (en) * 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
US20040108573A1 (en) * 2002-03-13 2004-06-10 Matrix Semiconductor, Inc. Use in semiconductor devices of dielectric antifuses grown on silicide
US6946719B2 (en) * 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US6690597B1 (en) * 2003-04-24 2004-02-10 Hewlett-Packard Development Company, L.P. Multi-bit PROM memory cell
EP1714294B1 (en) * 2004-02-10 2016-04-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
JP4515134B2 (ja) 2004-04-06 2010-07-28 成田国際空港株式会社 航空手荷物管理システム
JP2005045282A (ja) * 2004-10-04 2005-02-17 Foundation For Advancement Of International Science 半導体装置
JP5046525B2 (ja) * 2005-02-28 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7224630B2 (en) * 2005-06-24 2007-05-29 Freescale Semiconductor, Inc. Antifuse circuit
TWI411095B (zh) * 2005-09-29 2013-10-01 Semiconductor Energy Lab 記憶裝置
JP5027470B2 (ja) * 2005-09-29 2012-09-19 株式会社半導体エネルギー研究所 記憶装置
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7649798B2 (en) * 2006-08-17 2010-01-19 Broadcom Corporation Memory device using antifuses
CN102646681B (zh) * 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
EP2076923B1 (en) * 2006-10-24 2012-08-15 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device including storage device and method for driving the same
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
JP5263757B2 (ja) * 2007-02-02 2013-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US7701746B2 (en) * 2007-06-28 2010-04-20 Sandisk 3D, Llc Method of making memory cell with voltage modulated sidewall poly resistor
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7872934B2 (en) * 2007-12-14 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for writing data into memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680087A2 (en) * 1994-04-28 1995-11-02 Canon Kabushiki Kaisha Semiconductor devices utilising silicide reaction for manufacturing adaptable interconnections
CN1169016A (zh) * 1996-03-01 1997-12-31 三菱电机株式会社 半导体存储装置
CN1519861A (zh) * 2003-01-10 2004-08-11 松下电器产业株式会社 半导体存储装置
US20070258285A1 (en) * 2006-04-11 2007-11-08 Oki Electric Industry Co., Ltd. Non-volatile memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011744A (zh) * 2011-11-01 2014-08-27 艾利丹尼森公司 具有射频识别和电子物品监视功能的双模芯片
CN104463266A (zh) * 2014-10-31 2015-03-25 江苏凯路威电子科技有限公司 Rfid防伪方法及芯片
CN104463266B (zh) * 2014-10-31 2018-07-10 江苏凯路威电子科技有限公司 Rfid防伪方法及芯片
CN108388815A (zh) * 2016-02-03 2018-08-10 力旺电子股份有限公司 具有自我保护和防复制功能的电子装置及相关方法
CN108388815B (zh) * 2016-02-03 2020-10-13 力旺电子股份有限公司 具有自我保护和防复制功能的电子装置及相关方法
CN106372498A (zh) * 2016-09-05 2017-02-01 杭州华三通信技术有限公司 一种软件保护的方法和装置

Also Published As

Publication number Publication date
JP5371400B2 (ja) 2013-12-18
TWI478408B (zh) 2015-03-21
US8735885B2 (en) 2014-05-27
JP2009164587A (ja) 2009-07-23
US20090152549A1 (en) 2009-06-18
CN101458966B (zh) 2015-04-01
TW200937692A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN101458966B (zh) 存储器及半导体装置
JP7250882B2 (ja) 半導体装置、電子機器
KR101529057B1 (ko) 반도체 장치 및 메모리의 데이터 기록 방법
JP5604567B2 (ja) 半導体装置
US8193532B2 (en) Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
CN101154823B (zh) 无线蓄电装置、具备它的半导体装置及其工作方法
US8344888B2 (en) Semiconductor device
US8816484B2 (en) Semiconductor device
CN103500700B (zh) 半导体装置的制造方法
US8698220B2 (en) Semiconductor device having concentration difference of impurity element in semiconductor films
JP5422138B2 (ja) 半導体装置の作製方法
KR101389119B1 (ko) 발진회로 및 그것을 구비한 반도체장치
US20080186181A1 (en) Wireless system, semiconductor device, and communication device
KR101447051B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150401

Termination date: 20201215