TWI478408B - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TWI478408B
TWI478408B TW097147443A TW97147443A TWI478408B TW I478408 B TWI478408 B TW I478408B TW 097147443 A TW097147443 A TW 097147443A TW 97147443 A TW97147443 A TW 97147443A TW I478408 B TWI478408 B TW I478408B
Authority
TW
Taiwan
Prior art keywords
state
layer
electrode
written
antifuse
Prior art date
Application number
TW097147443A
Other languages
English (en)
Other versions
TW200937692A (en
Inventor
Hajime Tokunaga
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200937692A publication Critical patent/TW200937692A/zh
Application granted granted Critical
Publication of TWI478408B publication Critical patent/TWI478408B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Description

記憶體裝置
本發明係關於一種記憶體及具有記憶體的半導體裝置。本發明特別關於反熔絲型記憶體。本發明還關於能夠以無線方式進行資料的寫入及讀取的半導體裝置。
被稱為RFID(射頻識別)的技術引人注目，並且應用於流通、履歷管理、物品管理、存在資訊管理等各種各樣的領域。RFID狹義地是指利用無線通信技術的資料的交換，並且可以藉由在RFID標籤(也被稱為RF標籤、ID標籤、IC標籤、無線標籤)和讀取寫入器之間進行無線通信，而進行資料的寫入或讀取。
近年來，還研究了在機場的應用，作為一例可舉出航空行李管理系統。例如，專利文獻1記載有利用RFID管理利用者(出國者)的行李的系統。具體地說，藉由將RFID標籤安裝到行李上，並對RFID標籤隨時寫入必要的資料(利用者的姓名、住址、檢查結果等)，並讀取寫入到該RFID標籤的資料而進行管理，以謀求提高保密性、便利性。
專利文獻1：日本專利申請公開第2005-289634號公報
寫入到RFID標籤的資料又被寫入到安裝在RFID標籤上的記憶體。在將RFID用於行李管理的情況下，為防止行李的遺失、偷竊等，最好設置成寫入資料一旦寫入後就不能重寫。因此，最好安裝能夠讀取及僅寫入一旦寫入的一次寫入記憶體。
作為一次寫入記憶體，已知藉由控制導電狀態及非導電狀態來寫入資料的熔絲、反熔絲型等熔絲型元件。反熔絲在製造時處於非導電狀態，藉由提供預定臨界值以上的電信號而變為導電狀態。一般地，在作為記憶體使用時，使二進位資料中的一個對應於利用製造時即初始狀態的非導電狀態(高電阻狀態)，並且使二進位資料中的另一個對應於寫入後的導電狀態(低電阻狀態)。
然而，即使在對記憶體寫入預定資料之後，當將臨界值以上的電信號提供給處於非導電狀態的反熔絲時，還可以使該反熔絲變化為導電狀態。從而，在將反熔絲應用於航空行李管理系統等行李管理的情況下，有可能降低保密性及安全性，如竄改資料而偷盜行李或者在飛機上裝載危險物品，等等。
鑒於上述問題，本發明的目的之一是提供一種防止竄改已寫入資料的記憶體以及半導體裝置。此外，本發明的另一目的是提供一種能夠在製造記憶體後或者在製造半導體裝置後隨時進行新資料寫入的追記型(寫一次讀多次write-once read-many)記憶體。本發明的又一目的是提供一種包括具有防資料竄改的結構的追記型記憶體的無線晶片。
利用多個反熔絲(也稱為反熔絲元件、記憶元件)構成記憶體。反熔絲採用選自“第一狀態”、“第二狀態”以及“第三狀態”中的一種狀態。將“第一狀態”設定為反熔絲的初始狀態，並且將“第二狀態”及“第三狀態”設定為對反熔絲進行了寫入的狀態。
反熔絲的“第二狀態”及“第三狀態”是藉由對“第一狀態”進行寫入而得到的狀態。處於“第二狀態”的反熔絲即使進行寫入，也不變化為其他狀態。同樣地，處於“第三狀態”的反熔絲即使進行寫入，也不變化為其他狀態。就是說，本反熔絲具有如下特性：在處於“第一狀態”的情況下，藉由進行寫入而變化為“第二狀態”或“第三狀態”，但是，在處於“第二狀態”的情況下，即使進行寫入，也不變化為“第一狀態”或“第三狀態”，並且，在處於“第三狀態”的情況下，即使進行寫入，也不變化為“第一狀態”或“第二狀態”。
構成記憶體的反熔絲以塊單位或反熔絲單位寫入資料。在記憶體中，以塊單位或反熔絲單位區別已寫入或未寫入。配置在已寫入塊中的反熔絲、或者已寫入的反熔絲不是處於“第二狀態”就是處於“第三狀態”。在採用塊單位的情況下，既可以由一個塊構成記憶體，也可以由多個塊構成記憶體。此外，塊單位既可以由一個反熔絲構成，也可以由多個反熔絲構成。
藉由如上所述地構成記憶體，已寫入塊的反熔絲不變化為其他狀態，所以不能重寫。此外，藉由使處於“第一狀態”的反熔絲存在於未寫入塊中，可以進行追記。再者，在對有“第一狀態”的反熔絲存在的未寫入塊進行追記來使配置在該塊中的所有反熔絲變化為“第二狀態”或“第三狀態”之後，該塊成為已寫入狀態。因此，藉由追記而成為已寫入狀態的塊的反熔絲處於“第二狀態”或“第三狀態”，而不能重寫。
本發明之一是包括具有選自“第一狀態”、“第二狀態”以及“第三狀態”中的一種狀態的反熔絲的記憶體。反熔絲具有如下特性：在處於“第一狀態”的情況下，藉由進行寫入而變化為“第二狀態”或“第三狀態”，而在處於“第二狀態”的情況下，即使進行寫入，也不變化為“第一狀態”或“第三狀態”，並且，在處於“第三狀態”的情況下，即使進行寫入，也不變化為“第二狀態”或“第一狀態”。而且，使“第二狀態”及“第三狀態”對應於二進位資料的“0”及“1”，或者“1”及“0”。
本發明之一是包括具有選自“第一狀態”、“第二狀態”以及“第三狀態”中的一種狀態的反熔絲的記憶體。處於“第一狀態”的反熔絲在進行利用第一寫入方法的寫入的情況下變化為“第二狀態”，而在進行利用第二寫入方法的寫入的情況下變化為“第三狀態”。此外，在反熔絲處於“第二狀態”的情況下，即使進行寫入，也不變化為“第一狀態”或“第三狀態”，而在處於“第三狀態”的情況下，即使進行寫入，也不變化為“第一狀態”或“第二狀態”。而且，藉由使“第二狀態”及“第三狀態”對應於二進位資料的“0”及“1”或者“1”及“0”來寫入資料。
在上述結構中，第一寫入方法為向第一方向施加電壓的方法，並且第二寫入方法為向與第一方向相反的第二方向施加電壓的方法。
此外，在上述結構中，記憶體所包括的反熔絲具有從“第一狀態”變為“第二狀態”或“第三狀態”的元件結構。
反熔絲的“第一狀態”、“第二狀態”及“第三狀態”分別具有不同的電阻值。此外，反熔絲的電阻按“第一狀態”、“第二狀態”及“第三狀態”的順序降低。就是說，若設第一狀態的電阻值為R1，第二狀態的電阻值為R2，第三狀態的電阻值為R3，則滿足R1>R2>R3的關係。
另外，在上述結構中，反熔絲可以設置成具有第一電極、第二電極以及在所述第一電極和所述第二電極之間由矽層和絕緣層構成的疊層膜即電阻材料層的結構。
此外，本發明之一是設有包含多個反熔絲的記憶體、包含多個薄膜電晶體的驅動電路以及天線的半導體裝置。反熔絲之一處於選自“第一狀態”、“第二狀態”及“第三狀態”中的一種狀態，並且，在反熔絲處於“第一狀態”的情況下，藉由進行寫入而變化為“第二狀態”或“第三狀態”。處於“第二狀態”的反熔絲具有即使進行寫入，也不變化為“第一狀態”或“第三狀態”的特性。另外，處於“第三狀態”的反熔絲具有即使進行寫入，也不變化為“第二狀態”或“第一狀態”的特性。並且，使“第二狀態”及“第三狀態”對應於二進位資料的“0”及“1”或者“1”及“0”。
此外，本發明之一是設有包含多個反熔絲的記憶體、包含多個薄膜電晶體的驅動電路以及天線的半導體裝置。反熔絲處於選自“第一狀態”、“第二狀態”及“第三狀態”中的一種狀態。處於“第一狀態”的反熔絲在進行利用第一寫入方法的寫入的情況下變化為“第二狀態”，而在進行利用第二寫入方法的寫入的情況下變化為“第三狀態”。處於“第二狀態”的反熔絲具有即使進行寫入，也不變化為“第一狀態”或“第三狀態”的特性。處於“第三狀態”的反熔絲具有即使進行寫入，也不變化為“第二狀態”或“第一狀態”的特性。使“第二狀態”及“第三狀態”對應於二進位資料的“0”及“1”或者“1”及“0”。
在上述結構中，第一寫入方法為向第一方向施加電壓的方法，並且第二寫入方法為向與第一方向相反的第二方向施加電壓的方法。
此外，在上述結構中，記憶體所包含的反熔絲具有從“第一狀態”變為“第二狀態”或“第三狀態”的元件結構。
此外，反熔絲的電阻按“第一狀態”、“第二狀態”及“第三狀態”的順序降低。就是說，若設第一狀態的電阻值為R1，第二狀態的電阻值為R2，第三狀態的電阻值為R3，則滿足R1>R2>R3的關係。此外，各電阻值彼此不同。
此外，反熔絲可以設置成具有第一電極、第二電極以及在第一電極和第二電極之間由矽層和絕緣層構成的疊層膜即電阻材料層的結構。
本發明可以實現不能重寫的追記型記憶體。從而，可以實現可防止竄改一旦寫入的資料且可隨時寫入新資料的記憶體。
 實施例模式
以下說明本發明的實施例模式。然而，本發明不局限於以下說明，本領域技術人員容易理解，其形態和細節可以在不脫離本發明的宗旨及其範圍的情況下變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施例模式中記載的內容。注意，在以下說明的本發明的結構中，在不同的附圖之間共用表示相同部分的附圖標記。
實施例模式1
根據本發明的反熔絲採用選自“第一狀態”、“第二狀態”及“第三狀態”中的一種狀態。“第一狀態”、“第二狀態”及“第三狀態”的電特性彼此不同。這三種狀態中的一種狀態是製造反熔絲時的初始狀態，並且其他兩種狀態是藉由對反熔絲提供電信號而寫入的狀態。就是說，本反熔絲有可取得兩種寫入狀態。
此外，根據本發明的記憶體由多個反熔絲構成，並且以塊單位或者反熔絲單位對記憶體寫入資料。在記憶體中，以塊單位或者反熔絲單位來區別為已寫入或未寫入。配置在已寫入塊中的反熔絲或者已寫入的反熔絲必取兩種寫入狀態中的一種狀態，並且兩種寫入狀態對應於二進位資料的“0”或“1”。在本方式的說明中，以塊單位對反熔絲寫入資料，並且以塊單位區別已寫入資料或未寫入資料。
在本方式中，以反熔絲的初始狀態為“第一狀態”，並且以對反熔絲進行了寫入的狀態為“第二狀態”及“第三狀態”。處於“第一狀態”的反熔絲藉由寫入而變化為“第二狀態”或“第三狀態”。換言之，本反熔絲的“第二狀態”及“第三狀態”是藉由對處於作為初始狀態的“第一狀態”的反熔絲選擇寫入方法而獲得的兩種寫入狀態。根據本發明的記憶體設有具備從“第一狀態”變為“第二狀態”或“第三狀態”的元件結構的反熔絲。
例如，用第一寫入方法的寫入時，該反熔絲從“第一狀態”變化為“第二狀態”。與此相反，用第二寫入方法的寫入時，該反熔絲從“第一狀態”變化為“第三狀態”。“第二狀態”和“第三狀態”是兩種不同的寫入狀態。
再有，從“第一狀態”到“第二狀態”的變化以及從“第一狀態”到“第三狀態”的變化是不可逆的。此外，即使對處於“第二狀態”的反熔絲進行利用第二寫入方法的寫入，所述反熔絲也不從“第二狀態”變為“第三狀態”。同樣地，即使對處於“第三狀態”的反熔絲用第一寫入方法的寫入，所述反熔絲也不會從“第三狀態”變為“第二狀態”。
就是說，處於“第二狀態”的反熔絲以及處於“第三狀態”的反熔絲即使進行寫入，其狀態也不變化。具體地說，根據本發明的反熔絲具有如下特性：在處於“第二狀態”的情況下不變化為“第一狀態”或“第三狀態”，並且在處於“第三狀態”的情況下不變化為“第一狀態”或“第二狀態”。就是說，根據本發明的反熔絲具有如下的變化：“第一狀態”→“第二狀態”、”第一狀態”→“第三狀態”，但是不具有如下的變化：“第二狀態”→“第一狀態”、“第三狀態”→“第一狀態、“第二狀態”→“第三狀態”、“第三狀態”→“第二狀態”。再有，“第一狀態”→“第二狀態”是指從箭頭的左側的狀態到右側的狀態的變化。
假設構成記憶體的反熔絲以塊單位寫入資料，並且以塊單位區別已寫入或未寫入。構成記憶體的反熔絲既可以整體設為一個塊，也可以分割成多個塊。區別塊(或者反熔絲)的方法(單元)沒有特別限制，只要能夠區別已寫入或未寫入就可以。作為區別方法，可以舉出標誌、物理開關等。例如，在已寫入塊中建立標誌，以塊單位檢測是否建立標誌，並且，在檢測出建立標誌的情況下，可以判斷該塊是已寫入的，另一方面，在檢測出未建立標誌的情況下，可以判斷該塊是未寫入的。將塊中特定的反熔絲分配給標誌即可，在已寫入的情況下對所述特定的反熔絲進行寫入即可。藉由對已寫入塊中的標誌進行寫入而建立“1”的標誌並且維持未寫入塊的原有狀態(初始狀態)，可以區別已寫入或未寫入。此外，在利用物理開關的情況下，例如也可以使設置在已寫入塊中的開關損壞，以塊單位檢測開關是否損壞來區別已寫入或未寫入。配置在已寫入塊中的反熔絲一定處於作為寫入狀態的“第二狀態”或“第三狀態”。具體而言，將二進位資料的“0”對應於“第二狀態”，將二進位資料的”1”對應於“第三狀態”。或者，將二進位資料的“1”對應於“第二狀態”，將二進位資料的“0”對應於“第三狀態”。當然，也可以不以塊單位，而藉由在各反熔絲中設置標誌或開關等來區別已寫入或未寫入。
接著，從電特性上就本發明的反熔絲進行說明。圖1表示本反熔絲的電流電壓特性(以下，也稱為“I-V特性”)的一例。橫軸表示對反熔絲的施加電壓，縱軸表示此時的反熔絲的電流值。注意，圖1表示擊穿電壓(breakdown voltage)以下的範圍的I-V特性。更具體而言，圖1表示第一、第二、第三反熔絲元件的I-V特性。第一、第二、第三反熔絲元件分別為在基板上層疊由鎢構成的第一電極、由氧氮化矽構成的絕緣層、非晶矽層和由鈦構成的第二電極而形成的元件。第一電極的厚度為370nm、絕緣層的厚度為5nm、非晶矽層的厚度為30nm、第二電極的厚度為200nm。第一反熔絲元件為未寫入資料的元件。第二反熔絲元件為藉由施加10V寫入資料而使第二電極的電位比第一電極的電位高的元件。第三反熔絲元件為藉由施加10V寫入資料而使第一電極的電位比第二電極的電位高的元件。圖1中的模式A表示第一反熔絲元件的I-V特性、圖1中的模式B表示第二反熔絲元件的I-V特性、圖1中的模式C表示第三反熔絲元件的I-V特性。
圖1表示模式A、模式B以及模式C。模式A表示即使施加任意電壓也幾乎不流過電流的高電阻狀態。模式C表示與施加的電壓成比例地流過電流的低電阻狀態。模式B表示施加低於預定施加電壓的電壓時幾乎不流過電流的高電阻狀態並且表示施加預定施加電壓以上的電壓時充分地流過電流的低電阻狀態。模式B表示比模式A低的電阻狀態並且表示比模式C高的電阻狀態。這三種特性分別相當於本反熔絲的“第一狀態”、“第二狀態”以及“第三狀態”中的任一種。
反熔絲在製造(初始狀態)時處於非導電狀態。因而，表示不依賴於施加電壓而幾乎不流過電流的高電阻狀態的模式A相當於“第一狀態”。模式B和模式C相當於本反熔絲的“第二狀態”和“第三狀態”或者“第三狀態”和“第二狀態”。在本方式中，模式B相當於“第二狀態”，模式C相當於“第三狀態”。因此，當將施加電壓設定為擊穿電壓以下，並設處於“第一狀態”的反熔絲的電阻值為R1、處於“第二狀態”的反熔絲的電阻值為R2、處於“第三狀態”的反熔絲的電阻值為R3時，滿足R1>R2>R3的關係。
已寫入的反熔絲或者配置在已寫入塊中的反熔絲成為“第二狀態”和“第三狀態”中的任一狀態。並且，使“第二狀態”和“第三狀態”對應於二進位資料。二進位資料的“0”及“1”可以藉由在“第二狀態”和“第三狀態”之間設定臨界值th並以該臨界值th為界限來分配。
關於資料的讀取，實施者可以適當地設計，可採用使用電流的方式、使用電壓的方式等。例如，如圖1所示，在預定讀取電壓(Vread)下，在模式C和模式B之間設定臨界值Ath，在臨界值Ath以上時，分配二進位資料的“1”，在低於臨界值Ath時，分配“0”。藉由比較施加讀取電壓時的電流值和臨界值Ath，可以讀取二進位資料。例如，可以在得到臨界值Ath以上的電流值時讀取“1”，在得到低於臨界值Ath的電流時讀取“0”。此外，也可以採用如下結構：根據臨界值Ath設定臨界值Vth，並且比較該臨界值Vth和藉由施加讀取電壓而輸出的電壓，來讀取二進位資料。
在本方式中，檢測出已寫入塊或者已寫入的反熔絲，在該已寫入塊或反熔絲中，表示模式B的“第二狀態”讀出為“0”，且表示模式C的“第三狀態”讀出為“1”。
再者，表示模式A的“第一狀態”也可在未寫入塊或者反熔絲中分配“0”或“1”。就是說，對於未寫入塊或反熔絲，可以將二進位資料中的任一方分配給未施加寫入電壓的初始狀態。此外，也可對“第一狀態”分配“0”或“1”以外的資料，並將該資料作為“第一狀態”另行讀取。
再對“第二狀態”及“第三狀態”進行考察。本方式的“第二狀態”及“第三狀態“是對處於作為初始狀態的“第一狀態”的反熔絲施加擊穿電壓來進行寫入的寫入狀態。注意，本說明書中的“擊穿電壓”是指反熔絲的元件結構變化而從高電阻狀態變為低電阻狀態的電壓。此外，“擊穿電壓”也被稱為寫入電壓(Vwrite)。藉由對反熔絲的絕緣區域施加擊穿電壓，來進行對於反熔絲的寫入。在“第三狀態”下，被施加擊穿電壓的反熔絲的絕緣區域發生絕緣破壞，反熔絲的上下電極短路，因此反熔絲的電阻值變化。就是說，反熔絲發生絕緣破壞，因而狀態變化。
本方式的“第三狀態”之一例表示圖1所示的模式C。一般地，在反熔絲中，與施加的電壓成比例地流過電流的模式C所示那樣的低電阻狀態被稱為導電狀態。注意，“第三狀態”是對“第一狀態”施加擊穿電壓而變化的狀態，是不可逆的。此外，“第三狀態”是反熔絲的上下電極發生短路而進行寫入的寫入狀態，即使對處於“第三狀態”的反熔絲再次施加擊穿電壓，也不能進行寫入。因而，處於“第三狀態”的反熔絲不能變化為其他狀態(“第一狀態”或者“第二狀態”)。
本方式的“第二狀態”之一例如圖1所示的模式B所示。模式B表示低於預定施加電壓時幾乎不流過電流的高電阻狀態，並且表示預定施加電壓以上時電流暢通的低電阻狀態。注意，“第二狀態”是對“第一狀態”施加擊穿電壓而變成的狀態，是不可逆的。此外，“第二狀態”是反熔絲的上下電極之間的層發生變化而寫入的寫入狀態。因此，即使對處於“第二狀態”的反熔絲再次施加擊穿電壓，也不能進行寫入。因而，處於“第二狀態”的反熔絲不能變化為其他狀態(“第一狀態”或者“第三狀態”)。
用本發明的反熔絲構成記憶體。在此，記憶體是以塊單位寫入資料且以塊單位區別已寫入或未寫入的。當製造本反熔絲時，所有的反熔絲處於能夠變化為“第二狀態”或者“第三狀態”的“第一狀態”。使得要藉由寫入使資料固定為“0”的反熔絲變為“第二狀態”。並使得要藉由寫入使資料固定為“1”的反熔絲變為“第三狀態”。在已寫入塊中，所有的反熔絲必取“第二狀態”或“第三狀態”。將二進位資料的“0”(或“1”)對應於“第二狀態”並將二進位資料的“1”(或“0”)對應於“第三狀態”來構成資料。如上所述，以成為“第二狀態”的方式被寫入的反熔絲不能變化為其他狀態(“第一狀態”或者“第三狀態”)。同樣地，以成為“第三狀態”的方式被寫入的反熔絲不能變化為其他狀態(“第一狀態”或者”第二狀態”)。因而，可用本反熔絲實現在已寫入塊中二進位資料“0”及“1”都不能物理地重寫的記憶體。
再者，由本反熔絲構成的記憶體在出廠時可以是已對所有的反熔絲寫入而成為“第二狀態”或“第三狀態”的ROM，也可以為具備處於“第一狀態”的反熔絲的一次寫入記憶體。藉由存在處於“第一狀態”的反熔絲，可以實現能夠隨時追記的追記型記憶體。
對採用本反熔絲的記憶體來說，在已寫入塊或反熔絲中，二進位資料的“0”及“1”對應於“第二狀態”及“第三狀態”，並且“第二狀態”不能變化為“第一狀態”或“第三狀態”，“第三狀態”不能變化為“第一狀態”或“第二狀態”。此外，採用本反熔絲的記憶體設有具備從初始狀態變化為對應於二進位資料的“0”及“1”的狀態的元件結構的反熔絲，並且各反熔絲不能被物理地重寫資料。因而，由本反熔絲構成的記憶體不能對一旦寫入的資料重寫，可以防止資料的竄改。此外，可用具有一種元件結構的反熔絲實現不能重寫且可追記的記憶體。
注意，本實施例模式可以與其他實施例模式及實施例自由組合。
實施例模式2
在本方式中，說明可得到兩種寫入狀態的反熔絲的元件結構以及寫入方法的實例。
圖2A是表示反熔絲100(也稱為反熔絲元件100、記憶元件100)的截面的示意圖。在本方式中，反熔絲100具有在第一電極102上依次層疊絕緣層106、矽層108、第二電極110的結構。絕緣層106及矽層108用作電阻材料層104。
本反熔絲100採用選自“第一狀態”、“第二狀態”以及“第三狀態”中的一種狀態。這三種狀態中的一種是進行寫入之前的初始狀態，其他兩種是寫入狀態。兩種寫入狀態可以藉由對具有單一元件結構的反熔絲進行寫入而得到。對於反熔絲的寫入藉由在第一電極102和第二電極110之間施加擊穿電壓使這些電極之間的一部分或全部變化來進行。具體地說，“第一狀態”、“第二狀態”以及“第三狀態”的電阻值彼此不同。在本方式中，將初始狀態設定為“第一狀態”，並且將兩種寫入狀態設定為“第二狀態”以及“第三狀態”。在本發明中，用多個反熔絲構成記憶體，對構成記憶體的反熔絲以塊單位(或者按每個反熔絲)進行資料的寫入。此外，以塊單位(或者按每個反熔絲)區別已寫入或未寫入。並且，配置在已寫入塊中的反熔絲必須作為寫入狀態的“第二狀態”或“第三狀態”，並且使“第二狀態”和“第三狀態”對應於二進位資料的“0”和“1”。就是說，在寫入了資料的已寫入塊中不存在初始狀態即“第一狀態”。
本方式中的“第一狀態”的I-V特性表示圖1的模式A的行為，“第二狀態”表示模式B的行為，“第三狀態”表示模式C的行為。
本反熔絲100在進行寫入之前即處於“第一狀態”時為非導電狀態。因而，反熔絲100的電阻值高。對於這樣的反熔絲100，將第一電極102或第二電極110用作陽極或陰極，在電極之間施加預定電壓(擊穿電壓)，就會在形成電阻材料層的矽層和接觸於該矽層的電極之間發生某些反應。本例中，因為形成有矽層，所以發生矽化物反應。發生矽化物反應的區域位於電阻材料層中，使得電阻材料層的一部分或全部低電阻化。因此，在施加擊穿電壓前後，反熔絲100的電阻值發生變化。
在本方式中，根據對電極之間施加電壓的方向，反熔絲的電阻值的變化不同。例如，如圖2B所示，藉由將接觸於矽層108的第二電極110用作陽極，在向第一方向施加擊穿電壓的情況下，變化為表示模式B的行為的“第二狀態”，其中，在低於預定電壓時成為高電阻狀態，並且在預定電壓以上時成為低電阻狀態。與此相反，如圖2C所示，藉由將接觸於矽層108的第二電極110用作陰極，在向與第一方向相反方向的第二方向施加擊穿電壓的情況下，變化為低電阻狀態即表示模式C的行為的“第三狀態”。如此，藉由控制施加到電極之間的電壓的方向即選擇第一方向或者與第一方向相反方向的第二方向，可以得到“第二狀態”和“第三狀態”。就是，在圖2B所示的情況下，藉由以相對於第一電極102，第二電極110一側為高電位的方式施加電壓，變化為表示模式B的行為的“第二狀態”。另一方面，在圖2C所示的情況下，藉由以相對於第一電極102，第二電極110一側為低電位的方式施加電壓，變化為表示模式C的行為的“第三狀態”。在第一電極102和第二電極110之間施加電壓的情況下，選擇將第二電極110一側相對於第一電極102為高電位，或者將第二電極110一側相對於第一電極102為低電位，來獲得“第二狀態”以及“第三狀態”。並且，使得到的“第二狀態”和“第三狀態”對應於二進位資料的“0”和“1”。
寫入後的反熔絲100的電阻材料層的一部分或全部變化，第一電極102和第二電極110之間成為導電狀態。在本方式中，矽層和第二電極之間發生矽化物反應，在電阻材料層的一部分或全部中形成矽化物區域。引起矽化物反應的電壓值根據施加電壓的方向而不同。因而認為：在施加擊穿電壓時，根據施加電壓的方向而引起不同的反應。
接著，說明反熔絲100的製造方法。
首先，形成第一電極102。第一電極102用鎢、鈦、鋁、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵等單體、包含這些材料中的一種或多種的合金或者包含這些材料中的一種或多種的化合物來形成。用上述材料藉由蒸鍍法、濺射法、印刷法、鍍敷法等形成導電層之後，選擇性地蝕刻該導電層，從而可以加工成所希望的形狀。
接著，在第一電極120上形成電阻材料層104。作為電阻材料層104，形成能夠利用電信號來從高電阻狀態變化為低電阻狀態的層。在本方式中，在第一電極102上形成絕緣層106，並且在該絕緣層106上形成矽層108。
絕緣層106用氧化矽、氮化矽、氧氮化矽、氮氧化矽等藉由CVD法、濺射法、ALD法等來形成。此外，也可以藉由對第一電極102進行表面處理來形成絕緣層106。作為表面處理，可以舉出氧化處理、氮化處理、氧氮化處理等。絕緣層106以1nm至20nm形成即可，較佳的以1nm至15nm左右的厚度形成。
矽層108用以矽為主要成分的材料藉由CVD法、濺射法等來形成。此外，矽層108的晶體結構可以為非晶矽、微晶矽或者多晶矽，也可以為多種晶體結構混合存在的結構。矽層108以1nm至200nm形成即可，較佳的以5nm至100nm左右的厚度形成。
在用非晶矽作為矽層108時，也可以採用包含氫的非晶矽(以下也被稱為“氫化非晶矽”)。在此的氫化非晶矽是指氫的含量為2原子%以上、較佳的為2原子%以上且20原子%以下左右的非晶矽。用氫化非晶矽作為電阻材料層，被認為容易引起由於矽化物反應而發生的電極間的短路。這種氫化非晶矽既可以在成膜時含有氫，也可以藉由在成膜後以另外的製程添加而包含氫。例如，藉由電漿CVD法在含氫的氣體中進行成膜，可以形成氫化非晶矽。此時，氫化非晶矽中的氫含量可以藉由適當地設定成膜條件(氣體組成、氣體壓力、氣體氣氛、氣體流量、反應室溫度、基板溫度或者投入功率等)來調整。此外，也可以藉由在利用LPCVD法等形成不太含氫的非晶矽之後，利用離子注入法、離子摻雜法添加氫來含有氫。注意，在當成膜時含有氫以形成氫化非晶矽的情況下，較佳的以低溫處理，具體地說在350℃以下形成。此外，形成氫化非晶矽後的處理溫度較佳的為350℃以下，以防止脫氫。
接著，在電阻材料層104上形成第二電極110。第二電極110藉由與第一電極102同樣的材料及方法來形成即可，具體地說，可以用鎢、鈦、鋁、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵等單體、含有這些材料中的一種或多種的合金或者包含這些材料中的一種或多種的化合物來形成。此外，作為其製造方法，可以在用蒸鍍法、濺射法、印刷法、鍍敷法等形成導電層之後選擇性地蝕刻該導電層，從而加工為所希望的形狀。此外，第二電極110既可以使用與第一電極102相同的材料來形成，也可以使用不同的材料來形成。
據此，可以得到本方式所示的反熔絲100。在對電極之間施加擊穿電壓時，藉由將施加電壓的方向設為相反，本反熔絲100可以產生兩種寫入狀態。兩種寫入狀態藉由使對相同元件結構的反熔絲施加電壓的方向相反來得到。兩種寫入狀態的電阻值不同，並且兩種寫入狀態不能變化為不同的寫入狀態或初始狀態等。因此，藉由將兩種寫入狀態分配到二進位資料的“0”及“1”並寫入資料來實現已寫入塊，因此可以使該塊變得不能物理地重寫。此外，藉由使具有處於“第一狀態”的反熔絲的未寫入塊存在，可以實現一次寫入記憶體。據此，可以實現防止資料竄改的一次寫入記憶體。
再有，本實施例模式可以與其他實施例模式及實施例自由組合。
實施例模式3
在本方式中，說明與上述實施例模式2不同的反熔絲的元件結構的實例。
圖3A是表示反熔絲200(也稱為反熔絲元件200、記憶元件200)的截面的示意圖。本反熔絲200具有在第一電極202上依次層疊電阻材料層204和在該電阻材料層204上由與第一電極202不同的材料構成的第二電極210的結構。本反熔絲200藉由在第一電極202和第二電極210之間施加擊穿電壓來使這些電極之間的一部分或全部變化，進行寫入。
此外，本反熔絲200具有與上述實施例模式2的反熔絲100同樣的特性。就是說，本反熔絲200採用選自電阻值不同的“第一狀態”、“第二狀態”以及“第三狀態”中的一種狀態。“第一狀態”的I-V特性表示圖1所示的模式A的行為，“第二狀態”表示模式B的行為，而“第三狀態”表示模式C的行為。因而，電阻值按“第一狀態”≧“第二狀態”≧“第三狀態”依次增大。具體地說，“第一狀態”是初始狀態，而“第二狀態”及“第三狀態”是寫入狀態。“第二狀態”及“第三狀態”由處於“第一狀態”的反熔絲產生。根據本發明的記憶體可以由多個反熔絲200構成。此外，以塊單位(或以反熔絲單位)對記憶體的反熔絲寫入資料，並且以塊單位(或者以反熔絲單位)區別已寫入或未寫入。配置在已寫入塊中的反熔絲必取作為寫入狀態的“第二狀態”或者“第三狀態”，並且使“第二狀態”和“第三狀態”對應於二進位資料的“0”和“1”。
藉由使一對電極的第一電極202及第二電極210的材料不同，並控制在該第一電極202和第二電極210之間施加電壓的方向，該反熔絲200可以獲得不同電阻值的反熔絲。這是因為使第一電極202及第二電極210的材料不同，而在第一電極202和電阻材料層204的介面中的能量屏障可與在第二電極210和電阻材料層204的介面中的能量屏障不同的緣故。就是說，使第一電極202及第二電極210的材料不同，可以使電流流過的程度不同。因此認為，即使施加擊穿電壓，電流流過的程度也根據將施加電壓的方向設為第一方向或設為與該第一方向相反的方向的第二方向而不同，其結果可以估計電阻材料層204的電阻變化也不同。
例如，圖3A所示的反熔絲形成鎢層作為第一電極202，並形成鈦層作為第二電極210。電阻材料層204，設為形成非晶矽層的層。圖3A所示的反熔絲處於施加電壓之前的狀態，設為“第一狀態”。
如圖3B所示，以由鎢層構成的第一電極202作為陰極，以由鈦層構成的第二電極210作為陽極，在第一方向施加電壓。因為鎢比鈦功函數大，所以在第一電極202和成為電阻材料層204的非晶矽層的介面中的能量屏障大於在第二電極210和成為電阻材料層204的非晶矽層的介面中的能量屏障。因此，電子不容易從第一電極202注入到成為電阻材料層204的非晶矽層。另一方面，如圖3C所示，由鎢層構成的第一電極202作為陽極，由鈦層構成的第二電極作為陰極，來向與第一方向相反的方向的第二方向施加電壓。因為鈦比鎢功函數小，所以在第二電極210和成為電阻材料層204的非晶矽層的介面中的能量屏障小於在第一電極202和成為電阻材料層204的非晶矽層的介面中的能量屏障。因此，電子容易從第二電極210注入到成為電阻材料層204的非晶矽層。因而，藉由控制施加電壓的方向，電流流過的程度不同，因此可以認為：即使施加擊穿電壓，作為電阻材料層204的非晶矽層也根據施加電壓的方向而發生不同的反應。
如上所述，與圖3C所示那樣施加電壓的情況相比，在如圖3B所示的施加電壓的情況下，不容易注入電子，因而不容易流過電流。就是說，與圖3C所示的情況相比，在圖3B所示的情況下，提供給電阻材料層的信號電壓低。因此，在如圖3B所示施加電壓的情況下變化為“第二狀態”在如圖3C所示時間電壓的情況下變化為“第三狀態”。
藉由上述說明，本反熔絲200藉由用不同材料形成構成一對電極的第一電極及第二電極，並且在對電極之間施加擊穿電壓時使施加該電壓的方向相反，可以產生兩種寫入狀態。藉由對於具有相同的元件結構的反熔絲使施加電壓的方向相反來得到兩種寫入狀態。兩種寫入狀態的電阻值不同，並且兩種寫入狀態不能變化為不同的寫入狀態或初始狀態等其他狀態。因此，已寫入塊藉由將兩種寫入狀態分配給二進位資料的“0”及“1”，因此可以使該塊變得不能物理地重寫。此外，藉由使具有處於“第一狀態”的反熔絲的未寫入塊存在，可以實現一次寫入記憶體。據此，可以實現防止資料的竄改的一次寫入記憶體。
再有，本實施例模式可以與其他實施例模式及實施例自由組合。
實施例模式4
在本方式中，參照圖4A和4B說明本發明的設有反熔絲型記憶體的半導體裝置的製程。在此示出製造以無線進行通信的半導體裝置的實例。
具體而言，例如製造由如下部件構成的無線晶片，即：用來接收或發送無線信號的天線部394；寫入資料的記憶體部392；以及將對記憶體部392進行寫入的電路、將寫入了記憶體部392的資料讀出的電路、對天線部394接收的信號進行分析的電路或根據接收信號產生電源的電路等各種電路整合的驅動電路部390。構成驅動電路部390的薄膜電晶體、構成記憶體部392的反熔絲等的元件以及構成天線部394的天線由具有撓性的材料形成的基板或薄片密封。另外，作為該半導體裝置的一例的無線晶片既可以在每個基板上分別製造，也可以在大面積基板上一次製造多個無線晶片之後，適當地分割成各個晶片。圖4A所示的截面結構是本半導體裝置的製造過程中的處理圖。另外，驅動電路部390整合有使用薄膜電晶體的電路，但是為方便起見圖4A和4B只示出兩個薄膜電晶體的截面圖。同樣地，雖然記憶體部392由多個反熔絲構成記憶體，但是為方便起見圖4A和4B只示出一個反熔絲的截面圖。
首先，在基板302上依次層疊剝離層304、絕緣層306。用具有絕緣表面的基板如石英基板、玻璃基板等作為基板302。形成50nm至200nm的厚度的鎢層作為剝離層304。形成氧化矽層作為絕緣層306。再有，除了上述鎢層之外，作為剝離層304還可採用金屬層(如鉬層和鈦層)或者這些金屬層和它們的金屬氧化物(如氧化鎢等)層或金屬氮化物(如氮化鎢等)層的疊層結構、非晶矽層等。除了氧化矽層之外，絕緣層306還可採用氮化矽層、氧氮化矽層、氮氧化矽層或它們的疊層膜。另外，在形成金屬層如鎢層等作為剝離層304，並且形成氧化層如氧化矽層或氧氮化矽層等作為絕緣層306的情況下，有時在金屬層和氧化層之間形成包含用作剝離層的金屬的金屬氧化物的層。同樣地，在形成氮化層如氮化矽層或氮氧化矽層等作為絕緣層306的情況下，有時在金屬層和氮化層之間形成包含用作剝離層的金屬的金屬氮化物的層。
接下來，在絕緣層306上形成半導體層305、半導體層307。對用CVD法或濺射法在整個面上形成的非晶矽層進行晶化而獲得多晶矽層之後，選擇性地蝕刻該多晶矽層來形成半導體層305、半導體層307。作為非晶矽層的晶化方法，可以採用雷射晶化法、利用快速熱退火(RTA)或退火爐的熱晶化法、使用促進晶化的金屬元素的晶化法或組合了這些方法的方法等。作為半導體層305、半導體層307，也可採用微晶矽或單晶矽。另外，為了控制之後完成的薄膜電晶體的臨界值電壓，也可以對半導體層305、半導體層307添加微量的雜質元素(賦予n型或p型的雜質元素)。再者，半導體層305、半導體層307用來形成之後形成的薄膜電晶體的通道形成區域。為了實現驅動電路的高速驅動，形成薄膜電晶體的通道形成區域的半導體層較佳的使用具有晶體結構的半導體層。藉由實現驅動電路的高速驅動，可以實現記憶體的高速讀出。
接下來，在半導體層305、半導體層307上形成閘極絕緣層308。藉由CVD法或濺射法形成厚度為1nm至200nm的氧化矽層或氧氮化矽層作為閘極絕緣層308。另外，閘極絕緣層308也可以藉由對半導體層305、半導體層307進行採用以微波激發的電漿的表面氧化處理或表面氮化處理來形成。再者，也可以在半導體層305及半導體層307上形成絕緣層之後，對該絕緣層進行表面氧化處理或表面氮化處理來形成。
接著，夾著閘極絕緣層308形成重疊於半導體層305的閘極電極310、重疊於半導體層307的閘極電極312。另外，與閘極電極310、閘極電極312在同一個製程上形成用作反熔絲的一個的電極的第一電極314。閘極電極310、閘極電極312以及第一電極314由鎢、鈦、鋁、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵等單一元素或者它們的合金或化合物形成。具體而言，可用上述材料藉由濺射法形成導電層之後，將該導電層加工為所期望的形狀。此時選擇兼有適合於薄膜電晶體的閘極電極的特性和適合於反熔絲的電極的特性的材料。在本方式中，形成鎢層作為閘極電極310、閘極電極312以及第一電極314。
接著，對半導體層305、半導體層307添加雜質元素。這裏，對半導體層305和半導體層307添加賦予不同導電型的雜質元素。具體而言，對半導體層305添加賦予n型的雜質元素，對半導體層307添加賦予p型的雜質元素。作為賦予n型的雜質元素使用磷(P)或神(As)等。作為賦予p型的雜質元素使用硼(B)、鋁(Al)或鎵(Ga)等。另外，雜質元素使用離子注入法或離子摻雜法添加即可。
形成覆蓋半導體層307的第一抗蝕劑掩模，以該第一抗蝕劑掩模及閘極電極310為掩模對半導體層305添加賦予n型的雜質元素。在半導體層305上以閘極電極310為掩模，自對準地形成通道形成區域316和一對n型雜質區域318。n型雜質區域318用作源區或汲區。
接著，去除覆蓋半導體層307的第一抗蝕劑掩模。在形成覆蓋半導體層305的第二抗蝕劑掩模之後，以該第二抗蝕劑掩模及閘極電極312為掩模對半導體層307添加賦予P型的雜質元素。在半導體層307上以閘極電極312為掩模，自對準地形成通道形成區域320和一對p型雜質區域322。p型雜質區域322用作源區或汲區。然後，去除覆蓋半導體層305的第二抗蝕劑掩模。注意，雖然這裏以預先添加賦予n型的雜質元素為例作了說明，但對於雜質元素的添加順序並無特別的限定。
另外，也可以在半導體層305、半導體層307中形成用作LDD區域的低濃度雜質區域。低濃度雜質區域形成在通道形成區域和用作源區或汲區的雜質區域之間。例如，在對半導體層添加雜質元素之前，在閘極電極的側面上形成側壁絕緣層。添加雜質元素時用側壁絕緣層作為掩模，可以與通道形成區域相鄰地形成低濃度雜質區域。當然，也可以形成用來形成低濃度雜質區域的新的抗蝕劑掩模，用該抗蝕劑掩模來形成低濃度雜質區域。藉由設置LDD區域，可以緩和汲區附近的電場，防止熱載流子的注入導致的退化。
接下來，進行添加到半導體層305、半導體層307的雜質元素的活性化或半導體層的氫化。雜質元素的活性化或半導體層的氫化藉由照射雷射光束、利用退火爐或快速熱退火(RTA)的熱處理等進行。因而，閘極電極310、閘極電極312以及第一電極314使用能夠耐受用於雜質元素的活性化或半導體層的氫化的處理溫度的材料。再有，在本方式中，採用鎢層來形成閘極電極310、閘極電極312以及第一電極314。鎢是高熔點金屬，足以耐受用來活性化或氫化的處理溫度。
接著，形成覆蓋閘極電極310、閘極電極312以及第一電極314的層間絕緣層324。層間絕緣層324藉由濺射法或CVD法等用氧化矽、氮化矽、氧氮化矽或氮氧化矽等的無機絕緣材料來形成。再有，層間絕緣層324可以具有單層結構，也可以具有疊層結構。另外，層間絕緣層324也可以用作使相鄰的反熔絲互相絕緣的間壁。
另外，層間絕緣層324也可用藉由塗佈法形成的高耐熱性的矽烷樹脂形成。矽烷樹脂相當於包含Si-O-Si鍵的樹脂。矽烷由矽(Si)和氧(O)的鍵合構成骨架結構，並且作為取代基可以使用有機基(例如烷基或芳基)或氟基。有機基也可包括氟基。
接著，選擇性地蝕刻層間絕緣層324及閘極絕緣層308來形成開口。蝕刻時，可用抗蝕劑掩模覆蓋不形成開口的部分。另外，蝕刻可採用乾蝕刻法或濕蝕刻法，或者也可組合這些蝕刻法進行蝕刻。蝕刻之後，去除不要的抗蝕劑掩模。這裏，形成到達形成在半導體層305中的雜質區域318的開口、到達形成在半導體層307中的雜質區域322的開口以及到達第一電極314的開口。作為到達第一電極314的開口，形成之後形成反熔絲的電阻材料層和第二電極的第一開口和形成與第一電極314電連接的佈線的第二開口。另外，還形成到達閘極電極310、閘極電極312的開口(未圖示)。在該蝕刻製程中形成的到達第一電極314的第一開口的開口底面的直徑為約1μm至6μm。然而，第一開口的直徑越大，耗電就越增大，因此第一開口較佳為小。注意，雖然以直徑表示開口的尺寸，但是開口的上面形狀並不局限於圓形，也可以橢圓形、矩形。
再有，藉由適當地調節蝕刻條件，可以以一次蝕刻形成到達半導體層的開口、到達閘極電極的開口以及到達第一電極的開口。
接著，形成電阻材料層，覆蓋到達第一電極314的第一開口。這裏，形成氧氮化矽層326和非晶矽層328的疊層結構作為電阻材料層。氧氮化矽層326藉由CVD法或濺射法以1nm至20nm的厚度形成，較佳為1nm至15nm。另外，非晶矽層328藉由CVD法或濺射法以1nm至200nm的厚度形成，較佳為5nm至100nm。再有，作為電阻材料層形成藉由供給電信號從高電阻狀態變化為低電阻狀態的層。
接著，藉由濺射法在基板的整個表面上形成導電層之後，選擇性地蝕刻該導電層來形成導電層330、導電層332、導電層334。另外，在與導電層330至導電層334相同的製程中形成用作在記憶體部392中形成的反熔絲的另一個電極的第二電極338、第三電極336以及天線部394的連接電極340。導電層330至導電層334用作在驅動電路部390中形成的薄膜電晶體的源極電極或汲極電極。再有，導電層332也用作將半導體層305和半導體層307電連接的佈線。形成於天線部394的連接電極340是將之後形成的天線和電源形成電路電連接的電極。
構成導電層330至導電層334、第三電極336、第二電極338以及連接電極340的導電層，可適當選自形成上述的閘極電極的材料。這裏，形成由50nm至200nm厚度的鈦層、100nm至400nm厚度的鋁層、50nm至200nm厚度的鈦層構成的三層的疊層結構。形成第二電極338的鈦層與形成電阻材料層的非晶矽層328接觸。
形成於記憶體部392的第三電極336與第一電極314電連接並引出佈線，從而減少耗電。在作為主動型記憶體時，第三電極336起到將第一電極314與控制反熔絲的開關元件(例如薄膜電晶體)電連接的作用。另外，在作為被動型記憶體時，可將第一電極314並排為條形(帶形)，並且與第一電極314彼此正交地將第二電極338並排為條形。在作為被動型記憶體時，第三電極336設置在第一電極314的端部，作為引出電極。
在本方式中，示出以鈦層和鋁層的疊層結構來形成導電層330至導電層334、第三電極336、第二電極338、連接電極340的實例。用鈦層作為構成導電層330至導電層334、第三電極336、第二電極338、連接電極340的導電層，可以降低與其他導電材料的接觸電阻。再者，藉由用鋁層作為構成導電層330至導電層334、第三電極336、第二電極338、連接電極340的導電層，可以降低佈線電阻值。因為導電層330至導電層334、第三電極336、第二電極338、連接電極340也用於驅動電路部的引出佈線、記憶體部的引出佈線以及天線部的連接部分，所以使用可降低接觸電阻和佈線電阻值的鈦層和鋁層的疊層結構是有用的。
如上所述，在驅動電路部390中形成n通道電晶體331、p通道電晶體333。驅動電路部390中形成的n通道電晶體331及p通道電晶體333藉由導電層332電連接，構成CMOS電路。再者，除了薄膜電晶體之外，還可以在驅動電路部390中同時製造電阻器或電容器。
記憶體部392中形成有反熔絲339。在反熔絲339中，在由第一電極314和第二電極338構成的一對電極之間夾有作為電阻材料層的氧氮化矽層326和非晶矽層328的疊層結構，該第一電極314與薄膜電晶體的閘極電極310及閘極電極312在同一製程形成，該第二電極338與用作薄膜電晶體的源極電極或汲極電極的導電層330至導電層334在同一製程形成。
接著形成絕緣層342，覆蓋在導電層330至導電層334、第三電極336、第二電極338以及連接電極340上。絕緣層342可以採用無機絕緣材料、有機絕緣材料或這些材料的組合，以單層或疊層形成。
接著，選擇性地蝕刻絕緣層342而形成開口。蝕刻時，以抗蝕劑掩模覆蓋不形成開口的部分即可。蝕刻可採用乾蝕刻法或濕蝕刻法，或者也可以組合這些蝕刻法。蝕刻之後，去除不要的抗蝕劑掩模。這裏，形成到達與記憶體392中形成的第一電極314電連接的第三電極336的開口，並形成到達在天線部394中形成的連接電極340的開口。再有，為了與之後形成的天線可靠地電連接，到達連接電極340的開口具有較大的直徑，或者形成多個到達連接電極340的開口。蝕刻之後，去除不要的抗蝕劑掩模。
接著形成導電層346，覆蓋到達電極340的開口。藉由形成導電層346，可以提高之後形成的天線的天線與連接電極340的密接性。並且形成導電層344，覆蓋到達第三電極336的開口。導電層346及導電層344在同一製程形成，例如可採用鈦、銅、鋁等形成。另外，導電層346及導電層344既可以藉由噴墨法等方法在所期望的位置上選擇性地形成，也可以在藉由濺射法在基板的整個表面上形成導電層之後，選擇性地蝕刻該導電層而加工成所期望的形狀來形成。
接著，在天線部394中形成的導電層346上形成天線348。將至此形成的絕緣層306到天線348各層稱為元件層360。
天線348可以藉由濺射法或印刷法(如絲綢印刷法和噴墨法等)形成。當以印刷法形成天線348時，藉由選擇性地印刷導電膏之後，進行用以減少電阻值的焙燒來形成天線348。該導電性膏的有機樹脂中散佈有粒徑為幾nm至幾十nm的導電顆粒。
作為導電顆粒，可以使用選自銀、金、銅、鎳、鉑、鈀、鉭、鉬或鈦等中的至少一種的金屬顆粒、鹵化銀的微粒或分散性奈米顆粒。此外，導電性膏中包含的有機樹脂可以使用選自用作黏合劑、溶劑、分散劑及被覆材料的有機樹脂中的一種或多種。一般地，可以舉出環氧樹脂、矽酮等有機樹脂。在形成天線348時，最好在擠出導電性膏之後進行焙燒。例如，在使用以銀為主要成分的微粒(例如其粒徑為1nm以上且100nm以下的微粒)作為導電膏的材料的情況下，可以藉由在150℃至300℃的溫度範圍內進行焙燒而使之固化，來形成用作天線348的導電層。另外，也可以使用含有焊料或無鉛焊料作為其主要成分的微粒，在這種情況下，較佳的使用其粒徑為20μm以下的微粒。焊料或無鉛焊料具有低成本的優點。
再有，對於天線348的形狀沒有特別的限定。作為用於天線348的信號的傳送方法，可採用電磁耦合方法、電磁感應方法或微波方法等。作為傳送方法，實施者可根據用途適當選擇，並可根據傳送方法設置長度或形狀最合適的天線。
例如，在用電磁耦合方法或電磁感應方法(例如，13.56MHz頻帶)作為傳送方法的情況下，由於利用由電場密度的變化引起的電磁感應，因此，將用作天線的導電層形成為環形(例如，環形天線)或者螺旋形(例如，螺旋天線)。
此外，在用微波方式(例如，UHF頻帶(860MHz帶至960MHz帶)、2.45GHz頻帶等)作為傳送方法的情況下，考慮到用來傳送信號的電磁波的波長，適當地設定用作天線的導電層的長度和形狀即可。例如可以形成為線狀(例如，偶極天線)、平坦形狀(例如，平板天線)等。此外，用作天線的導電層的形狀不局限於線狀，也可以考慮到電磁波的波長而將它形成為曲線狀，蜿蜓形狀或將這些形狀組合的形狀。
圖5A、5B、5C、5D以及5E表示天線的形狀的示例。例如，可以採用如圖5A所示的結構，其中天線348a配置在驅動電路及記憶體部391a的周圍的整個面上。另外，也可採用如圖5B所示的結構，圍繞在驅動電路及記憶體部391b的周圍配置線寬細的天線348b。此外，也可如圖5C所示，採用對於驅動電路及記憶體部391c接收高頻電磁波的天線348c的形狀。此外，也可如圖5D所示，採用對於驅動電路及記憶體部391d為180度無方向性(能夠從所有方向均勻地接收)的天線348d的形狀。此外，也可如圖5E所示，採用對於驅動電路及記憶體部391e棒狀伸長的天線348e的形狀。圖4A和4B所示的天線348可以組合圖5A至5E所示形狀的天線而使用。
另外，天線所需的適當長度根據接收的頻率而不同。例如，在頻率為2.45GHz的情況下，若設置半波長偶極天線，則天線的長度可為約60mm(1/2波長)，若設置單極天線，則天線的長度可為約30mm(1/4波長)。
再有，驅動電路及記憶體部391a至391e相當於圖4A和4B所示的包含驅動電路部390及記憶體部392的區域。
接著，在圖4A所示的剝離層304的介面或剝離層304的層內進行剝離，將元件層360從基板302剝離。
以下，舉例說明元件層360的剝離方法：方法(1)，在基板302與元件層360之間設置包含金屬層和金屬氧化物(或金屬氮化物)的層的疊層結構作為剝離層304，並使該含金屬氧化物的層晶化而變脆弱，將元件層360從基板302物理地剝離；方法(2)，在基板302與元件層360之間設置包含金屬層和金屬氧化物(或金屬氮化物)的層的疊層結構作為剝離層304，並使該包含金屬氧化物層晶化而變脆弱，並且在對剝離層304的一部分使用溶液或氟化鹵素氣體如NF3 、BrF3 、ClF3 等進行蝕刻並去除之後，將元件層360從基板302物理地剝離；方法(3)，在基板302和元件層360之間使用包含氫的非晶矽形成剝離層304，並且對該剝離層304照射雷射光束並使它噴出氫氣，從而將基板302從元件層360剝離；方法(4)，在基板302和元件層360之間使用非晶矽形成剝離層304，並且用溶液或氟化鹵素氣體進行蝕刻掉該剝離層304來進行剝離；(方法5)，藉由機械方式將形成有元件層360的基板302切削掉，或者用溶液或氟化鹵素氣體將基板302蝕刻掉來進行剝離；以及方法(6)，在元件層360中的不形成薄膜電晶體、反熔絲、天線等的位置上照射雷射光束來形成到達剝離層304的開口，之後利用該開口將元件層360從基板302物理地剝離。在上述的剝離方法(1)、(2)中，作為金屬氧化物層或金屬氮化物層，可使用在作為剝離層形成的金屬層上形成絕緣層時形成的金屬氧化物層或金屬氮化物層。另外，在剝離方法(6)中，也可以在形成到達剝離層304的開口之後，藉由該開口用溶液或氟化鹵素氣體進行蝕刻掉剝離層304的一部分，從而物理地剝離。
如圖4B所示，用第一薄片350及第二薄片370密封元件層360。可以用塑膠膜、紙、薄陶瓷或浸含有樹脂的碳纖維或玻璃纖維的織物的薄片(也稱為預浸料：prepreg)等作為第一薄片350及第二薄片370。使用環氧樹脂等黏合層可以黏接第一薄片350及第二薄片370。藉由用具有撓性的材料作為密封元件層360的第一薄片350及第二薄片370，可將獲得的半導體裝置作為無線晶片貼到物品的曲面等處。
另外，將元件層360剝離並密封的順序如下：(1)在從基板302剝離元件層360之後，在元件層360的天線側黏接第一薄片350，在元件層360的剝離了基板302的一側黏接第二薄片370；(2)在元件層360的天線側黏接第一薄片350之後，從基板302剝離元件層360，在元件層360的剝離了基板302的一側黏接第二薄片370；(3)在形成天線348之前，在從基板302剝離從絕緣層306到導電層344及導電層346的層之後形成天線348，並黏接第一薄片350、第二薄片370。實施者可以適當地改變。
藉由上述製程，可以製造作為無線晶片的半導體裝置，其中包括在同一個基板上形成的反熔絲型的記憶體、由薄膜電晶體構成的驅動電路以及天線。
在本方式所示的無線晶片中，形成在記憶體部392中的反熔絲339是根據本發明的反熔絲。該反熔絲339處於選自如下三種狀態的一種狀態，即作為初始狀態的“第一狀態”、作為經寫入的狀態的“第二狀態”及“第三狀態”。“第一狀態”、“第二狀態”以及“第三狀態”的電阻值彼此不同。另外，“第二狀態”及“第三狀態”是藉由對“第一狀態”的反熔絲進行寫入而得到的狀態。再者，如上所述，記憶體部392由多個反熔絲構成，對記憶體部392的反熔絲以塊單位進行資料的寫入。另外，記憶體部392以塊單位區別已寫入資料或未寫入資料。在未寫入塊中，存在處於“第一狀態”的反熔絲，在已寫入塊中只配置處於“第二狀態”或“第三狀態”的反熔絲。處於“第一狀態”的反熔絲藉由寫入而變為“第二狀態”或“第三狀態”，但變為“第二狀態”的反熔絲即使再次寫入也不變為“第三狀態”、“第一狀態”。另外，變為“第三狀態”的反熔絲即使再次寫入也不變為“第二狀態”、“第一狀態”。在構成無線晶片的記憶體中的已寫入塊中配置有處於“第二狀態”的反熔絲和處於“第三狀態”的反熔絲。將二進位資料對應於“第二狀態”及“第三狀態”來寫入資料。如上所述，處於“第二狀態”或“第三狀態”的反熔絲即使再次寫入也不變為其他狀態，如不同寫入狀態或初始狀態。因此，作為該半導體裝置之一例的無線晶片不可能被竄改。再有，將反熔絲變為“第二狀態”或“第三狀態”的寫入，只要適當地選擇寫入方法即可。另外，資料的寫入或已寫入與未寫入的區別也能夠以反熔絲為單位進行。
本方式所示的半導體裝置也可以作為一種ROM的狀態的無線晶片而提供，該ROM只包含已寫入塊。在該塊中，藉由對所有的反熔絲進行寫入而變為“第二狀態”或“第三狀態”，從而“0”及“1”被固定。或者，也可以作為一次寫入記憶體的狀態的無線晶片而提供，該一次寫入記憶體包括具有“第一狀態”的反熔絲的未寫入塊。該半導體裝置可具有如下結構，即要藉由隨時對處於“第一狀態”的反熔絲進行寫入來變為“第二狀態”或“第三狀態”並寫入資料來將未寫入塊處於已寫入的狀態。再者，也可以作為能夠進行追記的記憶體的狀態的無線晶片而提供，該記憶體包含已變為“第二狀態”或“第三狀態”的已寫入塊，以及具有初始狀態即“第一狀態”的反熔絲的未寫入狀態的塊，從而能夠進行追記。
就是說，根據本方式的無線晶片既可以為在提供時已寫入資料而不能寫入新資料的晶片，又可以為在提供時未寫入資料而可隨時寫入新資料的晶片，還可以為已寫入一部分資料且可隨時寫入新資料的晶片。
在任何情況下，根據本方式的無線晶片不可重寫一旦寫入的資料，從而可以防止資料的竄改。
本實施例模式可以與其他實施例模式及實施例自由組合。
實施例1
在本實施例中，參照圖8A至8D及圖9A至9C說明主動矩陣型的半導體裝置的製造方法，該半導體裝置具備反熔絲型的記憶體。這裏示出一例在同一個基板上設置邏輯電路部550、記憶體部552以及天線部及電源部554的無線晶片。邏輯電路部550整合有使用薄膜電晶體的電路。記憶體部552中由多個反熔絲構成記憶體。再者，為方便起見，示出構成邏輯電路部550的兩個薄膜電晶體、構成記憶體部552的一個反熔絲及一個薄膜電晶體以及構成天線部及電源部554的一個電容及一個薄膜電晶體的截面圖。
首先，在基板501上形成作為剝離層的金屬層502。使用玻璃基板作為基板501。另外，使用藉由濺射法獲得的30nm至200nm的鎢層、氮化鎢層或鉬層作為金屬層502。
接著，使金屬層502的表面氧化來形成金屬氧化物層。作為金屬氧化物層的形成方法，既可以使用純水和臭氧水使金屬層502的表面氧化而形成，也可以使用氧電漿使金屬層502的表面氧化而形成。另外，也可以在含氧氣氛中進行加熱來形成金屬氧化物層。另外，金屬氧化物層也可在之後成為剝離層的金屬層502上形成的絕緣層的形成製程中形成。例如，當藉由電漿CVD法形成氧化矽層或氧氮化矽層作為絕緣層時，將金屬層502的表面氧化來形成金屬氧化物層。注意，這裏未圖示金屬氧化物層。
接著，在金屬層502上形成第一絕緣層503。形成氧化矽層、氮化矽層或氧氮化矽層等的絕緣層作為第一絕緣層503。作為第一絕緣層503的一例，可以舉出由如下兩層構成的疊層結構：藉由電漿CVD法以SiH4 、NH3 和N2 O為反應氣體而形成的厚度為50nm至100nm的氮氧化矽層和以SiH4 及N2 O為反應氣體而形成的厚度為100nm至150nm的氧氮化矽層。另外，在第一絕緣層503採用疊層結構的情況下，較佳的將其中至少一層形成為厚度10nm以下的氮化矽層或氧氮化矽層。另外，也可以採用依次層疊氮氧化矽層、氧氮化矽層和氮化矽層的三層結構。雖然將第一絕緣層503用作底絕緣層，但是若非特別需要可不必設置。另外，也可以在剝離層(這裏是金屬層502)和基板之間設置底絕緣層如氧化矽層或氮化矽層等。
接著，在第一絕緣層503上形成半導體層。半導體層藉由利用如LPCVD法或電漿CVD法等CVD法或濺射法形成具有非晶矽結構的半導體層之後，選擇性地蝕刻經晶化而獲得的結晶半導體層來加工為所期望的形狀。作為晶化方法，可以利用雷射晶化法、RTA或利用退火爐的熱晶化法、使用鎳等促進晶化的金屬元素的晶化法等。注意，藉由電漿CVD法形成半導體層時，可以在不接觸大氣的情況下連續形成第一絕緣層503和具有非晶矽結構的半導體層。半導體層以25nm至80nm(較佳的為30nm至70nm)的厚度形成。半導體層的材料並無特別限制，但最好用矽或矽鍺等形成。
另外，為進行具有非晶矽結構的半導體層的晶化，可使用連續振盪的雷射器。當使具有非晶矽結構的半導體層晶化時，為了獲得大粒徑的結晶，較佳的利用能夠連續振盪的固體雷射器，並使用該固體雷射器的二次諧波至四次諧波。一般可使用Nd：YVO4 雷射器(基波1064nm)的二次諧波(532nm)或三次諧波(355nm)。在使用連續振盪的雷射器的情況下，從振盪器的輸出為10W的連續振盪YVO4 雷射器發射的雷射光束被非線性光學元件轉換成高次諧波。另外，還有在共振器中放入YVO4 晶體和非線性光學元件而發射高次諧波的方法。而且，最好藉由光學系統在照射表面上形成具有矩形形狀或橢圖形狀的雷射光束，對處理物件進行照射。這時需要0.01MW/cm2 至100MW/cm2 左右(較佳的為0.1MW/cm2 至10MW/cm2 )的能量密度。然後，以10cm/sec至200cm/sec左右的速度使半導體層相對於雷射光束移動來進行照射即可。
再有，需要時可對半導體層添加微量的雜質元素(硼或磷)，以控制之後完成的薄膜電晶體的臨界值。這裏，使用離子摻雜法，其中不對乙硼烷(B2 H6 )進行質量分離地進行電漿激發。
接著，用包含氫氟酸的蝕刻劑除去氧化膜，同時清洗半導體層的表面。然後形成覆蓋半導體層的第二絕緣層。藉由CVD法或濺射法以1nm至200nm的厚度形成第二絕緣層。最好這樣，在含有其厚度薄如10nm至50nm的矽的絕緣層的單層或疊層結構形成之後，用微波激發的電漿進行表面氮化處理。第二絕緣層用作之後形成的薄膜電晶體的閩極絕緣層。
再有，對半導體層添加高濃度的雜質元素(硼或磷)，以使之後作為電容的區域的半導體層成為導電體。此時，除了作為電容的區域之外，可用抗蝕劑掩模覆蓋。
接下來，在第二絕緣層上形成閩極電極504、閩極電極505、閩極電極506、閩極電極507、閩極電極508以及用作反熔絲的底電極的第一電極509。對藉由濺射法獲得的厚度為100nm至500nm的導電層進行選擇性地蝕刻並加工為所期望的形狀來獲得閩極電極504至閘極電極508以及第一電極509。
閩極電極504至閩極電極508以及第一電極509由如下材料的單層或疊層結構形成，即選自鎢、鈦、鋁、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵等單一元素或者這些的合金或化合物。較佳的使用可與矽起反應而形成矽化物的材料。但是，作為薄膜電晶體的閩極電極最好為高熔點金屬，具體地說，例如可以是鎢或鉬。在採用閩極電極504至閩極電極508和第一電極509的疊層結構的情況下，只要成為上層的材料層使用上述材料即可，成為閩極絕緣層側的下層的材料層也可以為添加有磷等雜質元素的多晶矽層。
接著，形成抗蝕劑掩模，以覆蓋作為p通道電晶體的區域的半導體層，並且藉由以閩極電極505、閩極電極506、閩極電極507、閩極電極508為掩模對作為n通道電晶體的區域的半導體層注入雜質元素，從而形成低濃度雜質區域。作為雜質元素，可以使用賦予n型的雜質元素或賦予P型的雜質元素。作為呈現n型的雜質元素，可以使用磷(P)或砷(As)等。這裏，對作為n通道電晶體的區域的半導體層進行注入，使之以1×1015 /cm3 至1×1019 /cm3 的濃度含磷，從而形成呈現n型的雜質區域。
接著，去除抗蝕劑掩模，並覆蓋作為n通道電晶體的半導體層而形成抗蝕劑掩模，再以閩極電極504、閩極電極508為掩模對作為p通道電晶體的區域的半導體層注入雜質元素，從而形成呈現p型的雜質區域。作為呈現P型的雜質元素，可以使用硼(B)、鋁(Al)及鎵(Ga)等。這裏，對作為p通道電晶體的區域的半導體層進行注入，使之以1×1019 /cm3 至1×1020 /cm3 的濃度包含硼(B)，從而形成呈現p型的雜質區域。其結果，對作為p通道電晶體的區域的半導體層以自對準的方式形成通道形成區域516a、一對P型雜質區域514a、通道形成區域516b以及一對p型雜質區域514b。p型雜質區域514a、514b用作源區或汲區。
接著，在閩極電極504至閩極電極508及第一電極509的側面上形成側壁絕緣層510、側壁絕緣層511。作為側壁絕緣層510、側壁絕緣層511的製造方法，首先以覆蓋第二絕緣層、閩極電極504至閩極電極508、以及第一電極509的方式，藉由電漿CVD法或濺射法等，用包含矽、矽氧化物、矽氮化物的層或包含有機材料如有機樹脂等的層以單層或疊層來形成第三絕緣層。接著，藉由以垂直方向為主體的各向異性蝕刻來選擇性地蝕刻第三絕緣層，形成與閩極電極504至閩極電極508及第一電極509的側面接觸的絕緣層(側壁絕緣層510、側壁絕緣層511)。再有，在形成側壁絕緣層510的同時，蝕刻第二絕緣層的一部分而將其去除。藉由將第二絕緣層的一部分去除，在閘極電極504至閘極電極508及側壁絕緣層510的下方形成閘極絕緣層512。另外，藉由將第二絕緣層的一部分去除，在第一電極509的下方及側壁絕緣層511的下方殘留絕緣層513。
接著，覆蓋作為p通道電晶體的半導體層而形成抗蝕劑掩模，並且藉由以閘極電極505、閘極電極506、閘極電極507、閘極電極508和側壁絕緣層510為掩模對作為n通道電晶體的區域的半導體層注入雜質元素，從而形成高濃度雜質區域。注入雜質元素之後去除抗蝕劑掩模。這裏，對作為n通道電晶體的區域的半導體層進行注入，使之以1×1019 /cm3 至1×1020 /cm3 的濃度包含磷(P)，從而形成呈現n型的高濃度雜質區域。結果，在作為n通道電晶體的區域的半導體層中以自對準方式形成通道形成區域521a、用作LDD區域的一對低濃度雜質區域519a、用作源區或汲區的一對高濃度雜質區域517a、通道形成區域521c、用作LDD區域的一對低濃度雜質區域519c、用作源區或汲區的一對高濃度雜質區域517c。與此同時，在作為電容的區域的半導體層中以自對準方式形成第一雜質區域521b、第二雜質區域519b、第三雜質區域517b。第一雜質區域521b在隔著閘極絕緣層而重疊於閘極電極506的區域中形成。再有，在形成閘極電極506之前，在第一雜質區域521b中選擇性地添加有高濃度的雜質元素。因此，第一雜質區域521b的雜質濃度大於通道形成區域521a及通道形成區域521c的雜質濃度。用作LDD區域的低濃度雜質區域519a及低濃度雜質區域519c以及第二雜質區域519b，形成在側壁絕緣層510的下方。
再有，這裏示出的結構是：在n通道電晶體包含的半導體層中形成LDD區域，而在p通道電晶體包含的半導體層中不形成LDD區域，但本發明並以此為限，也可以在n通道電晶體和p通道電晶體雙方的半導體層中形成LDD區域。
接著，在藉由濺射法、LPCVD法或電漿CVD法形成包含氫的第四絕緣層522之後，進行添加有半導體層的雜質元素的活性化處理及氫化處理。雜質元素的活性化處理及氫化處理採用在爐中的熱處理(300℃至550℃、1小時至12小時)或採用基於燈光源的RTA法。含氫的第四絕緣層522例如採用藉由電漿CVD法獲得的氮氧化矽層。這裏，含氫的第四絕緣層522的厚度設為50nm至200nm。此外，在用促進晶化的金屬元素(一般為鎳)來使半導體層晶化的情況下，可在活性化的同時進行用以減少通道形成區域中的鎳的吸雜。含氫的第四絕緣層522為層間絕緣層的第一層。
接著，藉由濺射法、LPCVD法或電漿CVD法形成成為層間絕緣層的第二層的第五絕緣層523。使用如氧化矽層、氮化矽層或氧氮化矽層等的絕緣層的單層或疊層作為第五絕緣層523。這裏，第五絕緣層523的厚度為300nm至800nm。
接著，在第五絕緣層523上形成抗蝕劑掩模，選擇性地蝕刻第四絕緣層522及第五絕緣層523而形成到達第一電極509的第一開口520。在蝕刻之後，去除抗蝕劑掩模。第一開口520的直徑可為約1μm至6μm，在本實施例中第一開口520的直徑為2μm。
經過了前述各製程的半導體裝置的截面圖相當於圖8A。
接著，藉由濺射法、LPCVD法或電漿CVD法層疊而形成氧氮化矽層和非晶矽層。在本實施例中，用電漿CVD法依次層疊而形成厚度為3nm至5nm的氧氮化矽層和厚度為30nm的非晶矽層。接下來，形成抗蝕劑掩模，選擇性地蝕刻非晶矽層和氧氮化矽層，從而形成重疊於第一開口520的氧氮化矽層524a及非晶矽層524b。氧氮化矽層524a、非晶矽層524b成為反熔絲的電阻材料層。蝕刻之後，去除抗蝕劑掩模。
經過了前述各製程的半導體裝置的截面圖相當於圖8B。
接著，形成抗蝕劑掩模，選擇性地蝕刻第四絕緣層522及第五絕緣層523，從而分別形成到達半導體層的接觸孔、到達閩極電極的接觸孔和到達第一電極509的第二開口。蝕刻之後，去除抗蝕劑掩模。
經過了前述各製程的半導體裝置的截面圖相當於圖8C。
以含氟酸的蝕刻劑去除露出的半導體層表面及露出的第一電極509表面的氧化膜，同時清洗露出的半導體層的表面及露出的第一電極509表面。
接著，藉由濺射法形成導電層，以形成反熔絲的上部電極或薄膜電晶體的源極電極及汲極電極等。該導電層使用如下材料的單層或疊層形成，即鎢、鈦、鋁、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵等單一元素、或者它們的合金或化合物。但是，在疊層導電層的情況下，因為用作反熔絲的上部電極，所以與非晶矽層524b接觸的一層較佳的使用與矽起反應的材料。另外，因為該導電層也用作薄膜電晶體的源極電極及汲極電極，較佳的使用與構成薄膜電晶體的半導體層的接觸電阻值較低的材料。例如，使用由鈦層、含微量矽的鋁層、鈦層形成的三層結構，或者由鈦層、含鎳和碳的鋁合金層、鈦層形成的三層結構。在本實施例中，採用由厚度為100nm的鈦層、厚度為350nm的純鋁層、厚度為100nm的鈦層形成的三層結構。另外，在本實施例中示出了用鎢層作為反熔絲的下部電極的材料並用鈦層作為上部電極的實例，但是對於材料並無特別的限定，只要能夠將電阻材料層從高電阻變化為低電阻即可，因此可以將相同的材料用作反熔絲的下部電極及上部電極。在將相同的材料用作反熔絲的下部電極及上部電極的情況下，用選自鎢、鈦、鋁、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵等單一元素、或者它們的合金或化合物的材料的單層或疊層結構來形成。
接著，形成抗蝕劑掩模，並選擇性地蝕刻導電層，從而形成用作源極電極或汲極電極的導電層525、導電層526、導電層527、導電層528、導電層529、導電層530、導電層531、導電層532、導電層533、導電層534、作為閩極引出佈線的佈線535、佈線536、佈線537、佈線538、佈線539、記憶體部的第二電極540及第三電極541、天線部的第四電極542。第二電極540重疊於第一開口520，成為反熔絲的上部電極。另外，第三電極541重疊於第二開口，並與第一電極509電連接。再有，第四電極542與天線部及電源部的薄膜電晶體電連接，但這裏未圖示。在蝕刻之後，去除抗蝕劑掩模。
經過了前述各製程的半導體裝置的截面圖相當於圖8D。在本實施例中，可在同一個基板上形成邏輯電路部550的薄膜電晶體、記憶體部552的薄膜電晶體及反熔絲560、天線部及電源部554的薄膜電晶體。這裏示出設置在邏輯電路部550中的p通道電晶體和n通道電晶體、設置在記憶體部552中的p通道電晶體和反熔絲560、設置在天線部及電源部554中的電容和n通道電晶體的截面圖。再有，設置在記憶體部552中的薄膜電晶體也可為n通道電晶體，對此本發明並無特別限定。另外，在天線部及電源部554中也可以設有p通道電晶體。這裏，為方便起見僅示出一個n通道電晶體。
接著，形成覆蓋邏輯電路部550的薄膜電晶體、記憶體部552的薄膜電晶體及反熔絲、天線部及電源部554的薄膜電晶體的第六絕緣層543。可以使用包含氧化矽的絕緣層或由有機樹脂構成的絕緣層作為第六絕緣層543，但是為提高無線晶片的可靠性，較佳採用包含氧化矽的絕緣層。另外，由於在用絲綢印刷法形成天線時要求具有平坦性，因此最好藉由塗佈法並由有機樹脂構成絕緣層。實施者可適當選擇形成第六絕緣層543的材料。另外，之後形成的天線也可以形成到重疊於邏輯電路部550及記憶體部552的區域。在此情況下，第六絕緣層543也用作將邏輯電路部550中的元件和記憶體部552的元件與天線絕緣的層間絕緣層。在作為環形(例如，環形天線)或者螺旋形的情況下，天線的兩端中的一方由形成於下層的佈線引導，因此最好設置第六絕緣層543。然而，在利用微波方式，並作為線狀(例如偶極天線)或者形成為平整的形狀(例如平板天線)等天線的情況下，將之後形成的天線配置為不重疊於邏輯電路部及記憶體部，因此不必設置第六絕緣層543。
接著，形成抗蝕劑掩模，並選擇性地蝕刻第六絕緣層543而形成到達第三電極541的第三開口和到達第四電極542的第四開口。在蝕刻之後，去除抗蝕劑掩模。
經過了前述各製程的半導體裝置的截面圖相當於圖9A。
接著，在第六絕緣層543上形成金屬層。作為金屬層，使用選自Ti、Ni、Au中的單層或它們的疊層。接著，形成抗蝕劑掩模，並選擇性地蝕刻金屬層，從而在第一電極509的引出佈線部562中形成引出佈線544，並形成天線的底層545。再有，也可用金屬掩模藉由濺射法選擇性地形成這裏的引出佈線544及底層545，而不使用抗蝕劑掩模。藉由設置天線的基底層545，可以確保與天線接觸的大面積。另外，根據電路設計的佈局圖，引出佈線544也可不必特意形成。
經過了前述各製程的半導體裝置的截面圖相當於圖9B。
在天線基底層545上形成天線546。天線546可以在藉由濺射法形成Al或Ag等的金屬層之後，進行選擇性蝕刻並加工為所期望的形狀，或藉由絲綢印刷法而形成。絲網印刷法是指藉由使用絲綢版和稱為塗刷器(squeegee)的橡皮、塑膠或金屬的刮刀，將設在絲網版上的墨汁或膏轉印到設於絲網版的對側的工件(work)上的方法，該絲網版上形成有藉由在由金屬或高分子化合物纖維的網眼構成的版基上以感光性樹脂形成預定的圖案。絲網印刷法具有以低成本在較大面積上形成圖案的優點。
經過了前述的製程的半導體裝置的截面圖相當於圖9C。在本實施例中，在同一基板上形成邏輯電路部550的薄膜電晶體、記憶體部552的薄膜電晶體及反熔絲以及天線部及電源部554的薄膜電晶體及天線。
接著，進行剝離以去除金屬層502及基板501。剝離可以在金屬氧化物層內、第一絕緣層503和金屬氧化物層的介面或金屬氧化物層和金屬層502的介面發生，可用較小的力從基板501剝離成為無線晶片的第一絕緣層503的上層側。另外，當去除金屬層502及基板501時，可將固定基板貼合在設有天線的一側。
接著，利用切割器、切斷裝置等將形成有多個無線晶片的薄片分割成各個無線晶片。另外，若剝離時採用分別取出每個無線晶片來剝離的方法，則不必進行該分割製程。
接著，將無線晶片固定於片狀的基體。作為片狀的基體，可以採用塑膠、紙、預浸料、陶瓷片等。既可採用以兩個片狀基體夾住無線晶片而固定的方式，也可採用靠黏合層固定在一個片狀基體上的方式。作為黏合層，可使用諸如反應固化型黏結劑、熱固化型黏結劑、紫外線固化型黏結劑等光固化型黏結劑、厭氣型黏結劑等各種固化型黏結劑。另外，也可以在紙的形成中配置無線晶片，在一片紙的內部設置無線晶片。
經過上述製程的無線晶片的記憶體由根據本發明的反熔絲構成。該反熔絲處於選自如下三種狀態的一種狀態，即作為初始狀態的“第一狀態”、進行寫入的狀態的“第二狀態”及“第三狀態”。“第一狀態”、“第二狀態”及“第三狀態”的電阻值彼此不同。另外，“第二狀態”及“第三狀態”是藉由對“第一狀態”進行寫入而得到的狀態。再有，如上述那樣，記憶體由多個反熔絲構成，以塊單位進行寫入。另外，以塊單位區別已寫入資料或未寫入資料。在未寫入塊中，存在處於“第一狀態”的反熔絲，在已寫入塊中只配置處於“第二狀態”或“第三狀態”的反熔絲。處於“第一狀態”的反熔絲藉由寫入而變化為“第二狀態”或“第三狀態”。然而藉由寫入而一旦變為“第二狀態”的反熔絲即使再次寫入也不變為“第三狀態”、“第一狀態”。同樣地，變為“第三狀態”的反熔絲即使再次寫入也不變為“第二狀態”、“第一狀態”。在構成無線晶片的記憶體中的已寫入塊中配置有處於“第二狀態”的反熔絲和處於“第三狀態”的反熔絲。然後，藉由使“第二狀態”和“第三狀態”對應於二進位資料，進行資料寫入。如上所述，處於“第二狀態”或“第三狀態”的反熔絲即使再次寫入，也不變為其他狀態如不同的寫入狀態或初始狀態。因此，不用擔心一旦寫入無線晶片的資料被竄改。另外，若在無線晶片中留存具有處於“第一狀態”的反熔絲的未寫入塊，則可實現能夠寫入(追記)新的資料的追記型記憶體。再有，也能以反熔絲單位進行資料的寫入和已寫入和未寫入的區別。
在無線晶片製造時或製造之後，該無線晶片藉由寫入而將所有的反熔絲作為變為“第二狀態”或“第三狀態”，從而提供固定於二進位資料而寫入資料的、僅由已寫入塊構成的ROM。另外，在作為無線晶片而提供的階段中，使具備處於“第一狀態”的反熔絲的未寫入塊存在，可以作為能夠寫入新資料的追記型記憶體。在作為追記型記憶體的情況下，既可以採用只由未寫入塊構成的結構，也可以採用未寫入塊和已寫入塊混合存在的結構。在任何情況下，對一旦寫入的資料都不可能被竄改，再者，也可以提供根據需要而可隨時追記的無線晶片。例如，將固定在撓性的片狀基體上的無線晶片貼到具有曲面的物品上，然後可以對該無線晶片包含的反熔絲型記憶體進行資料的輸入。
本實施例可以與實施例模式自由組合。
實施例2
在本實施例中，說明用作無線晶片的半導體裝置的結構及動作例。
本實施例所示的半導體裝置是具有非接觸地進行資料通信的功能的無線晶片。圖6A所示的半導體裝置600的方塊圖是其一例，由高頻電路601、電源電路602、重置電路603、時鐘產生電路604、資料解調電路605、資料調制電路606、控制其他電路的控制電路607、儲存電路608以及天線609構成。
儲存電路608具有由根據本發明的反熔絲構成的記憶體。另外，儲存電路608有時具有對在上述實施例模式4、實施例1中作為驅動電路部的一部分說明的記憶體進行寫入的電路、或讀出寫入記憶體的資料的電路。再者，除了由該反熔絲構成的記憶體，儲存電路608還可以具有其他結構的記憶體。作為其他結構的記憶體可以舉出DRAM、SRAM、FeRAM、PROM、EPROM、EEPROM、快閃記憶體等。再有，儲存電路608具有由該反熔絲構成的記憶體，具備上述反熔絲的記憶體既可以為ROM，也可以為一次寫入記憶體。注意，已寫入的反熔絲一定處於“第二狀態”或“第三狀態”中的一種狀態。另外，在採用一次寫入記憶體中，存在有處於“第一狀態”的反熔絲。
高頻電路601是由天線609接收信號的電路，並且是將資料調制電路606所接收的信號從天線609輸出的電路。電源電路602是由接收信號產生電源電位的電路。重置電路603是產生重置信號的電路。時鐘信號產生電路604是基於從天線609輸入的接收信號產生各種時鐘信號的電路。資料解調電路605是解調接收信號並將該信號輸出到控制電路607的電路。資料調制電路606是調制從控制電路607接收的信號的電路。另外，作為控制電路607，這裏設置有取碼電路611、判碼電路612、CRC判定電路613以及輸出單元電路614。再有，取碼電路611是分別提取傳送到控制電路607的指令所包括的多個代碼的電路。判碼電路612是將被提取的代碼與基準代碼比較而判定指令內容的電路。CRC判定電路613是基於被判定的代碼檢測出是否存在發送錯誤等的電路。
接著，對上述半導體裝置600的一個動作例進行說明。首先，天線609接收無線信號。無線信號經由高頻電路601傳送到電源電路602，並且產生高電源電位(以下，稱為VDD)。VDD饋送給構成半導體裝置600的各種電路。另外，經由高頻電路601傳送到資料解調電路605的信號被解調(以下，稱為解調信號)。而且，經由高頻電路601而藉由重置電路603及時鐘信號產生電路604的信號以及解調信號被傳送到控制電路607。傳送到控制電路607的信號由取碼電路611、判碼電路612及CRC判定電路613等進行分析。然後，根據被分析的信號，在儲存電路608內寫入資料，或者將寫入儲存電路608內的半導體裝置600的資料輸出。
在儲存電路608內寫入資料時，例如藉由以塊單位對儲存電路608具有的反熔絲寫入資料來將資料寫入。此時，對於寫入資料的塊的反熔絲一定進行寫入，該反熔絲從初始狀態的“第一狀態”變為“第二狀態”，或從“第一狀態”變為“第三狀態”。對於該反熔絲的寫入既可以根據無線信號直接執行，也可以經由命令對記憶體進行寫入的電路執行。注意，即使對已處於“第二狀態”的反熔絲，根據上述被分析的信號進行寫入，反熔絲也不變為“第一狀態”、“第三狀態”。再有，即使根據上述被分析的信號對已處於“第三狀態”的反熔絲進行寫入，反熔絲也不變為“第二狀態”、“第一狀態”。因此，一旦寫入的資料不能被重寫。另外，藉由使具有處於“第一狀態”的反熔絲的未寫入塊存在，可以寫入新的資料。然而，當儲存電路608具備由該反熔絲構成的記憶體之外的記憶體時，則不受限於此。
在輸出寫入在儲存電路608內的資料時，根據被分析的信號讀出寫入儲存電路608內的資料。儲存電路608具有由該反熔絲構成的記憶體，在已寫入塊中藉由處於“第二狀態”或“第三狀態”的反熔絲寫入資料。該反熔絲的讀出既可以根據無線信號直接執行，也可經由命令對寫入記憶體的資料進行讀出的電路執行。
被輸出的半導體裝置600的資料由輸出單元電路614編碼。再者，被編碼的半導體裝置600的資料經由資料調制電路606由天線轉換為無線信號發送。注意，低電源電位(下面稱為VSS)在構成半導體裝置600的各種電路中共用，並且可將VSS作為VGND來使用。
這樣的半導體裝置600藉由利用可以進行無線信號的接收/發送、發送或者接收的通信裝置(例如讀/寫器或具有讀取和寫入中任一功能的通信裝置)，可以根據無線信號寫入資料。另外，可根據無線信號讀取寫入半導體裝置600的資料。
再有，半導體裝置600既可以為不裝電源(電池)而利用電磁波對各種電路供應電源電壓的方式，也可以為裝有電源(電池)並利用電磁波和電源(電池)對各種電路供應電源電壓的方式。
接著，說明一例用作無線晶片的根據本發明的半導體裝置的使用方式。圖6B示出可攜式資料終端3200和產品3220。
可攜式資料終端3200具備顯示部3210，其側面具備通信單元3202。作為通信單元3202的實例，可以舉出具備有讀取信號的功能及發送信號的功能的讀/寫器、只具備讀取信號的功能的讀取器或者具備發送信號的功能的寫入器。
產品3220附裝有半導體裝置600。半導體裝置600用作上述的無線晶片，例如可以寫入各種各樣的資料如產品3220的原材料或原產地等。注意，在寫入了資料的塊中例如建立標誌，以便被判斷為已寫入。根據本發明的半導體裝置600因為具有防止一旦寫入的資料被竄改的結構，不可能將原材料或原產地重寫為假資料。另外，使半導體裝置600中有未寫入塊存在，可以追記新的資料，例如可以在未寫入塊中寫入各生產製程的檢查結果或流通過程的記錄等。在此情況下，設置多個未寫入塊，以能夠在各生產製程中寫入。寫入資料後的未寫入塊，被判斷為已寫入。
將具備通信單元3202的可攜式資料終端3200靠近附裝在產品3220上的半導體裝置600。通信單元3202可以讀取寫入到半導體裝置600的資料，並且在顯示部3210上顯示產品3220的原材料或原產地、各生產製程的檢查結果、流通過程的記錄等的資料。
另外，如圖6C所示，此外，當在傳送帶上傳送貼有半導體裝置產品3220時，可以利用通信單元3240讀取半導體裝置600的資料來進行對產品3220的檢查。再者，可以利用通信單元3240對半導體裝置600作為資料寫入檢查是否合格。如此，藉由將根據本發明的半導體裝置應用於系統，可以簡單地獲取資料，並實現高功能化和高附價值化。另外，可防止一旦寫入的資料被竄改，並可以防止產品被仿冒。
再有，除了上述以外，本發明的半導體裝置的用途廣泛，還可以應用於需要確認物件物的關於生產、流通、銷售、管理等的資料的任何商品。例如，可以設置在紙幣、硬幣、有價證券、證書、無記名債券、包裝容器、書籍、記錄媒體、隨身攜帶物品、貨物、交通工具、食品、衣物、保健用品、生活用品、藥品以及電子設備等上而加以使用。這些實例用圖7A至7H進行說明。在圖7A至7H中，說明作為半導體裝置600而設置無線晶片700的實例。
紙幣和硬幣是在市場中流通的通貨，並包括在特定領域中作為貨幣流通的票據(代金券)、紀念硬幣等。有價證券是指支票、證券、期票等(參照圖7A)。證書是指駕駛執照、居民卡等(參照圖7B)。交通工具是指自行車等的車輛、船舶等(參照圖7C)。包裝容器是指用於包裝盒飯等的紙、塑膠瓶等(參照圖7D)。書籍是指書、本等(參照圖7E)。記錄媒體是指DVD軟體、錄影帶等(參照圖7F)。隨身攜帶物品是指提包、眼鏡等(參照圖7H)。貨物是指行李、遞送包裹等(參照圖7G)。無記名債券是指郵票、糧票、各種禮品票等。食品是指食料品、飲料等。衣物是指衣服、鞋等。保健用品是指醫療設備、保健設備等。生活用品是指傢俱、照明裝置等。藥品是指醫藥、農藥等。電子設備是指液晶顯示裝置、EL顯示裝置、電視機(電視接收機或薄型電視接收機)、可攜式電話機等。
藉由將無線晶片700設置在紙幣、硬幣、有價證券、證書、無記名債券等上，可以防止仿冒。另外，藉由將無線晶片700設置在包裝容器、書籍、記錄媒體等、隨身攜帶物品、食品、生活用品、貨物、以及電子設備等上，可以實現檢查系統或租賃店的系統等的效率化。藉由將無線晶片700設置在交通工具、保健用品、藥品、貨物等上，可以防止對它們的仿冒或偷竊。另外，若用於藥品，則可以防止用藥錯誤。作為設置無線晶片700的方法，可以貼在物品表面上，或埋於物品中。例如，若為書籍，可埋入於紙中，若為由有機樹脂構成的封裝件，則可埋入於有機樹脂中。另外，藉由將半導體裝置嵌入到動物等生物中，可以容易識別各個生物。例如，藉由將具有感測器的半導體裝置安裝或嵌入到家畜等生物中，不僅可以識別生年、性別或種類等，而且可以容易管理當前的體溫等健康狀態。
尤其是，可將應用本發明的無線晶片有效地用於食品的可追溯性(traceability)。應用本發明的無線晶片具有可輸入新資料但一旦寫入的資料不能被重寫的結構。因此，在食品的生產、流通、銷售的各階段中經營者不同時，後續經營者不能竄改先前經營者寫入的資料。例如，可以防止銷售者竄改生產者寫入的使用期限等的資料而偽造標識等。
以下，描述將應用本發明的無線晶片用於食品的可追溯性的實例。例如，說明用於牛肉流通的實例。
首先，作為對象的肉牛A如在牧場S出生。肉牛A的管理者(牛的飼養者、共同哺育‧培育中心、繁殖中心、育肥中心的管理者或者牧場的管理者等。本例中是牧場S的管理者)登記出生等，並被分配肉牛A的個體識別號碼。個體識別號碼例如為十位數的號碼，該號碼中編入生產地或管理者的特定編號。個體識別號碼例如作為耳標附在肉牛A上。
此時，將預先在預定的塊中寫入個體識別號碼的無線晶片裝入耳標。藉由將根據本發明的半導體裝置作為裝入耳標的無線晶片使用，可以防止個體識別號碼的竄改。當然，也可以在對肉牛A附上耳標A之後寫入個體識別號碼，但是較佳將預先寫入個體識別號碼的無線晶片分配到各個體，以防止寫入錯誤的號碼而存在個體識別號碼重複等情況，從而容易管理。
在裝入耳標的無線晶片中最好還寫入牛的名字、性別、種別以及血統等。因而，最好在無線晶片中存在多個未寫入塊，以可將必要的資料隨時寫入未寫入塊。當然，未寫入塊被寫入隨時資料之後，就被判斷為已寫入塊。將本發明用於裝入耳標的無線晶片，可以防止一旦寫入的資料被竄改。再有，在裝入耳標的無線晶片中寫入的資料的內容，由讀/寫器等收/發器讀取並登記在管理伺服器中。
另外，在肉牛A被屠宰前移動到其他管理者(育肥中心等)時，將去處等資料隨時寫入在無線晶片中的未寫入塊中。再有，在對無線晶片寫入新資料時，利用讀/寫器等收/發器進行讀取，並將其內容登記在管理伺服器中。
例如在屠宰場T中屠宰肉牛A而成為牛肉。被屠宰的肉牛A一般作為帶骨肉A’從屠宰場T流通到食肉加工經營者。複製被屠宰前寫入的無線晶片的資料，作為新的無線晶片貼到帶骨肉A’上。在存在多個A’的情況下，將複製的無線晶片貼到所有的帶骨肉A’。當然，藉由將本發明應用於複製的無線晶片，可防止資料的竄改。肉牛A的屠宰者(食肉處理場或食肉中心的管理者等。本例中為屠宰場T的管理者)將屠宰的日期、屠宰地點等寫入貼到帶骨肉A’的無線晶片的未寫入塊中。當然，也可在對複製的無線晶片寫入屠宰的日期等的資料之後，將無線晶片貼到作為物件的帶骨肉A’上。另外，在未寫入塊中寫入帶骨肉A’的等級、重量、出貨對方、出貨日等。再有，用讀/寫器等收/發器讀取在無線晶片中寫入的資料內容，並登記在管理伺服器中。
例如食肉加工經營者U將帶骨肉A’加工為部分肉A”。從食肉加工經營者U以經加工的帶骨肉A’作為多個部分肉A”流通到零售商或特定的食品供應者等。複製貼到帶骨肉A’的無線晶片的資料，並貼到各部分肉A”上。當然，藉由將本發明用於複製的無線晶片，可防止資料被竄改。帶骨肉A’的加工者(本例中為食肉加工經營者U)在未寫入塊中寫入部分肉A”的重量、供貨廠商、供貨日期、出貨對方、出貨日等。再有，利用讀/寫器等收/發器讀取無線晶片寫入的資料的內容，並登記在管理伺服器中。
然後，例如零售商V將部分肉A”加工為精肉A”’，對消費者W出售。零售商V複製貼到部分肉A”上的無線晶片的資料，並在複製的無線晶片的未寫入塊中寫入供貨廠商和供貨日期等，在出售各精肉A”’時貼上。當然，藉由將本發明用於複製的無線晶片，可防止資料被竄改。用讀/寫器等收/發器讀取無線晶片中寫入的資料內容，並登記在管理伺服器中。如此，可以在從牧場S至零售商V的流通過程中，隨時對未寫入塊寫入資料。另外，因為被寫入資料之後的未寫入塊被判斷為已寫入塊，從而不用擔心資料會被竄改。
購買精肉A”’或考慮購買的消費者W可以利用設置在零售店等的資訊閱覽系統來閱覽貼到該精肉A”’上的無線晶片中的已寫入塊寫入的資料。作為資訊閱覽系統，如可以利用讀/寫器等的收/發器讀取無線晶片中寫入的資料，並將寫入在已寫入塊中的資料在與該收/發機及管理伺服器聯動的個人計算機上顯示。
這裏說明的肉牛及牛肉的可追溯性，利用了應用本發明的無線晶片。本發明可以防止一旦寫入的資料被竄改。因此，如肉牛及牛肉的可追溯性那樣，在將本發明用於各階段中管理者不同的生產流通過程的情況下，當變更管理者時可以防止前階段的資料被重寫。在上述實例中，可以防止如下的不正當行為：零售商V重寫出生地等的原產地或牛肉的等級等來虛假標示，從而以高價出售牛肉等。因此，消費者W可以閱覽正確的資料，防止因虛假標示而遭受不利。再有，這裏以將本發明用於肉牛及牛肉的可追溯性為例作了說明，但是不言而喻，本發明可以廣泛應用於其他食品、特產品、工藝品等。
另外，將應用本發明的無線晶片用於機場的貨物檢查、管理等也是有效的。如上述那樣，應用本發明的無線晶片具有如下結構：可以對未寫入塊寫入新的資料，然而一旦寫入的資料(已寫入塊的資料)不能被重寫。因此，若行李持有者的資料已寫入無線晶片，則他人就不能重寫持有者的資料，因此可防止偷竊等。另外，在寫入行李檢查系統是否合格的判定時，即使要將危險物品帶進，但是一旦資料寫入為：“不可帶進飛機”就不能被重寫，因此可確保安全性。
如上所述，在應用本發明的無線晶片中，不應當被竄改的資料都以將“第二狀態”或“第三狀態”的已寫入狀態對應於二進位資料的方式而被寫入。藉由不設未寫入狀態的記憶元件，可以防止資料被竄改。當然，也可以留有未寫入狀態的記憶元件，以用未寫入狀態的元件進行追記。
注意，本實施例可以與其他實施例模式及實施例自由組合。
100．．．反熔絲
102．．．第一電極
104．．．電阻材料層
106．．．絕緣層
108．．．矽層
110．．．第二電極
200．．．反熔絲
202．．．第一電極
204．．．電阻材料層
210．．．第二電極
302．．．基板
304．．．剝離層
305．．．半導體層
306．．．絕緣層
307．．．半導體層
308．．．閩極絕緣層
310．．．閩極電極
312．．．閩極電極
314．．．第一電極
316．．．通道形成區域
318．．．雜質區域
320．．．通道形成區域
322．．．雜質區域
324．．．絕緣層
326．．．氧氮化矽層
328．．．非晶矽層
330．．．導電層
331．．．n通道電晶體
332．．．導電層
333．．．p通道電晶體
334．．．導電層
336．．．第三電極
338．．．第二電極
339．．．反熔絲
340．．．連接電極
342．．．絕緣層
344．．．導電層
346．．．導電層
348．．．天線
350．．．薄片
360．．．元件層
370．．．薄片
390．．．驅動電路部
392．．．記憶體部
394．．．天線部
501．．．基板
502．．．金屬層
503．．．絕緣層
504．．．閩極電極
505．．．閩極電極
506．．．閩極電極
507．．．閩極電極
508．．．閩極電極
509．．．第一電極
510．．．側壁絕緣層
511．．．側壁絕緣層
512．．．閩極絕緣層
513．．．絕緣層
520．．．開口
522．．．絕緣層
523．．．絕緣層
525．．．導電層
526．．．導電層
527．．．導電層
528．．．導電層
529．．．導電層
530．．．導電層
531．．．導電層
532．．．導電層
533．．．導電層
534．．．導電層
535．．．佈線
536．．．佈線
537．．．佈線
538．．．佈線
539．．．佈線
540．．．第二電極
541．．．第三電極
542．．．第四電極
543．．．絕緣層
544．．．引出佈線
545．．．底層
546．．．天線
550．．．邏輯電路部
552．．．記憶體部
554．．．電源部
560．．．反熔絲
562．．．引出佈線部
600．．．半導體裝置
601．．．高頻電路
602．．．電源電路
603．．．重置電路
604．．．時鐘產生電路
605．．．資料解調電路
606．．．資料調制電路
607．．．控制電路
608．．．儲存電路
609．．．天線
611．．．取碼電路
612．．．判碼電路
613．．．CRC判定電路
614．．．輸出單元電路
700．．．無線晶片
3200．．．可攜式資料終端
3202．．．通信單元
3210．．．顯示部
3220．．．產品
3240．．．通信單元
348a．．．天線
348b．．．天線
348c．．．天線
348d．．．天線
348e．．．天線
391a．．．記憶體部
391b．．．記憶體部
391c．．．記憶體部
391d．．．記憶體部
391e．．．記憶體部
514a．．．雜質區域
514b．．．雜質區域
516a．．．通道形成區域
516b．．．通道形成區域
517a．．．雜質區域
517b．．．雜質區域
517c．．．雜質區域
519a．．．雜質區域
519b．．．雜質區域
519c．．．雜質區域
521a．．．通道形成區域
521b．．．雜質區域
521c．．．通道形成區域
524a．．．氧氮化矽層
524b．．．非晶矽層
圖1是表示根據本發明的反熔絲的電特性的例示圖；
圖2A至2C是表示根據本發明的反熔絲的元件結構的例示截面圖；
圖3A至3C是表示根據本發明的反熔絲的元件結構的例示截面圖；
圖4A和4B是表示一例根據本發明的半導體裝置的製造方法的截面圖；
圖5A至5E是說明可用於根據本發明的半導體裝置的天線的圖；
圖6A是例示根據本發明的半導體裝置的方塊圖且圖6B和6C是表示使用方式的例示圖；
圖7A至7H是表示根據本發明的半導體裝置的應用例的示圖；
圖8A至8D是表示根據本發明的半導體裝置的製程的截面圖；以及
圖9A至9C是表示根據本發明的半導體裝置的製程的截面圖。

Claims (8)

  1. 一種記憶體裝置，包含：記憶元件，包括第一電極、第二電極、以及設置在該第一電極和該第二電極之間的矽層，其中：該記憶元件可處於第一狀態、第二狀態、和第三狀態，對處於該第一狀態的該記憶元件寫入第一資料，結果使第一電極的電位比第二電極的電位高，從而得到該記憶元件處於該第二狀態，對處於該第一狀態的該記憶元件寫入第二資料，結果使第二電極的電位比第一電極的電位高，從而得到該記憶元件處於該第三狀態，當處於該第一狀態的該記憶元件的電阻值為R1、處於該第二狀態的該記憶元件的電阻值為R2、處於該第三狀態的該記憶元件的電阻值為R3時，滿足R1>R2>R3，處於該第二狀態的該記憶元件不能變為該第一狀態，且處於該第三狀態的該記憶元件不能變為該第一狀態和該第二狀態。
  2. 一種記憶體裝置，包含：記憶元件，包括第一電極、第二電極、以及設置在該第一電極和第二電極之間的矽層及絕緣層，其中， 該記憶元件可處於第一狀態、第二狀態、和第三狀態，對處於該第一狀態的該記憶元件寫入第一資料，結果使第一電極的電位比第二電極的電位高，從而得到該記憶元件處於該第二狀態，對處於該第一狀態的該記憶元件寫入第二資料，結果使第二電極的電位比第一電極的電位高，從而得到該記憶元件處於該第三狀態，當處於該第一狀態的該記憶元件的電阻值為R1、處於該第二狀態的該記憶元件的電阻值為R2、處於該第三狀態的該記憶元件的電阻值為R3時，滿足R1>R2>R3，處於該第二狀態的該記憶元件不能變為該第一狀態，且處於該第三狀態的該記憶元件不能變為該第一狀態和該第二狀態。
  3. 一種記憶體裝置，包含：記憶元件，包括第一電極、第二電極、以及設置在該第一電極和該第二電極之間的矽層及絕緣層，其中，該記憶元件可處於第一狀態、第二狀態、和第三狀態，對處於該第一狀態的該記憶元件寫入第一資料，結果使第一電極的電位比第二電極的電位高，從而得到該記憶元件處於該第二狀態， 對處於該第一狀態的該記憶元件寫入第二資料，結果使第二電極的電位比第一電極的電位高，結果得到該記憶元件處於該第三狀態，當處於該第一狀態的該記憶元件的電阻值為R1、處於該第二狀態的該記憶元件的電阻值為R2、處於該第三狀態的該記憶元件的電阻值為R3時，滿足R1>R2>R3，處於該第二狀態的該記憶元件對應於被寫入“0”和“1”之一個的記憶元件，處於該第三狀態的該記憶元件對應於被寫入“0”和“1”之另一個的記憶元件，處於該第二狀態的該記憶元件不能變為該第一狀態，且處於該第三狀態的該記憶元件不能變為該第一狀態和該第二狀態。
  4. 如申請專利範圍第1項至第3項中任一項的記憶體裝置，其中該第一電極和該第二電極各自包括鎢或鈦。
  5. 如申請專利範圍第1項至第3項中任一項的記憶體裝置，其中該矽層包括非晶矽。
  6. 如申請專利範圍第1項至第3項中任一項的記憶體裝置，還包含具有多個電晶體的驅動電路，其中該記憶元件和該驅動電路形成在基板上。
  7. 如申請專利範圍第1項至第3項中任一項的記憶體裝置，還包含天線。
  8. 如申請專利範圍第2項或第3項的記憶體裝置，其 中該絕緣層包括氧氮化矽。
TW097147443A 2007-12-14 2008-12-05 記憶體裝置 TWI478408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007323241 2007-12-14

Publications (2)

Publication Number Publication Date
TW200937692A TW200937692A (en) 2009-09-01
TWI478408B true TWI478408B (zh) 2015-03-21

Family

ID=40752007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147443A TWI478408B (zh) 2007-12-14 2008-12-05 記憶體裝置

Country Status (4)

Country Link
US (1) US8735885B2 (zh)
JP (1) JP5371400B2 (zh)
CN (1) CN101458966B (zh)
TW (1) TWI478408B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830096B (zh) * 2021-07-20 2024-01-21 大陸商立訊電子科技（昆山）有限公司 電子設備

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
JP5641840B2 (ja) * 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
US8519509B2 (en) * 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9342775B2 (en) * 2011-11-01 2016-05-17 Avery Dennison Corporation Dual mode chip having radio frequency identification and electronic article surveillance capability
CN104463266B (zh) * 2014-10-31 2018-07-10 江苏凯路威电子科技有限公司 Rfid防伪方法及芯片
US10476680B2 (en) * 2016-02-03 2019-11-12 Ememory Technology Inc. Electronic device with self-protection and anti-cloning capabilities and related method
CN106372498B (zh) * 2016-09-05 2020-08-28 新华三技术有限公司 一种软件保护的方法和装置
US10446248B1 (en) 2018-04-23 2019-10-15 Micron Technology, Inc. Non-volatile memory devices and systems with read-only memory features and methods for operating the same
US11049565B2 (en) 2018-04-23 2021-06-29 Micron Technology, Inc. Non-volatile memory devices and systems with volatile memory features and methods for operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680087A2 (en) * 1994-04-28 1995-11-02 Canon Kabushiki Kaisha Semiconductor devices utilising silicide reaction for manufacturing adaptable interconnections
US20030022420A1 (en) * 2000-04-28 2003-01-30 Bendik Kleveland Three-dimensional memory array incorporating serial chain diode stack

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US825694A (en) * 1905-03-29 1906-07-10 Emilio Barbaroux Means for signaling on automobiles or the like vehicles.
JPS60117660A (ja) 1983-11-30 1985-06-25 Fujitsu Ltd 半導体記憶装置
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
EP0592078A1 (en) * 1992-09-23 1994-04-13 Actel Corporation Antifuse element and fabrication method
US5426614A (en) 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
JPH07263647A (ja) * 1994-02-04 1995-10-13 Canon Inc 電子回路装置
US5468680A (en) * 1994-03-18 1995-11-21 Massachusetts Institute Of Technology Method of making a three-terminal fuse
EP0797211A1 (en) 1996-03-01 1997-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with clamping circuit for preventing malfunction
DE69700241T2 (de) 1996-03-01 1999-11-04 Mitsubishi Electric Corp Halbleiterspeichergerät, um Fehlfunktion durch Zeilenauswahlleitungsunterbrechung zu vermeiden
US20030062594A1 (en) * 2001-10-01 2003-04-03 Chin-Yang Chen Anti-fuse structure with low on-state resistance and low off-state leakage
US7038248B2 (en) * 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
US20040108573A1 (en) * 2002-03-13 2004-06-10 Matrix Semiconductor, Inc. Use in semiconductor devices of dielectric antifuses grown on silicide
US6946719B2 (en) * 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
JP4370100B2 (ja) 2003-01-10 2009-11-25 パナソニック株式会社 半導体記憶装置
US6690597B1 (en) 2003-04-24 2004-02-10 Hewlett-Packard Development Company, L.P. Multi-bit PROM memory cell
EP1714294B1 (en) 2004-02-10 2016-04-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
JP4515134B2 (ja) 2004-04-06 2010-07-28 成田国際空港株式会社 航空手荷物管理システム
JP2005045282A (ja) * 2004-10-04 2005-02-17 Foundation For Advancement Of International Science 半導体装置
US8193606B2 (en) 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
JP5046525B2 (ja) * 2005-02-28 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7224630B2 (en) 2005-06-24 2007-05-29 Freescale Semiconductor, Inc. Antifuse circuit
JP5027470B2 (ja) * 2005-09-29 2012-09-19 株式会社半導体エネルギー研究所 記憶装置
TWI411095B (zh) 2005-09-29 2013-10-01 Semiconductor Energy Lab 記憶裝置
JP4908901B2 (ja) * 2006-04-11 2012-04-04 ラピスセミコンダクタ株式会社 不揮発性メモリの製造方法
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US7499355B2 (en) 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7649798B2 (en) 2006-08-17 2010-01-19 Broadcom Corporation Memory device using antifuses
KR101337319B1 (ko) 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법
EP2076923B1 (en) 2006-10-24 2012-08-15 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device including storage device and method for driving the same
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7994607B2 (en) 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525694B2 (ja) 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US7701746B2 (en) * 2007-06-28 2010-04-20 Sandisk 3D, Llc Method of making memory cell with voltage modulated sidewall poly resistor
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7872934B2 (en) 2007-12-14 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for writing data into memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680087A2 (en) * 1994-04-28 1995-11-02 Canon Kabushiki Kaisha Semiconductor devices utilising silicide reaction for manufacturing adaptable interconnections
US20030022420A1 (en) * 2000-04-28 2003-01-30 Bendik Kleveland Three-dimensional memory array incorporating serial chain diode stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830096B (zh) * 2021-07-20 2024-01-21 大陸商立訊電子科技（昆山）有限公司 電子設備

Also Published As

Publication number Publication date
US20090152549A1 (en) 2009-06-18
JP5371400B2 (ja) 2013-12-18
TW200937692A (en) 2009-09-01
CN101458966A (zh) 2009-06-17
JP2009164587A (ja) 2009-07-23
US8735885B2 (en) 2014-05-27
CN101458966B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI478408B (zh) 記憶體裝置
JP6968214B2 (ja) 半導体装置
JP5268600B2 (ja) 半導体装置及びメモリのデータ書き込み方法
TWI431730B (zh) 半導體裝置和其製造方法
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
JP5604567B2 (ja) 半導体装置
US8816484B2 (en) Semiconductor device
US8698220B2 (en) Semiconductor device having concentration difference of impurity element in semiconductor films
CN102057488B (zh) 半导体装置的制造方法
JP5422138B2 (ja) 半導体装置の作製方法
TW200529088A (en) ID label, ID tag, and ID card
JP2006203187A (ja) 半導体装置
US8168512B2 (en) Manufacturing method of semiconductor device
KR101447051B1 (ko) 반도체 장치
JP2007043100A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees