CN101458947A - 记录/再现设备和记录/再现方法 - Google Patents

Abstract

一种记录/再现设备，包括编码部件、解码部件和第一判断部件。所述编码部件配置为将待记录到记录介质上的数据加密为LDPC(低密度奇偶校验)码。所述解码部件配置为解码从记录介质读出的LDPC码。所述判断部件配置为基于从所述解码部件输出的块错误标记和迭代解码计数中的一个来判断具有记录错误的块。

Description

记录/再现设备和记录/再现方法

相关申请交叉引用

[1]本发明含有涉及2007年12月13日提交至日本专利局的日本专利申请JP2007-322159的主题内容，其全部内容通过引用包含于此。

技术领域

[2]本发明涉及记录/再现设备和记录/再现方法，用于记录数据至磁性记录介质并从其上再现所记录的数据。

背景技术

[3]所谓的流型磁带机作为能够记录/再现数字数据到磁带的驱动设备而为人们所熟知。尽管其依赖于作为介质的磁带盒的磁带长度，这种流型磁带机可提供巨大的记录容量，例如，大约数十到数百吉字节。因此，流型磁带机广泛用于备份记录在诸如计算机主机硬盘的介质上的数据。此外，流型磁带机适于保存具有大数据尺寸的图像数据和类似数据。

[4]在这种流型磁带机中，使用在转鼓(rotary drum)上的磁头、同时使磁带运行在磁带以预定卷绕角(lap angle)缠绕转鼓的状态并转动转鼓，通过螺旋扫描方法来执行记录/再现扫描，从而能够高密度记录。这样，如同已知的那样，数据被记录在磁带上，使得形成为具有相对于磁带纵向的预定倾角的各个磁道连续地形成。

[5]此外，在流型磁带机中，在记录期间执行所谓写后读(readafter write)的操作，并且在块单元中监视数据是否被正常地写入磁带。例如，紧接着数据被写入磁带后，写入的数据被读出并与原始数据对比，如果原始数据与所读取的数据不匹配，则认定写失败，并且然后执行涉及重新进行写入的重写(rewrite)。相应地，数据可被记录到记录介质上而避免部分有缺陷部分(见日本专利号3829741)。

发明内容

[6]然而，通过读取所记录的数据来比较所获得的数据和原始数据，从而检测记录错误是低效率的，并且可能成为提高记录速度和再现速度以及小型化流型磁带机的障碍。

[7]进一步地，在近些年中，正在讨论通过和-积算法解码低密度奇偶校验(Low Density Parity Check，LDPC)码的方法在系统中的使用，所述系统需要实时地在对类似带状磁记录介质执行记录和再现的设备中进行类似数据再现的操作，并且需要适于流型磁带机的检测记录错误的方法，所述流型磁带机使用用于如上所述的LDPC码的解码器。

[8]考虑到上述情况，需要一种记录/再现设备和记录/再现方法，其适于使用用于LDPC码的解码器的系统并且能更高速地对写后读方式检测具有记录错误的块。

[9]根据本发明的实施例，提供了记录/再现设备，包括编码部件、解码部件和第一判断部件。所述编码部件被配置为将要记录到记录介质上的数据编码为LDPC码(基于当前再现时的块错误标记和迭代解码计数以及已经存储在缓冲存储器23中的上次再现时的块错误标记和迭代解码计数)。所述解码部件被配置为解码从记录介质读出的LDPC码。所述判断部件被配置为基于从解码部件输出的块错误标记和迭代解码计数之一来判断具有记录错误的块。

[10]进一步地，根据本发明的实施例的记录/再现设备还可包括控制部件，配置为基于所述第一判断部件做出的判断结果来控制写后读。

[11]根据本发明的实施例，可能获得一种记录/再现设备，其适于使用用于LDPC码的解码器的系统并能够更高速地以写后读方式检测具有记录错误的块。

[12]根据本发明实施例的记录/再现设备还可包括存储部件和第二判断部件。所述存储部件被配置为存储从所述记录介质再现的块数据。所述第二判断部件被配置为，基于解码被重写的块时获得的块错误标记和迭代解码计数之一和解码被重写之前的相同块时获得的块错误标记和迭代解码计数之一，以判断是否用所述被重写块的再现数据来覆写(overwrite)存储在存储器部件中的被重写之前的所述块的再现数据。

[13]根据本发明的实施例，基于LDPC解码时获得的块错误标记和迭代解码计数之一，通过判断是否使用被重写块的再现数据，来覆写已经存储在存储器部件中的相同块的再现数据，从而可能在存储部件中存储最佳数据作为引起重写的数据的再现数据。

[14]根据本发明的又一实施例，所提供的记录/再现方法包括：编码数据至LDPC(低密度奇偶校验)码；将编码数据记录到记录介质上；解码从记录介质读出的LDPC码；以及基于作为解码结果获得的块错误标记和迭代解码计数之一，来判断具有记录错误的块。进一步地，在根据本发明实施例的记录/再现方法中，当判断出具有记录错误的块时，可执行块的数据的写后读。

[15]根据本发明的实施例，可以获得适于使用用于LDPC码的解码器的系统的记录/再现方法，并且使用其可以检测具有记录错误的块以便更高速地写后读。

[16]此外，根据本发明实施例的所述记录/再现方法还可包括，基于解码被重写块时获得的块错误标记和迭代解码计数之一以及解码在被重写之前的相同块时获得的块错误标记和迭代解码计数之一，以判断是否用所述被重写块的再现数据来覆写存储在存储部件中的被重写之前的所述块的再现数据。

[17]相应地，通过基于LDPC解码时获得的块错误标记和迭代解码计数之一，判断是否使用被重写块的再现数据来覆写已经存储在存储部件中的相同块的再现数据，从而可能在存储部件中存储最佳数据作为引起重写的数据的再现数据。

[18]根据本发明的实施例，可以获得记录/再现设备和记录/再现方法，其适于使用用于LDPC解码的解码器的系统并能够检测具有记录错误的块以便更高速地写后读。

[19]如附图中所图示的那样，根据下面详细描述的其最佳模式实施例，这些以及本发明的其他对象、特征和优点将变得更加清晰。

附图说明

图1是示出相应于本发明实施例的流型磁带机的结构示例图；

图2是示出通过流型磁带机记录在磁带的磁道的数据格式图；

图3是示出块格式的图；

图4是示出写后读操作的图；

图5是示出包括LDPC解码部件的再现系统结构图；

图6是示出一个块的记录比特串的结构图；

图7是示出LDPC码的奇偶校验矩阵H的节点表示图；

图8是示出使用LDPC解码器来迭代解码LDPC码的流程图；

图9是单个块的每个比特的对数似然比(LLR)被设置为可变节点的图；

图10是示出消息Bmn的计算方法的图；

图11是示出消息Amn的计算方法的图；

图12是LDPC解码器的时序图；

图13是示出基于解码LDPC码时获得的块错误标记或迭代解码计数，通过检测记录错误的出现来执行写后读控制的结构的框图；

图14是示出图13的控制的流程图；

图15是示出基于解码LDPC码时获得的块错误标记和迭代解码计数，控制缓冲存储器覆写的结构的框图；以及

图16是示出图15的控制的流程图。

具体实施方式

[20]在下文中，将参照附图具体地描述本发明的实施例。

[21]图1是示出相应于本发明实施例的流型磁带机的结构示例图。

[22]流型磁带机10通过螺旋扫描方法对磁带盒(未示出)的磁带3执行记录和再现。在图中，转鼓1具有例如四个记录头W1至W4以及四个再现头R1至R4。所述记录头W1至W4的结构为具有不同方位角的两个间隙布置为彼此非常接近。所述再现头R1至R4也具有预定方位角。

[23]通过鼓电机(未示出)转动转鼓1。从磁带盒中抽出的磁带3缠绕在转鼓1上。此外，通过主动轮(capstan)电机(未示出)和压带轮(pinch roller)(未示出)在前进方向或后退方向传送磁带3。

[24]在流型磁带机10中，SCSI接口20用于输入和输出数据。例如，当记录数据时，数据段从主计算机40以固定记录长度的传输数据单元从SCSI接口20连续地输入，并且通过SCSI缓冲控制器26提供给压缩/扩展电路21。SCSI缓冲控制器26控制SCSI接口20的数据传输。SCSI缓冲存储器27对应于与SCSI缓冲控制器26对应提供的缓冲装置，用于保证SCSI接口20的传输速度。

[25]如果有必要，压缩/扩展电路21通过预定方法对输入数据执行压缩处理。压缩/扩展电路21的输出被提供给IF/ECC控制器22，并然后通过控制IF/ECC控制器22的操作而被临时存储在缓冲存储器23中。在错误校正码最终被添加至固定长度单元(即，组)(相应于磁带的40个磁道)的数据之后，在IF/ECC控制器22的控制下，存储在缓冲存储器23中的数据受到调制处理，使得适于磁记录。

[26]经过调制的数据被提供给编码/解码电路11。编码/解码电路11是用于执行LDPC编码和解码的电路。换句话说，通过编码/解码电路11，经过调制的数据被编码到LDPC码长度N的比特中。所述LDPC编码包括，例如，从定义奇偶码的校验矩阵H获取满足GHt＝0的生成矩阵G，然后将使用添加首部的数据乘以生成矩阵G。这里，定义奇偶码的校验矩阵H为由元素“0”和“1”构成的M×N矩阵，并且为稀疏矩阵。稀疏矩阵构建为在矩阵内具有极其少量的元素“1”。通过编码获得的比特计数是LDPC码长度N，并且相应于LDPC码长度N的比特串被设置为一个块。

[27]编码/解码电路11的输出被提供给读/写通道电路12。所述读/写通道电路12添加同步图案(SYNC pattern)到编码/解码电路11所获得的块的首部，然后将其提供给写放大器13。写放大器13对读/写通道电路12输出的数据执行诸如放大和均衡的处理，从而产生记录信号，并且提供所述信号至相应通道的记录头W1至W4。相应地，数据从记录头W1至W4记录到磁带3上。

[28]图6示出了一个块的记录比特串的结构。如图所示，用于检测块的同步图案被添加到一个块的记录比特串的首部，并且作为一个块的比特串的码字被添加在同步图案后面，所述码字是通过编码添加所述首部的用户数据而获得。所述码字是由被添加所述首部的用户数据的消息比特串和校验比特串构成。

[29]接下来，将描述再现数据时执行的操作。磁带3的记录数据由再现头R1至R4读出作为射频(RF)再现信号，并且其再现输出被读放大器14放大并提供给读/写通道电路12。所述读/写通道电路12对读放大器14的输出执行A/D转换、用于相位同步的均衡处理、再现时钟生成、信息数字化等，并将其提供给编码/解码电路11。所述编码/解码电路11对读/写通道电路12输出的数据执行LDPC解码，并恢复记录数据。

[30]编码/解码电路11的输出被提供给IF/ECC控制器22。IF/ECC控制器22首先执行错误校正处理等。错误校正处理的结果暂存在缓冲存储器23中，并在预定时间被读出以提供给压缩/扩展电路21。基于系统控制器15的判断，如果在记录时数据已经被压缩/扩展电路21压缩，压缩/扩展电路21在此处执行数据扩展处理，并且如果数据为未压缩数据，跳过数据扩展处理并原样输出数据。压缩/扩展电路21的输出数据通过SCSI缓冲控制器26和SCSI接口20被输出至主计算机40作为再现数据。

[31]在各种类型处理中，系统控制器15使用S-RAM 24和闪速ROM 25存储数据。例如，闪速ROM 25存储用于控制的常数等。S-RAM 24是用作工作存储器或用于存储各种类型的标记数据、操作处理等的存储器。此外，所述闪速ROM 25还存储由系统控制器15执行的程序和各种其他类型数据作为固件。

[32]应当注意到，S-RAM 24和闪速ROM 25可构建为组成系统控制器15的微型计算机的内部存储器，或者可以采用缓冲存储器23的一部分区域被用作工作存储器的结构。

[33]如图1所示，通过使用SCSI接口20，信息在流型磁带机10和主计算机40之间相互传输。然而，对于系统控制器15，主计算机40使用SCSI命令执行各种通信。应当注意到可以使用类似IEEE1394接口等的不同于SCSI接口的数据接口。

[34]图2为示出通过流型磁带机10记录在磁带3上的磁道的数据格式的图。一个磁道TK由一组多个块BK构成。基于预定的数据尺寸，块BK具有固定的长度。

[35]图3是示出块格式的图。一个块由同步区域、ID区域、ID奇偶校验区域和主数据区域从其首部按照一定次序构成。ID区域包含地址信息等作为存储在缓冲存储器23中的块的存储位置，以便被重写。

[36]附带地，在流型磁带机10的系统中，执行称作写后读(read-after-write，RAW)的操作。这里，作为参考，将参照图4描述相关技术中RAW的操作例子。

[37]图4是简要示出在同一组中执行RAW的情况。由多个连续的磁道形成一帧。在该例中，一帧由正方位角磁道(+Az)和负方位角磁道(-Az)的两个相邻磁道构成。

[38]这里，假设如图所示，当记录帧6时在正方位角磁道(+Az)部分中发生了记录错误，尽管在该例中执行了RAW，花费一定时间来在流行磁带机侧读出数据以检测记录错误并从而开始重写。因此，在记录已经进行到一定程度后(甚至在出现记录错误的磁道之后)执行重写。在图中，由于在帧6发生了记录错误，在帧9的记录完成后开始重写。对本例中的重写操作而言，在帧9后的磁道单元中重新记录从帧6开始的数据。这里，通过写后读，继续重写直到确认数据已经被正确记录。基于包含在块的ID区域中的地址信息，成功记录的块与缓冲存储器23中的相应地址相关联，并且判断不必重写所述数据。

[39]在本实施例的写后读中，基于在解码LDPC码时获得的信息来检测记录错误的出现。

[40]随后，将首先具体地描述LDPC解码器。

[41]图5是示出包括编码/解码电路11的LDPC解码部件41的再现系统结构图。如图所示，通过读/写通道电路12的AD转换器31将作为读放大器14的输出的模拟再现信号转换成数字值，并然后输出至读/写通道电路12的高通滤波器(HPF)32，使得从其中去除对后续级处理不必要的低频成分。作为HPF 32的输出的再现信号受到用于读/写通道电路12的预滤波器33中的均衡处理以用于相位同步，然后输入读/写通道电路12的数字相位同步电路34以获取具有同步相位的数据系列。

[42]数字相位同步电路34的输出被输入LDPC解码部件41的自适应均衡滤波器35。基于由后续级的软判定检测器36输出的错误信号，所述自适应均衡滤波器35更新其滤波器抽头系数至优化值，并均衡输入信号以具有预定目标均衡特征。

[43]例如，后验概率检测器或类似检测器被用于软判定检测器36。基于输入值y，后验概率检测器对每个比特计算后验概率P0＝P(x＝0|Y＝y)和P1＝P(x＝1|Y＝y)，然后输出对数似然比(log-likelihoodratio，LLR)λ＝log(P1/P0)。这里，x表示记录比特并取例如“0”或“1”的值。

[44]应当注意到所使用的后验概率检测器可以是使用格子图(trellis diagram)根据多个前后(anteroposterior)输入值计算LLR的后验概率检测器。所述格子图表示编码器在根据输入比特系列改变其状态的过程中产生的码串。

[45]在来自软判定检测器36所获得的LLR的块的首部，LDPC解码部件41的同步检测器37检测同步图案，并通知LDPC解码器38所检测的同步图案。

[46]LDPC解码部件41的LDPC解码器38为电路，其根据从同步检测器37获得的同步图案的检测时序，以块为单位输入LLR，从而执行LDPC码的迭代解码。LDPC解码器38将在各通道的迭代解码结束时获得的迭代解码计数输出至数据处理部件39。

[47]所述数据处理部件39为电路，其执行以下处理：从在LDPC解码器38中获得的估计解码字来为每个通道恢复数据，耦合数据段以恢复记录数据，以及处理来自LDPC解码器38的迭代解码计数和块错误标记。

[48]接下来，将详细描述LDPC解码器38迭代解码LDPC码。在该实施例中，使用和-积算法执行LDPC码的迭代解码。在和-积算法中，后验概率的计算分为两个过程，称作“变量节点处理”和“校验节点处理”，并且通过迭代执行两个处理来判断具有高估计准确性的比特系列。

[49]图7是示出LDPC码的奇偶校验矩阵H的节点表示的图。由N个变量节点、M个校验节点和多条边来表示LDPC奇偶校验矩阵H(N行×M列)。当奇偶校验矩阵H的第n行第m列的元素hnm为“1”时，所述边连接变量节点n和校验节点m。

[50]图8是示出使用LDPC解码器38来迭代解码LDPC码的流程图。LDPC解码器38基于来自同步检测器37的同步检测信号来检测块的首部，然后分别为对应于一个块的每个比特依次设置对数似然比(LLR)L1，L2，......Ln到N个变量节点，如图8所示(步骤S101)。

[51]接下来，LDPC解码器38初始化从校验节点到变量节点的消息Amn和迭代解码计数R(步骤S102)，并设置迭代解码的迭代有限计数u(步骤S103)。

[52]然后，经过步骤S104到S107，并增加了迭代解码计数R(步骤S108)之后，执行第一迭代处理如下：

[53]当变量节点处理时，LDPC解码器38使用下面表达式(在下面表达式中，“-”表示减法)计算从变量节点n到校验节点m的消息Bmn(步骤S109)。图10为示出消息Bmn的计算方法的图。

表达式1

$\mathrm{Bmn}=\underset{n\′\∈B\left(n\right)-m}{\mathrm{\ΣAmn}}+\mathrm{Ln}...\left(1\right)$

[54]这里，B(n)-m表示从与变量节点n链接的校验节点的集合B(n)中减去校验节点m，并且在图10中用m’表示。图10的Am’n是在校验节点m’中计算的到变量节点n的消息。因为消息Am’n的初始值为0，从变量节点n到校验节点m的第一消息Bmn为Ln。

[55]接下来，LDPC解码器38使用下面的表达式(在下面表达式中，“-”表示减法)计算从校验节点m到变量节点n的消息Amn(步骤S110)。图11是示出消息Amn的计算方法的图。

表达式2

$\mathrm{Amn}=\underset{n\′\∈A\left(m\right)-n}{\mathrm{\πsign}\left(\mathrm{Bmn}\right)}f\underset{n\′\∈A\left(m\right)-n}{\left(\mathrm{\Σf}\left(\right|\mathrm{Bmn}\left|\right)\right)}...\left(2\right)$

[56]这里，函数f(x)为Gallager函数，且f(x)＝ln((exp(x)+1)/(exp(x)-1))。A(m)-n表示从与校验节点m相链接的变量节点的集合A(m)中减去变量节点n，且在图11中用n’表示。图11的Bmn’是在变量节点n’中计算的到校验节点m的消息。

[57]接下来，LDPC解码器38返回步骤S104并使用下面表达式计算对数后验概率比的大约值Kn。

表达式3

$\mathrm{Kn}=\underset{m\′\∈B\left(n\right)}{\mathrm{\ΣAmn}}+\mathrm{Ln}...\left(3\right)$

[58]应当注意到当安装到LSI时，使用近似的表达式来计算消息Amn和Bmn以及函数f(x)。

[59]当结束消息Amn和Bmn以及对数后验概率比的大约值Kn的计算后，LDPC解码器38基于对数后验概率比的大约值Kn而获得估计解码字C’n。这里，C’为具有音调符号的C的替换符号。如下方式判断估计解码字C’n。当对数后验概率比的估计值Kn为0或更多时，LDPC解码器38判断估计的解码字为“0”，并且当对数后验概率比小于0时，判断估计的解码字C’n为“1”。

[60]接下来，对于当前已经得到的估计解码字C’n，LDPC解码器38判断是否满足奇偶校验条件C’nHt＝0(步骤S106)。这里，Ht表示LDPC奇偶校验矩阵H的转置矩阵。当所估计的解码字C’n满足奇偶校验条件时，LDPC解码器38输出当前已经得到的估计解码字C’n至数据处理部件39，输出在结束迭代解码时得到的迭代解码计数R至数据处理部件39，并且结束解码(步骤S111)。

[61]这里，从计算消息Bmn和Amn、对数后验概率比的近似值Kn和估计的解码字C’n直到判断估计的解码字C’n是否满足奇偶校验条件的处理被称作“一次迭代处理”。所执行的迭代处理次数为迭代解码计数R。

[62]当在步骤S106判断所估计的解码字C’n满足奇偶校验条件时，LDPC输出当前得到的估计解码字C’n至数据处理部件39作为解码结果，并结束迭代解码，而当所估计的解码字C’n不满足奇偶校验条件时，LDPC解码器38判断当前迭代解码计数R是否已经达到迭代有限计数u(步骤S107)。当当前迭代解码计数R还没达到迭代有限计数u时，LDPC解码器38增加迭代解码计数R(步骤S108)并然后执行下一次迭代处理。

[63]在随后的步骤中，LDPC解码器38重复迭代处理直到所产生的估计解码字C’n被判断为满足奇偶校验条件或直到当前迭代解码计数R即将达到迭代有限计数u为止。当在步骤S107中判断当前迭代解码计数R已经达到了迭代有限计数u时，也就是说，当即使在迭代处理已经重复了u次之后，所估计的解码字C’n仍然不满足奇偶校验条件时，通过判断当前被处理的块为错误块，LDPC解码器38强制结束解码处理，并输出块错误标记到数据处理部件39(步骤S112)。

图12为LDPC解码器38的时序图。

[64]基于对应于从软判定检测器36(后验概率检测器)输出的一个块，开始LDPC解码的迭代解码。LDPC解码信号为表示LDPC解码器38内部状态的信号，并且当LDPC解码器38执行迭代解码时取值“1”，而当迭代解码结束时取值“0”。因为迭代解码计数根据块而不同，所以具有LDPC解码信号“1”的部分的长度随块而不同。然而，LDPC解码器38内部存储估计的解码字C’n并且待用，使得即使当迭代解码结束较早时，所输出的估计解码字C’n的时序也相同。所述块错误标记为关于块的表示“1”的信号，所述块中即使在执行迭代解码u次(迭代有限计数)后，估计解码字C’n仍然不满足奇偶校验情况。在该例中，块3相应于该块。迭代解码计数为解码每个块所需的迭代解码次数。在该例中，在块1中迭代解码计数为3，在块2中为1，在块3中为u，在块4中为2，以及在块5中为0。通常，当再现信号质量较差并且信噪比小时，迭代解码计数增加。

[65]接下来，将描述当基于解码LDPC码时得到的块错误标记和迭代解码计数，通过检测记录错误的出现来执行写后读的控制时，所执行的操作。

[66]图13是示出基于解码LDPC码时获得的块错误标记或迭代解码计数，通过检测记录错误的出现来执行写后读的结构的框图。当写后读时，基于从LDPC解码部件41输出的块错误标记和迭代解码计数，检测到出现记录错误时，数据处理部件39的重写判断模块44控制记录模块43来重写其中已经出现记录错误的数据。这里，以如下方式执行基于块错误标记和迭代解码计数的记录错误的出现的检测。

[67]图14为示出基于块错误标记和迭代解码计数的记录错误的出现的检测的流程图。这里，ldpc_error是在写后读时的块错误标记，ldpc_count是在写后读时的LDPC迭代解码计数，ldpc_count_thresh是用于重写的LDPC迭代解码计数阈值。

[68]只要重写判断模块44不通知记录模块43不必重写，所述记录模块43就持续执行重写。首先，重写判断模块44检查ldpc_error的值(步骤S201)，然后当该值为“1”时，判断已经发生了记录错误，并且不通知所述记录模块43不必重写(步骤S202)。当判断ldpc_error的值不是“1”时，则重写判断模块44判断ldpc_count的值是否超过ldpc_count_thresh的值(步骤S203)，并且当超过ldpc_count_thresh的值时，判断已经发生了记录错误并且不通知记录模块43不必重写(步骤S202)。当不超过ldpc_count_thresh的值时，重写判断模块44判断没有出现记录错误，并通知记录模块43不必重写和在块的ID区域指出的地址(步骤S204)。

[69]如上所述，根据该实施例，通过基于在LDPC解码时获得的块错误标记和迭代解码计数在写后读时判断是否必须重写，可保证其中再现是可能的记录状态。进一步地，因为可避免不必要的重写，所以可提高记录效率。

[70]应当注意到尽管在本实施例中，通过基于块错误标记和迭代解码计数二者来检测记录错误的出现，从而执行写后读的控制，但是也可替代地基于块错误标记和迭代解码计数之一来执行写后读的控制。

(第二实施例)

[71]在上述实施例中，基于LDPC解码时得到的块错误标记和迭代解码计数来判断写后读时重写的必要性。然而，当数据再现时再次被读出与由于过去的重写将再现数据已经存储在缓冲存储器23中的块相同的数据块时，基于块错误标记和迭代解码计数，还可能判断，是否使用已经重写块的再现数据，覆写存储在缓冲存储器23中的再现数据。此外，上述功能可添加至第一实施例。

[72]图15是示出基于解码LDPC码时获得的块错误标记和迭代解码计数，控制缓冲存储器覆写的结构的框图。数据处理部件39的覆写判断模块45写入所述再现块的LDPC解码时获得的块错误标记和迭代解码计数，以及再现数据，到缓冲存储器23中的相应地址(基于在该块的ID区域中指出的地址信息)。此时，如果相同块的再现数据已经存储在缓冲存储器23中，基于当前再现时的块错误标记和迭代解码计数和上次再现时得到并且已经存储在缓冲存储器23中的块错误标记和迭代解码计数，覆写判断模块45判断，是否使用当前已经重写的块的再现数据，覆写存储在缓冲存储器23中的相同块的再现数据。以如下方式执行基于块错误标记和迭代解码计数的是否覆写的判断。

[73]图16是基于块错误标记和迭代解码计数来判断是否覆写的流程图。这里，ldpc_error是当前再现时的LDPC块错误标记，ldpc_count是当前再现时的LDPC迭代解码计数，prev_ldpc_error是上次再现时的LDPC块错误标记，以及prev_ldpc_count是上次再现时的LDPC迭代解码计数。

[74]覆写判断模块45判断是否满足第一种条件，即ldpc_error的值为“0”且prev_ldpc_error的值为“1”的条件(步骤S301)。当满足第一种条件时，覆写判断模块45执行控制，使得使用当前已经被重写的块的再现数据来覆写存储在缓冲存储器23中的相同块的再现数据(步骤S302)。当不满足第一种条件时，则覆写判断模块45判断是否满足第二种条件，即ldpc_error的值为“1”且prev_ldpc_error的值为“0”的条件(步骤S303)。当满足第二种条件时，覆写判断模块45不执行重写(步骤S304)。

[75]当不满足第二种条件时，覆写判断模块45判断是否满足第三种条件，即ldpc_count的值小于prev_ldpc_count的值的条件(步骤S305)。当满足第三种条件时，覆写判断模块45执行控制，使得使用当前已经被重写的块的再现数据来覆写存储在缓冲存储器23中的相同块的再现数据(步骤S302)。当不满足第三种条件时，覆写判断模块45判断是否满足第四种条件，即ldpc_count的值超过prev_ldpc_count的值的条件(步骤S306)。当满足第四种条件时，覆写判断模块45不执行覆写(步骤S304)。当不满足第四种条件时，覆写判断模块45执行控制，使得使用当前已经被重写的块的再现数据来覆写存储在缓冲存储器23中的相同块的再现数据(步骤S302)。

[76]如上所述，根据该实施例，通过基于LDPC解码时获得的块错误标记和迭代解码计数，判断是否使用由于过去的重写而后来被再次再现的相同块的数据，来覆写已经存储在缓冲存储器23中的块的再现数据，从而能为在缓冲存储器23中引起重写的块的数据存储最佳的数据作为再现数据。

[77]应当注意到在该实施例中，基于当前再现时获得的块错误标记和迭代解码计数和上次再现时获得的并且已经存储在缓冲存储器23中的块错误标记和迭代解码计数，使用当前已经被重写的块的再现数据，来判断是否覆写存储在缓冲存储器23中的相同块的再现数据。然而，可基于块错误标记和迭代解码计数中的一个来执行所述控制。

[78]因为在非磁道再现中，在不同的时序多次扫描磁带上的单个磁道，所以可能基于每次扫描的块错误标记和迭代解码计数，使用最佳再现数据来执行覆写，而不考虑该数据是否已经被重写过。

[79]本发明不限于上述具体实施例并且在不脱离本发明的宗旨的情况下，当然可以进行各种修改。

Claims (6)

1.一种记录/再现设备，包括：

编码部件，配置为将待记录到记录介质上的数据加密为LDPC(低密度奇偶校验)码；

解码部件，配置为解码从记录介质读出的LDPC码；以及

第一判断部件，配置为基于从所述解码部件输出的块错误标记和迭代解码计数中的一个来判断具有记录错误的块。

2.根据权利要求1的记录/再现设备，进一步包括

控制部件，配置为基于第一判断部件做出的判断结果来控制写后读。

3.根据权利要求1的记录/再现设备，进一步包括

存储器部件，配置为存储从记录介质再现的块的数据；以及

第二判断部件，配置为基于解码被重写块时得到的块错误标记和迭代解码计数中的一个以及在解码被重写之前的相同块时得到的块错误标记和迭代解码计数中的一个，判断是否用被重写块的再现数据来覆写存储在存储器部件中的重写之前的所述块的再现数据。

4.一种记录/再现方法，包括：

编码数据至LDPC(低密度奇偶校验)码；

记录所述编码数据到记录介质上；

解码从所述记录介质读出的LDPC码；以及

基于作为解码结果而得到的块错误标记和迭代解码计数中的一个，判断具有记录错误的块。

5.根据权利要求4的记录/再现方法，

其中当判断出具有记录错误的所述块时，执行所述块的数据的写后读。

6.根据权利要求4的记录/再现方法，进一步包括

基于解码被重写块时得到的块错误标记和迭代解码计数中的一个以及在解码被重写之前的相同块时得到的块错误标记和迭代解码计数中的一个，判断是否用被重写块的再现数据来覆写存储在存储器部件中的重写之前的所述块的再现数据。

Images