CN101452936A - 单源多漏的mos器件 - Google Patents

单源多漏的mos器件 Download PDF

Info

Publication number
CN101452936A
CN101452936A CNA2007100943956A CN200710094395A CN101452936A CN 101452936 A CN101452936 A CN 101452936A CN A2007100943956 A CNA2007100943956 A CN A2007100943956A CN 200710094395 A CN200710094395 A CN 200710094395A CN 101452936 A CN101452936 A CN 101452936A
Authority
CN
China
Prior art keywords
grid
mos device
polygon
source electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100943956A
Other languages
English (en)
Other versions
CN101452936B (zh
Inventor
董科
张博
徐云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100943956A priority Critical patent/CN101452936B/zh
Publication of CN101452936A publication Critical patent/CN101452936A/zh
Application granted granted Critical
Publication of CN101452936B publication Critical patent/CN101452936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种单源多漏的MOS器件，所述MOS器件包括源极、栅极和漏极，所述源极在衬底上的投影为多边形，所述栅极包围在源极四周且所述栅极外围在衬底上的投影为多边形，所述漏极有多个且各自独立，所述漏极分布在栅极四周。本发明单源多漏的MOS器件可以在各类存储器电路中实现具有相同源极和栅极的多个MOS晶体管，使不同MOS晶体管的源极和栅极实现共享，与传统MOS器件相比有效节省了存储器面积。

Description

单源多漏的MOS器件
技术领域
本发明涉及一种半导体设计领域，特别是涉及一种MOS器件的结构设计。
背景技术
传统的MOS晶体管的结构请参阅图1(a)，在衬底B上，两个重掺杂区形成源极S和漏极D，重掺杂的(导电的)多晶硅区作为栅极G，一层薄二氧化硅使栅极G和衬底B隔离。如果是NMOS器件，就是在p型衬底上，两个重掺杂n区形成源极和漏极；如果是PMOS器件，就是在n型衬底上，两个重掺杂p区形成源极和漏极。这种传统的MOS晶体管的示意图如图1(b)所示，栅极G位于中间分隔左右两侧的源极S和漏极D。
在实际电路中经常出现多个MOS晶体管互连的情况，例如掩模型只读存储器(MASKROM)电路、与非门阵列存储器(NAND ROM)电路、或非门存储器电路(NOR ROM)电路。请参阅图3，这是一个或门阵列存储器(OR ROM)的局部电路，其中WL行表示位线(Word Line)，BL列表示字线(Bit Line)，虚线框内的四个MOS晶体管M1、M2、M3和M4具有相同的源极和栅极。MOS晶体管M1～M4的栅极均为基准电压Vbias，源极均为接地。
对于这种多个具有相同源极和栅极的MOS晶体管，传统的MOS器件的示意图如图4(a)所示，一个栅极G串联其多个各自独立的漏极D和源极S。图4(a)所示的MOS器件转化为版图设计时，会占用较大的面积，
发明内容
本发明所要解决的技术问题是提供一种单源多漏的MOS器件，该器件等同于多个具有相同源极和栅极的MOS晶体管，并且在版图设计时占用较小的面积。
为解决上述技术问题，本发明单源多漏的MOS器件包括源极、栅极和漏极，所述源极在衬底上的投影为多边形，所述栅极包围在源极四周且所述栅极外围在衬底上的投影为多边形，所述漏极有多个且各自独立，所述漏极分布在栅极四周。
所述源极和栅极外围在衬底上的投影为具有相同数目的边的多边形。
所述漏极的个数等于所述源极在衬底上的投影的多边形所具有的边数。
所述多边形均为正多边形。
所述多边形均为正方形或正六边形。
所述MOS器件的源极、栅极和任意一个漏极均构成一个MOS晶体管，所述MOS器件根据所述漏极的个数构成多个MOS晶体管。
所述MOS器件所构成的多个MOS晶体管具有相同的源极和栅极。
本发明单源多漏的MOS器件可以在各类存储器电路中实现具有相同源极和栅极的多个MOS晶体管，使不同MOS晶体管的源极和栅极实现共享，与传统MOS器件相比有效节省了存储器面积。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1是现有的MOS晶体管的结构示意图；
图2是本发明单源多漏的MOS器件的结构示意图；
图3是或门阵列存储器的局部电路示意图；
图4是具有相同的源极和栅极的多个MOS晶体管所形成的MOS器件的示意图；
图5是或非门阵列存储器的局部电路示意图；
图6是具有相同的源极和栅极的两个MOS晶体管所形成的MOS器件的示意图。
图中附图标记为：B—衬底；S—源极；G—栅极；D—漏极；VDD—漏极电压；Vbias—基准电压；WL0～WL3—字线；BL0～BL3—位线；N1～N5、M1～M4—MOS晶体管。
具体实施方式
请参阅图2，本发明单源多漏的MOS器件包括源极S、栅极G和漏极D。其中源极S在衬底上的投影为多边形，栅极G包围在源极S四周，并且栅极G的外围在衬底上的投影为多边形，漏极D有多个并且各自独立，多个各自独立的漏极D分布在栅极G的外围。图2(a)所示的MOS器件的源极S和栅极G外围都为正方形，图2(b)所示的MOS器件的源极S和栅极G外围都为正六边形。
在优选的情况下，本发明单源多漏的MOS器件的源极S和栅极G的外围在衬底上的投影为具有相同条边数的多边形，漏极D的个数等于源极S和栅极G的外围在衬底上的投影的多边形所具有的边数，并且所述多边形均为正多边形。
本发明单源多漏的MOS器件可以在各类存储器电路中实现具有相同源极和栅极的多个MOS晶体管。请参阅图3，其中虚线框内的具有相同的源极和栅极的四个MOS晶体管M1、M2、M3和M4可以以图4(b)所示的本发明单源多漏的MOS器件实现。图4(b)中，单源多漏的MOS器件包括一个源极S、一个栅极G和四个漏极D。其中源极S在衬底上的投影为正方形，栅极G的外围在衬底上的投影也是正方形，栅极G包围在源极S四周。实际上，栅极G就是其外围在衬底上的投影所形成的较大的正方形与源极S在衬底上的投影所形成的较小的正方形之间的部分。四个漏极D各对应于栅极G的外围在衬底上的投影所形成的正方形的各一条边。图4(b)所示的MOS器件中，源极S、栅极G和每个漏极D均构成了一个MOS晶体管，由于漏极D有4个，所以一共构成了4个MOS晶体管M1、M2、M3和M4。这四个MOS晶体管M1、M2、M3和M4具有相同的源极和漏极。
图3所示的或门阵列存储器(OR ROM)的局部电路中，MOS晶体管N1～N5无法由本发明单源多漏的MOS器件实现。这是由于只有MOS晶体管N1和N4是由同一条字线WL1相连接，具有相同的栅极；MOS晶体管N3和N5是由同一条字线WL2相连接，具有相同的栅极；其余晶体管之间都不具有相同的栅极。而MOS晶体管N1和N4的漏极均为漏极电压VDD，具有相同的漏极；源极分别连接位线BL0和BL3，不具有相同的源极，因此无法由本发明单源多漏的MOS器件实现，MOS晶体管N3和N5的情况与之类似。
请参阅图5，这是或非门阵列存储器的局部电路图。其中MOS晶体管M1～M4的栅极均接地，漏极均为漏极电压VDD，源极分别连接字线BL0～BL3，具有相同的栅极和漏极，由于MOS晶体管的对称性，只需将本发明单源多漏的MOS器件的源极与漏极反接，即可实现图5中的具有相同的栅极和漏极的MOS晶体管M1～M4。MOS晶体管N1～N5中只有MOS晶体管N1和N4是由同一条字线WL1相连接，具有相同的栅极；MOS晶体管N3和N5是由同一条字线WL2相连接，具有相同的栅极；其余晶体管之间都不具有相同的栅极。而MOS晶体管N1和N4的源极均接地，具有相同的源极；漏极分别连接位线BL0和BL3，不具有相同的漏极，因此由本发明单源多漏的MOS器件实现MOS晶体管N1和N4如图6(b)所示。图6(b)中的多边形为正方形仅为示例，还可以是其他多边形。可是无论什么形状的多边形，采用本发明单源多漏的MOS器件实现后的简化模型都如图6(a)所示，图6(a)正是传统MOS器件实现MOS晶体管N1和N4的示意图。因此在两个具有相同源极和栅极的MOS晶体管的情况下，本发明单源多漏的MOS器件实现起来不如传统的MOS器件简洁，MOS晶体管N3和N5的情况与之类似。但是对于一些特殊的版图设计要求，例如只有方块面积，没有长条形面积，传统的MOS器件将无法实现，而本发明单源多漏的MOS器件则可以实现。

Claims (7)

1.一种单源多漏的MOS器件，所述MOS器件包括源极、栅极和漏极，其特征是：所述源极在衬底上的投影为多边形，所述栅极包围在源极四周且所述栅极外围在衬底上的投影为多边形，所述漏极有多个且各自独立，所述漏极分布在栅极四周。
2.根据权利要求1所述的单源多漏的MOS器件，其特征是：所述源极和栅极外围在衬底上的投影为具有相同数目的边的多边形。
3.根据权利要求2所述的单源多漏的MOS器件，其特征是：所述漏极的个数等于所述源极在衬底上的投影的多边形所具有的边数。
4.根据权利要求2所述的单源多漏的MOS器件，其特征是：所述多边形均为正多边形。
5.根据权利要求4所述的单源多漏的MOS器件，其特征是：所述多边形均为正方形或正六边形。
6.根据权利要求1所述的单源多漏的MOS器件，其特征是：所述MOS器件的源极、栅极和任意一个漏极均构成一个MOS晶体管，所述MOS器件根据所述漏极的个数构成多个MOS晶体管。
7.根据权利要求6所述的单源多漏的MOS器件，其特征是：所述MOS器件所构成的多个MOS晶体管具有相同的源极和栅极。
CN2007100943956A 2007-12-06 2007-12-06 单源多漏的mos器件 Active CN101452936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100943956A CN101452936B (zh) 2007-12-06 2007-12-06 单源多漏的mos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100943956A CN101452936B (zh) 2007-12-06 2007-12-06 单源多漏的mos器件

Publications (2)

Publication Number Publication Date
CN101452936A true CN101452936A (zh) 2009-06-10
CN101452936B CN101452936B (zh) 2011-12-14

Family

ID=40735065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100943956A Active CN101452936B (zh) 2007-12-06 2007-12-06 单源多漏的mos器件

Country Status (1)

Country Link
CN (1) CN101452936B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014059563A1 (zh) * 2012-10-16 2014-04-24 中国科学院微电子研究所 半导体器件及其制造方法
WO2023115791A1 (zh) * 2021-12-24 2023-06-29 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JPH09102609A (ja) * 1995-08-03 1997-04-15 Seiko Instr Inc 半導体装置
US6236258B1 (en) * 1998-08-25 2001-05-22 International Business Machines Corporation Wordline driver circuit using ring-shaped devices
KR100575002B1 (ko) * 2004-12-16 2006-05-02 삼성전자주식회사 공통 게이트를 구비하는 상보형 금속 산화물 반도체 박막트랜지스터, 이를 포함하는 논리소자 및 그 트랜지스터의제조 방법
TW200711126A (en) * 2005-09-11 2007-03-16 Fwu-Iuan Hshieh High density hybrid MOSFET device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014059563A1 (zh) * 2012-10-16 2014-04-24 中国科学院微电子研究所 半导体器件及其制造方法
WO2023115791A1 (zh) * 2021-12-24 2023-06-29 长鑫存储技术有限公司 晶体管单元及其阵列、集成电路

Also Published As

Publication number Publication date
CN101452936B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
US11676654B2 (en) SRAM structure with reduced capacitance and resistance
KR101161506B1 (ko) 듀얼 포트 ｓｒａｍ을 위한 셀 구조
US10453519B2 (en) Semiconductor device
US11238905B2 (en) Sense amplifier layout for FinFET technology
US10756095B2 (en) SRAM cell with T-shaped contact
JP5701831B2 (ja) パスゲートを備えた半導体記憶装置
US20200111517A1 (en) Semiconductor device
US9871048B1 (en) Memory device
US10381056B2 (en) Dual port static random access memory (DPSRAM) cell
US9099199B2 (en) Memory cell and memory array
CN101452936B (zh) 单源多漏的mos器件
JP6316727B2 (ja) 半導体装置
KR970067369A (ko) 반도체 메모리 장치
US9029956B2 (en) SRAM cell with individual electrical device threshold control
US9177634B1 (en) Two gate pitch FPGA memory cell
WO2011013322A1 (ja) 半導体装置
US6414359B1 (en) Six transistor SRAM cell having offset p-channel and n-channel transistors
JP3075930B2 (ja) 半導体メモリ装置
KR20070036214A (ko) 반도체소자의 센스앰프
TWI845102B (zh) 記憶體裝置和記憶體結構
US8068349B2 (en) Power supply architecture for structural ASIC
JP2006245083A (ja) 半導体集積回路
WO2013057785A1 (ja) 半導体装置
JP2006237028A (ja) 半導体集積回路
KR20010053852A (ko) 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.