CN101434047A - 制造具有抛光的边缘的半导体晶片的方法 - Google Patents

制造具有抛光的边缘的半导体晶片的方法 Download PDF

Info

Publication number
CN101434047A
CN101434047A CNA2008101658380A CN200810165838A CN101434047A CN 101434047 A CN101434047 A CN 101434047A CN A2008101658380 A CNA2008101658380 A CN A2008101658380A CN 200810165838 A CN200810165838 A CN 200810165838A CN 101434047 A CN101434047 A CN 101434047A
Authority
CN
China
Prior art keywords
polishing
edge
semiconductor wafer
polished
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101658380A
Other languages
English (en)
Inventor
K·勒特格
W·艾格纳
M·田端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101434047A publication Critical patent/CN101434047A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

本发明涉及一种制造具有抛光的边缘的半导体晶片的方法，所述方法包括以下步骤：抛光所述半导体晶片的至少一侧；以及对经抛光的半导体晶片的边缘进行抛光；其中，在抛光剂的参与下利用含有固定磨料的抛光布对所述边缘进行抛光。

Description

制造具有抛光的边缘的半导体晶片的方法
技术领域
本专利申请涉及一种制造具有抛光的边缘的半导体晶片的方法，这种方法包括使用含有固定磨料的抛光布抛光边缘。在下文中，将利用这种抛光布进行的边缘抛光缩写为FA抛光。
背景技术
半导体晶片的边缘加工正受到越来越多的关注。希望获得具有预定边缘形状的平滑边缘。通常，通过研磨从晶体切割的半导体晶片的粗糙边缘制造边缘形状。为了平滑该边缘并去除切割留下的晶格损伤，需要对边缘进行抛光。这可以使用不含固定磨料的抛光布来完成。在这种情况下，通过含有游离磨料的浆体实现抛光。与这种边缘抛光相比(下文中简称布抛光)，FA抛光具有的优点是避免相当复杂的浆体处理并能获得更高的产量。相对该优点，FA抛光的缺点是抛光的边缘不够平滑。US 6,514,423B1建议在FA抛光之后蚀刻边缘，从而降低其粗糙度。
如上所述，除了要注意边缘的低粗糙度之外，还必须注意确保边缘的形状符合要求。对此，可以确定，对半导体晶片的一侧或两侧进行抛光很不利地改变了边缘的形状。另外，这个问题也不能通过改变工序链解决，例如，如US 6,162,730中所述，仅在第一次抛光半导体晶片的两侧之后提供边缘的布抛光。
发明内容
因此，本发明的目的是提出一种方法，该方法使得制造具有完全符合粗糙度和形状要求的抛光的边缘的半导体晶片成为可能。
这个目的通过制造具有抛光的边缘的半导体晶片的方法实现，该方法包括：抛光半导体晶片的至少一侧；并且对该经抛光的半导体晶片的边缘进行抛光，其中，在抛光剂的参与下利用含有固定磨料的抛光布对所述边缘进行抛光。
具体实施方式
本发明提出：可以使用FA抛光而不是使用布抛光来修正经抛光的半导体晶片的边缘的形状。
该方法适用于边缘已经实施过成形步骤(优选为研磨步骤)但还未进行抛光的半导体晶片。本方法首先抛光半导体晶片的至少一侧，其包括单侧抛光或双侧抛光。优选同时实施双侧抛光。适用于双侧抛光的机器如DE100 07 390 A1所述。在抛光过程中，半导体晶片位于所提供的用作导板盒的载体中的切口中，并位于上下抛光板之间。至少一个抛光板以及载体旋转，并且半导体晶片相对于覆盖有抛光布的抛光板，在由滚线所预先确定的路径上移动，同时提供抛光剂。抛光板压在半导体晶片上的抛光压力以及抛光持续时间是共同决定通过抛光去除的材料的重要参数。
对半导体晶片至少一侧的抛光优选作为去除抛光来执行，也就是说，其目的是从将要抛光的半导体晶片侧去除厚度为至少5μm的材料。
对半导体晶片的一侧或双侧的抛光所造成的边缘形状的改变是通过边缘的FA抛光来修正的。
在FA抛光过程中，使用含有诸如碳化硅粒子、二氧化硅粒子或金刚石粒子的固定磨料的抛光布。根据一个实施例，FA抛光在液体抛光剂参与下，例如在水的参与下实现。为了平滑边缘，也就是为了减小其粗糙度，在这种情况下，优选使用具有网格不小于4000个的特别细的磨料的抛光布，也就是平均粒子直径不大于5μm，最优选为不大于4μm。在使用尽量细的磨料实现抛光并以细磨料结束的过程中，多级FA抛光也是很合适的。这种抛光步骤次序和适合的抛光设备如US 2006/0252355 A1所述。
根据本方法的第二实施例，FA抛光在含有例如胶体二氧化硅或氧化铈的游离磨料的浆体的参与下执行。
第三实施例包括：首先在液体抛光剂的参与下执行FA抛光，然后在含有例如胶体二氧化硅或氧化铈的游离磨料的浆体执行布抛光。在这种情况下，抛光布中的固定磨料的平均粒子直径可以大于后续布抛光中分布的。在进行后续布抛光时，优选使用具有网格为1000至2000的固定磨料的抛光布，也就是平均粒子直径为7至25μm。布抛光的持续时间可以非常短，只有15至30s。
根据本发明的方法还优选地包括作为单侧抛光执行的对半导体晶片前侧的抛光。半导体晶片的前侧被视为半导体晶片的准备制作电子元件的那一侧。单侧抛光，下文中称为CMP(化学-机械抛光)，优选作为以提供尽可能最光滑的侧表面为目的的光泽抛光而被执行。CMP的材料去除，厚度最多为1μm，明显小于去除抛光的情况。前侧的CMP优选在双侧抛光之后并在FA抛光之前或之后执行。
根据本发明的方法还可选地包括在半导体晶片的前侧上沉积外延层。
以下四个步骤顺序a)到d)为特别优选的顺序：
a)双侧抛光→FA抛光→CMP
b)双侧抛光→FA抛光→布抛光→CMP
c)双侧抛光→CMP→FA抛光
d)双侧抛光→CMP→FA抛光→布抛光

Claims (12)

1、一种用于制造具有抛光的边缘的半导体晶片的方法，包括：
抛光所述半导体晶片的至少一侧；以及
对经抛光的半导体晶片的边缘进行抛光；
其中，在抛光剂的参与下利用含有固定磨料的抛光布对所述边缘进行抛光。
2、根据权利要求1所述的方法，其中，所述抛光剂含有游离磨料。
3、根据权利要求1或2所述的方法，其中，抛光所述半导体晶片的至少一侧包括双侧抛光。
4、根据权利要求3所述的方法，其中，抛光所述半导体晶片的至少一侧包括所述双侧抛光和其后执行的单侧抛光。
5、根据权利要求4所述的方法，包括进一步抛光所述边缘，其中，在含有游离磨料的浆体的参与下，利用不含固定磨料的抛光布对所述经抛光的半导体晶片的被抛光边缘进行抛光。
6、根据权利要求5所述的方法，其中，根据权利要求1的所述抛光布中的所述固定磨料具有1000—2000个网格。
7、根据权利要求1所述的方法，其中，所述抛光布中的所述固定磨料具有的网格不少于4000个。
8、根据权利要求4所述的方法，包括在抛光所述边缘之后执行所述单侧抛光。
9、根据权利要求5或6所述的方法，包括在进一步抛光所述边缘之后执行所述单侧抛光。
10、根据权利要求4所述的方法，包括在抛光所述边缘之前执行所述单侧抛光。
11、根据权利要求5或6所述的方法，包括在抛光所述边缘之前执行所述单侧抛光，并且在抛光所述边缘之后对所述边缘进行进一步抛光。
12、根据权利要求1至11中任意一项所述的方法，包括在具有抛光的边缘的所述半导体晶片的抛光侧上沉积外延层。
CNA2008101658380A 2007-11-15 2008-09-25 制造具有抛光的边缘的半导体晶片的方法 Pending CN101434047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007056122A DE102007056122A1 (de) 2007-11-15 2007-11-15 Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE102007056122.0 2007-11-15

Publications (1)

Publication Number Publication Date
CN101434047A true CN101434047A (zh) 2009-05-20

Family

ID=40576892

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101658380A Pending CN101434047A (zh) 2007-11-15 2008-09-25 制造具有抛光的边缘的半导体晶片的方法

Country Status (7)

Country Link
US (1) US20090130960A1 (zh)
JP (1) JP2009124153A (zh)
KR (1) KR20090050939A (zh)
CN (1) CN101434047A (zh)
DE (1) DE102007056122A1 (zh)
SG (1) SG152978A1 (zh)
TW (1) TW200921773A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104526493A (zh) * 2014-11-18 2015-04-22 天津中环领先材料技术有限公司 一种单晶硅晶圆片边缘抛光工艺
CN108214110A (zh) * 2016-12-14 2018-06-29 有研半导体材料有限公司 一种硅抛光片边缘加工工艺

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010162624A (ja) * 2009-01-13 2010-07-29 Ebara Corp 研磨装置および研磨方法
DE102009030294B4 (de) 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051008B4 (de) 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2012009550A (ja) * 2010-06-23 2012-01-12 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012019126A (ja) * 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102013210057A1 (de) 2013-05-29 2014-12-04 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828176B2 (ja) 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
TW308561B (zh) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
JP2000077372A (ja) * 1998-08-31 2000-03-14 Sumitomo Metal Ind Ltd 気相成長用半導体ウェーハの製造方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6514423B1 (en) 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
JP2006142388A (ja) 2004-11-16 2006-06-08 Nihon Micro Coating Co Ltd 研磨テープ及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104526493A (zh) * 2014-11-18 2015-04-22 天津中环领先材料技术有限公司 一种单晶硅晶圆片边缘抛光工艺
CN108214110A (zh) * 2016-12-14 2018-06-29 有研半导体材料有限公司 一种硅抛光片边缘加工工艺

Also Published As

Publication number Publication date
TW200921773A (en) 2009-05-16
US20090130960A1 (en) 2009-05-21
SG152978A1 (en) 2009-06-29
KR20090050939A (ko) 2009-05-20
JP2009124153A (ja) 2009-06-04
DE102007056122A1 (de) 2009-05-28

Similar Documents

Publication Publication Date Title
CN101434047A (zh) 制造具有抛光的边缘的半导体晶片的方法
CN102069448B (zh) 半导体晶片的制造方法
CN102205520B (zh) 双面抛光半导体晶片的方法
CN106170847B (zh) 半导体晶片的制造方法
US8343873B2 (en) Method for producing a semiconductor wafer
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
JP7298915B2 (ja) 単結晶炭化ケイ素基板の製造方法
SG173290A1 (en) Method for producing a semiconductor wafer
CN104907895A (zh) 蓝宝石双抛片的快速加工方法
JP5493956B2 (ja) 半導体ウェーハの製造方法
CN101927447A (zh) 双面抛光半导体晶片的方法
CN101920477A (zh) 半导体晶片的生产方法和处理方法
US6284658B1 (en) Manufacturing process for semiconductor wafer
EP1145296B1 (en) Semiconductor wafer manufacturing method
CN110010458A (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP2002124490A (ja) 半導体ウェーハの製造方法
KR102287116B1 (ko) 실리콘 웨이퍼의 양면 연마 방법
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
CN109321980B (zh) 一种高平整度、低损伤大直径单晶碳化硅衬底
CN106736881A (zh) 晶片表面加工处理方法
CN111316399A (zh) 半导体晶片的制造方法
JP7159329B2 (ja) 半導体ウェハを研磨するための方法
CN111615741A (zh) 硅晶圆的制造方法
JP2001007064A (ja) 半導体ウエーハの研削方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090520