CN102205520B - 双面抛光半导体晶片的方法 - Google Patents

双面抛光半导体晶片的方法 Download PDF

Info

Publication number
CN102205520B
CN102205520B CN201110084878.4A CN201110084878A CN102205520B CN 102205520 B CN102205520 B CN 102205520B CN 201110084878 A CN201110084878 A CN 201110084878A CN 102205520 B CN102205520 B CN 102205520B
Authority
CN
China
Prior art keywords
polishing
semiconductor wafer
pad
polishing pad
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110084878.4A
Other languages
English (en)
Other versions
CN102205520A (zh
Inventor
J·施万德纳
T·布施哈尔特
R·柯普尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN102205520A publication Critical patent/CN102205520A/zh
Application granted granted Critical
Publication of CN102205520B publication Critical patent/CN102205520B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

双面抛光半导体晶片的方法,其包括在覆盖有第一抛光垫的上抛光盘与覆盖有第二抛光垫的下抛光盘之间对位于载体盘的切口中的半导体晶片进行同步双面抛光,其中在抛光期间位于载体盘中的半导体晶片的一部分面积暂时地突出于由上抛光盘和下抛光盘形成的加工间隙,其中这两个抛光垫均匀分布有宽度和深度为0.5至2mm的沟槽,从而在抛光垫上形成正方形区块的棋盘状分布,其中位于上抛光盘上的第一抛光垫具有大于20mm×20mm的区块,而位于下抛光盘上的第二抛光垫具有小于或等于20mm×20mm的区块,其中这两个抛光垫在区块上含有选自硅、铝和铈的元素的氧化物的、平均尺寸为0.1至1.0μm的磨料,其中在抛光期间送入pH值能够通过相应地添加碱性组分而在11至13.5的范围内改变的抛光剂溶液,其中在第一步骤中送入pH为11至12.5的抛光剂溶液,而在第二步骤中送入pH为大于或等于13的抛光剂溶液。

Description

双面抛光半导体晶片的方法
技术领域
本发明涉及双面抛光半导体晶片的方法。
背景技术
根据现有技术,在对从单晶切割的半导体晶片实施研磨、清洁和蚀刻步骤之后,通过抛光对半导体晶片的表面实施磨光。
在单面抛光(简写为SSP)的情况下,在加工期间半导体晶片背面利用粘合剂、通过真空或利用粘结而固定在载盘上,并在另一面上进行抛光。
在双面抛光(DSP)的情况下,半导体晶片松散地插入薄的载体盘
Figure BSA00000467249000011
内,并在均覆盖有抛光垫的上下抛光盘之间以“自由浮动”的方式同步地抛光正面和背面。该抛光法是在送入抛光剂悬浮液(浆料)的情况下进行的,其通常是基于硅溶胶。在DSP的情况下,同时同步地抛光半导体晶片的正面和背面。
DE 100 07 390 A1公开了一种适合的双面抛光机。
在现有技术中同样已知所谓的利用牢固粘结的磨料进行的抛光(固定磨料抛光“Fixed Abrasive Polishing,FAP”),其中半导体晶片在抛光垫上进行抛光,与DSP抛光垫或CMP抛光垫不同该抛光垫包含粘结在抛光垫中的研磨剂(“固定磨料”或FA垫)。在FAP的情况下原则上可以省略掉如在DSP时添加抛光剂悬浮液。
例如德国专利申请DE 10 2007 035 266 A1描述了一种用于抛光由硅材料组成的基底的方法,其包括两个利用FA垫的抛光步骤,其区别在于,在一个抛光步骤中将包含固体形式的未粘结的研磨剂的抛光剂悬浮液引入基材与抛光垫之间,而在第二抛光步骤中用不含固体的抛光剂溶液代替抛光剂悬浮液。
在DSP或FAP之后,半导体晶片的正面通常以无光雾的方式进行抛光。这是利用更柔软的抛光垫借助碱性抛光溶胶进行的。在文献中通常将该步骤称作CMP抛光。例如US 2002/0077039和US 2008/0305722公开了CMP法。
在DSP的情况下,半导体晶片位于通常比半导体晶片更薄的载体盘中。DE 199 05 737 A1请求保护一种双面抛光法,其中半导体晶片的初始厚度比载体盘厚度大20至200μm。这涉及以“凸起
Figure BSA00000467249000021
”的方式抛光半导体晶片。载体盘在双面抛光的情况下的厚度通常为400至1200μm。
位于下抛光盘上的抛光垫通常与待抛光的半导体晶片正面接触,而半导体晶片的背面与位于上抛光盘上的抛光垫接触。
DE 100 04 578 C1建议针对上抛光盘和下抛光盘使用不同的抛光垫。粘结在上抛光盘上的抛光垫遍布沟槽网络,而粘结在下抛光盘上的抛光垫不具有此类纹理而是具有光滑表面。
通过上抛光垫的纹理实现所用抛光剂分布的改善。抛光剂通常从上向下送入。因此,抛光剂流动通过上抛光垫的沟槽,然后从上抛光垫通过载体盘中的切口或开口流向下抛光垫或半导体晶片的正面。
此外,上抛光垫的沟槽避免了半导体晶片的背面粘结在上抛光垫上。根据DE 100 04 578 C1,上抛光垫包括区块尺寸为5mm×5mm至50mm×50mm且沟槽宽度和深度为0.5至2mm的沟槽的棋盘状均匀排列。通过该排列方式在优选为0.1至0.3bar的抛光压力下进行抛光。
然而,根据DE 100 04 578 C1的规定导致半导体晶片在相对的面(背面和正面)的外部边缘处不对称抛光去除材料的情况。
已发现发生所谓的塌边现象(Edge Roll-Off,边缘厚度减小),该现象在半导体晶片的正面比背面更加明显。
发明内容
本发明的目的是避免在DSP的情况下半导体晶片的边缘区域内不对称的抛光去除材料的情况。
本发明的目的是通过双面抛光半导体晶片的方法实现的,其包括在覆盖有第一抛光垫的上抛光盘与覆盖有第二抛光垫的下抛光盘之间对位于载体盘的切口中的半导体晶片进行同步双面抛光,其中在抛光期间位于载体盘中的半导体晶片的一部分面积暂时地突出于由上抛光盘和下抛光盘形成的加工间隙,其中这两个抛光垫均匀分布有宽度和深度为0.5至2mm的沟槽,从而在抛光垫上形成正方形区块的棋盘状分布,其中位于上抛光盘上的第一抛光垫具有大于20mm×20mm的区块,而位于下抛光盘上的第二抛光垫具有小于或等于20mm×20mm的区块,其中这两个抛光垫在区块上含有选自硅、铝和铈的元素的氧化物的、平均尺寸为0.1至1.0μm的磨料,其中在抛光期间送入不含固体且pH值能够通过相应地添加碱性组分而在11至13.5的范围内改变的抛光剂溶液,其中在第一步骤中送入pH为11至12.5的抛光剂溶液,而在第二步骤中送入pH为大于或等于13的抛光剂溶液。
该方法的优选的实施方案在从属权利要求中请求保护。
本发明提供利用特殊制备的抛光垫进行双面抛光,该抛光垫包含选自硅、铝和铈的元素的氧化物的、牢固粘结的磨料。
以如下方式切割抛光垫,可以在顶部和底部实现晶片偏移。晶片偏移是指在抛光期间晶片的一部分面积暂时地突出于由上抛光盘和下抛光盘形成的加工间隙。
上抛光垫和下抛光垫具有不同的纹理。位于上抛光盘上的垫具有大于20mm×20mm的区块,而位于下抛光盘上的垫具有小于或等于20mm×20mm的区块。下抛光垫具有较小的凹槽间距。两个沟槽或凹槽之间的距离是通过正方形区块的边长给定的。
凹槽边缘优选朝向垫的顶面倒圆,即具有特定的倒圆半径,以避免确定凹槽的“硬边缘”反映在半导体晶片待抛光的面,主要是所述晶片的正面上。凹槽边缘在半导体表面上的此类刻痕会对纳米形貌有关键性的影响。
区块是通过沟槽或凹槽在抛光垫表面上的均匀分布而给定的。沟槽是利用适当的机械或化学方法例如铣削(milling)或蚀刻而产生的。
通过相应地控制碱性组分的添加,可以改变在抛光过程的第一阶段中送入的、不含固体的抛光剂溶液的pH值。
通过可改变的pH值控制材料去除速率。
目的是获得不具有楔形偏差的、不具有边缘区域不平坦度(塌边现象)的、尽可能平坦的半导体晶片。
对于本发明重要的是,通过提高碱性抛光剂溶液的pH值到13或更高而停止抛光过程。
在该停止步骤中降低了半导体晶片的表面粗糙度。这尤其是涉及长波表面粗糙度。
除了不同的结构化,两个抛光垫具有相同的材料特异性的特性。
抛光垫优选包含热塑性或热固性聚合物。
作为所述材料可以考虑多种物质,如聚氨酯、聚碳酸酯、聚酰胺、聚丙烯酸酯、聚酯等。
抛光垫优选包含固体微孔聚氨酯。
优选还使用由用聚合物浸渍的、发泡的盘或毡基材或纤维基材组成的抛光垫。
在两个抛光垫中所含的磨料位于区块上,即凹槽或沟槽之间的凸起上。
磨料优选为硅的氧化物,尤其是SiO2
双面抛光是利用行星运动学进行的。这意味着,半导体晶片以自由移动的方式位于利用滚动装置进行旋转的载体盘的切口中,并由此以摆线轨迹移动,同时半导体晶片在上下抛光盘之间进行抛光。
本发明能够实现在半导体晶片的正面和背面上最佳的边缘几何形状(塌边现象)。已发现通过本发明方法完全避免了在现有技术中所观察到的在半导体晶片边缘区域内不均匀的抛光去除材料的现象。
通过本发明方法能够省略掉在DSP的现有技术中所使用的硅溶胶。
同时同步地抛光半导体晶片的正面和背面。
传统的DSP抛光机适合于此,其中所用的抛光垫包含磨料,而上抛光垫和下抛光垫不同地结构化。
在抛光步骤中,将不含固体的抛光剂溶液引入半导体晶片待抛光的面与两个抛光垫之间。
抛光剂溶液包含水,但优选包含具有通常用于半导体工业中的纯度的去离子水(DIW)。此外,抛光剂溶液优选包含化合物,如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲基铵(TMAH)或其任意的混合物。
特别优选使用碳酸钾。
抛光剂溶液的pH值在11至约13.5的范围内,并通过相应地添加所述化合物而在该pH值范围内改变。
所述化合物如碳酸钾在抛光剂溶液中的比例优选为0.01至10重量%。
在第一步骤中,送入pH为11至12.5的抛光剂溶液。
在该步骤中,对半导体晶片的两个面去除材料。
在第二步骤中,送入pH值大于或等于13的抛光剂溶液。由此停止去除材料。
优选在第三步骤中送入pH值小于或等于11.5的抛光剂溶液。该步骤用于优选随后在送入抛光剂悬浮液(浆料)的情况下进行抛光的准备。
具体而言,该方法优选还包括在相同的抛光垫上对半导体晶片进行同步双面抛光,其中代替抛光剂溶液而送入抛光剂悬浮液,其包含选自硅、铝和铈的元素的氧化物的磨料,其中在第一步骤中使用磨料的平均尺寸为15至30nm的抛光剂悬浮液,而在第二步骤中使用磨料的平均尺寸大于在第一步骤中所用抛光剂悬浮液的平均磨料尺寸、优选为35至70nm的抛光剂悬浮液。
所述额外的抛光一方面用于减少由FAP抛光所诱发的微损伤,另一方面用于最小化缺陷和刮痕以及降低短波表面粗糙度。
在所述额外的同步双面抛光中,送入包含磨料的抛光剂悬浮液。
研磨剂颗粒的尺寸分布优选显示为单峰。
研磨剂包含机械去除基底材料的材料,优选为一种或多种元素铝、铈或硅的氧化物。
研磨剂在抛光剂悬浮液中的比例优选为0.25至20重量%,更优选为0.25至1重量%。
特别优选使用胶体状分散的二氧化硅作为抛光剂悬浮液。
例如可以使用购自H.C.Starck公司的以及购自Fujimi公司的Glanzox
Figure BSA00000467249000062
含水抛光剂。
Figure BSA00000467249000063
是Leverkusen的Bayer股份公司的注册商标,由H.C.Starck有限公司持有许可。
Figure BSA00000467249000064
的平均粒径取决于类型为5至75nm。因此,
Figure BSA00000467249000065
适用于两个抛光步骤,其中在第一步骤中使用粒径为15至30nm的
Figure BSA00000467249000066
而在第二步骤中使用粒径为35至70nm的
Figure BSA00000467249000067
Glanzox
Figure BSA00000467249000068
是由日本Fujimi公司作为浓缩物提供的抛光剂悬浮液的产品名。该浓缩物的底液的pH值为10.5,并且包含约9重量%的胶体状SiO2
抛光剂优选包含添加剂,如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、氢氧化四甲基铵(TMAH)。
但是抛光剂悬浮液可以包含一种或多种其他的添加剂,例如表面活性添加剂如润湿剂和表面活性剂、发挥保护胶体作用的稳定剂、防腐剂、抗微生物剂、醇和络合剂。
在本发明方法中优选但非必需地采用其他方式送入或供应抛光剂。下抛光盘与上抛光盘无关地送入新鲜的抛光剂。为此,下抛光盘同样被设计为抛光剂引导通过以及分离的抛光剂输送系统。
购自德国Rendsburg的Peter Wolters公司的AC2000型抛光机特别适合于实施本发明方法。
该抛光机配备有外轮圈和内轮圈的销钉啮合(Stiftverzahnung)用于驱动载体盘。所述设备可以被设计用于一个或多个载体盘。由于通过量更大,优选为用于多个载体盘的设备,例如在DE 100 07 390 A1中所述,其中载体盘在行星式路径上围绕设备中心运动。所述设备包括下抛光盘和上抛光盘,它们可以水平地自由转动并覆盖有抛光垫。在抛光期间半导体晶片位于载体盘的切口中及在两个转动且对其施加有特定的抛光压力的抛光盘之间,同时连续地送入抛光剂(悬浮液或溶液)。在此,优选还通过转动的销钉轮圈使载体盘移动,该销钉轮圈啮合在载体盘的圆周上的齿中。
一种典型的载体盘包括用于接收3个半导体晶片的切口。切口圆周上具有嵌入物或所谓的载体盘型模
Figure BSA00000467249000071
其用于保护半导体晶片的断裂敏感性边缘,尤其是还防止从载体盘体释放金属。
载体盘体例如可以包含金属、陶瓷、塑料、纤维增强的塑料或者涂覆有塑料或类金刚石碳层(DLC层)的金属。但是优选为钢材,特别优选为不锈铬钢。
切口优选被设计用于接收直径至少为200mm、优选为300mm、更优选为450mm且厚度为500至1000μm的奇数个半导体晶片。
下面依照附图阐述本发明。
附图说明
图1示意性地显示了用于实施本发明方法的构造。
图2所示为晶片偏移的实施方案。
附图标记
11下抛光盘上的抛光垫
12上抛光盘上的抛光垫
21下抛光盘
22上抛光盘
31内齿轮圈
32外齿轮圈
4半导体晶片
5偏移
6载体盘
7抛光/压紧压力
具体实施方式
图1示意性地显示了在利用内齿轮圈31和外齿轮圈32移动的载体盘61和62的切口中的半导体晶片4。抛光垫11位于下抛光盘21上。抛光垫12位于上抛光盘22上。抛光盘22用抛光垫12以抛光/压紧压力7的方向压在载体盘61和62、半导体晶片4和具有抛光垫11的下抛光盘21上。半导体晶片41突出于抛光垫11和12的边界(偏移5)。
图2所示为偏移的实施方案。
2A所示为在载体盘63中的半导体晶片42,连同下抛光垫11和上抛光垫12,在内齿轮圈31与外齿轮圈32之间。半导体晶片42突出于上抛光垫12(偏移51)。
2B所示为在载体盘63中的半导体晶片42,连同下抛光垫11和上抛光垫12,在内齿轮圈31与外齿轮圈32之间。半导体晶片42突出于下抛光垫11(偏移52)。
2C所示为在载体盘63中的半导体晶片42,连同下抛光垫11和上抛光垫12,在内齿轮圈31与外齿轮圈32之间。半导体晶片42突出于上抛光垫12且突出于下抛光垫11(偏移53)。
2D所示为在载体盘63中的半导体晶片42,连同下抛光垫11和上抛光垫12,在内齿轮圈31与外齿轮圈32之间。半导体晶片42突出于上抛光垫12且突出于下抛光垫11。偏移54相对于上抛光垫12更加明显。
2E所示为在载体盘63中的半导体晶片42,连同下抛光垫11和上抛光垫12,在内齿轮圈31与外齿轮圈32之间。半导体晶片42突出于上抛光垫12且突出于下抛光垫11。偏移55相对于下抛光垫11更加明显。
下面解释如何能够将根据本发明的双面抛光优选集成在用于制备半导体晶片的制造序列中。
首先将利用CZ或FZ生长的、由半导体材料组成的单晶切割成半导体晶片。优选利用钢丝锯切割半导体晶片。例如US 4,655,191、EP 522 542A1、DE 39 42 671 A1或EP 433 956 A1公开了利用钢丝锯切割半导体晶片。
生长的由半导体材料组成的单晶优选为由硅组成的单晶。半导体晶片优选为单晶硅晶片。
在应用根据本发明的抛光之前,优选实施如下过程:
首先将利用CZ或FZ生长的、由半导体材料组成的单晶切割成半导体晶片。优选利用钢丝锯切割半导体晶片。例如US 4,655,191、EP 522 542A1、DE 39 42 671 A1或EP 433 956 A1公开了利用钢丝锯切割半导体晶片。
生长的由半导体材料组成的单晶优选为由硅组成的单晶。半导体晶片优选为单晶硅晶片。
随后加工半导体晶片的边缘和两个表面。
优选利用粗的磨削剂对半导体晶片的边缘进行倒圆。
为此,将半导体晶片固定在旋转的桌上,并以其边缘与同样旋转的加工工具的工作面相对地进给。在此使用的加工工具可以圆盘的形式构成,其被固定在转轴上并具有作为用于加工半导体晶片边缘的工作面使用的圆周面。
例如DE 195 35 616 A1公开了适合于此的装置。
半导体晶片优选具有相对于晶片中心面对称的轮廓,其在晶片正面和晶片背面上具有同类小平面,或者具有不对称的边缘轮廓,其在正面和背面上具有不同的小平面宽度。在此半导体晶片的边缘获得几何形状与目标轮廓相似的轮廓。
所用的磨削圆盘优选具有凹槽分布。DE 10 2006 048 218 A1公开了一种优选的磨削圆盘。
工作面还可以磨削垫或磨削带的形式构成。
去除材料的颗粒,优选金刚石,可以牢固地锚定在加工工具的工作面内。
所用的颗粒优选具有粗的粒度。根据JIS R 6001:1998,粒度(以筛目计)为#240至#800。
平均粒径为20至60μm,优选为25至40μm,更优选为25至30μm或30至40μm。
在边缘倒圆之后,优选利用粗的磨削剂对由单晶切割的半导体晶片实施双面去除材料式加工。
例如PPG(行星垫磨削)适合于此。
PPG是一种用于同时双面磨削多个半导体晶片的方法,其中每个半导体晶片以自由移动的方式位于多个利用滚动装置进行旋转的载体盘之一的切口中,并由此以摆线轨迹移动,其中半导体晶片在两个旋转的加工圆盘之间实施去除材料式加工,其中各个加工圆盘具有包含粘结的磨削剂的加工层。涉及利用行星运动学的方法,如DSP。
作为粘结在加工层中的磨削剂,优选为莫氏硬度≥6的硬质材料。作为合适的磨削材料优选考虑金刚石、碳化硅(SiC)、二氧化铈(CeO2)、刚玉(氧化铝,Al2O3)、二氧化锆(ZrO2)、氮化硼(BN;立方氮化硼,CBN),此外考虑二氧化硅(SiO2)、碳化硼(B4C)直至明显更软的材料,如碳酸钡(BaCO3)、碳酸钙(CaCO3)或碳酸镁(MgCO3)。但是特别优选为金刚石、碳化硅(SiC)和氧化铝(Al2O3;刚玉)。
磨削剂的平均粒径为5至20μm,优选为5至15μm,更优选为5至10μm。
磨削颗粒优选单独地或者作为聚集体(“团簇”)粘结在加工层的粘结基体中。在聚集体粘结的情况下,被认为是优选的粒径涉及团簇成分的初级粒径。
随后优选对半导体晶片实施第二PPG磨削,其中使用具有比之前更细的粒度的磨削垫。
在此情况下,磨削剂的平均粒径为0.5至10μm,优选为0.5至7μm,更优选为0.5至4μm,特别优选为0.5至2μm。
接着可以利用更细的磨削剂实施第二边缘倒圆。
因此,在第二边缘倒圆中使用具有更细的粒度的磨削工具。
为此,又将半导体晶片固定在旋转的桌上,并以其边缘与同样旋转的加工工具的工作面相对地进给。在此使用的加工工具可以圆盘的形式构成,其被固定在转轴上并具有作为用于加工半导体晶片边缘的工作面使用的圆周面。
工作面还可以磨削垫或磨削带的形式构成。
去除材料的颗粒,优选金刚石,可以牢固地锚定在加工工具的工作面内。
所用的颗粒具有细的粒度。根据JIS R 6001:1998,粒度应当细于#800,优选为#800至#8000。平均粒径为0.5至20μm,优选为0.5至15μm,更优选为0.5至10μm,特别优选为0.5至5μm。
在另一个步骤中,可以在半导体晶片每个面的材料去除量不超过1μm的情况下利用蚀刻介质处理半导体晶片的两个面。
半导体晶片的每个面的最小材料去除量优选为1个单层,即约0.1nm。
优选利用酸性介质对半导体晶片实施湿化学处理。
氢氟酸、硝酸或乙酸的水溶液适合作为酸性介质。
所述的清洁和蚀刻方法优选以单晶片处理的方式实施。
因此,根据本发明方法实施双面抛光。
同时同步地对半导体晶片的正面和背面进行抛光。
传统的DSP抛光机适合于此,其中根据本发明设置所用的抛光垫。在根据本发明实施双面抛光之后,优选对半导体晶片的边缘进行抛光。
可商购获得的自动边缘抛光机适合于此。
US 5,989,105公开了用于边缘抛光的此类装置,其中抛光滚筒由铝合金组成,并且具有施加在其上的抛光垫。
半导体晶片通常固定在平坦的晶片保持器即所谓的夹盘(chuck)上。半导体晶片的边缘突出于夹盘,从而使其可以自由地到达抛光滚筒。相对于夹盘倾斜特定角度的、绕中心旋转且施加有抛光垫的抛光滚筒和带有半导体晶片的夹盘相互进给,并在连续送入抛光剂的情况下以特定的压紧压力相互挤压。
在边缘抛光时,带有保持在其上的半导体晶片的夹盘绕中心旋转。
夹盘旋转一圈优选持续20至300秒,更优选50至150秒(回转周期)。
优选以300至1500min-1、更优选500至1000min-1的转速绕中心旋转的、覆盖有抛光垫的抛光滚筒和夹盘相互进给,其中抛光滚筒以相对于半导体晶片的装置角倾斜地设置,而半导体晶片被固定在夹盘上,从而使半导体晶片轻微地突出于夹盘并因此可以到达抛光滚筒。
装置角优选为30至50°。
在优选以0.1至1升/min,更优选0.15至0.40升/min的抛光剂流量连续送入抛光剂的情况下,半导体晶片和抛光滚筒以特定的压紧压力相互挤压,其中压紧压力可以通过固定在辊上的重量加以调节,优选为1至5kg,更优选为2至4kg。
优选在使半导体晶片或保持半导体晶片的夹盘旋转2至20周,更优选2至8周之后,使抛光滚筒与半导体晶片彼此分离。
在边缘抛光时使用的抛光垫可以具有施加在其上的牢固粘结的磨料(FAP抛光垫)。在此情况下,在连续送入不含固体的抛光剂溶液的情况下进行抛光。
研磨剂由机械去除基底材料的材料组成,优选由一种或多种元素铝、铈或硅的氧化物组成。
额外地接着可以在相同的FAP抛光垫上利用轻柔地去除材料的硅溶胶(例如Glanzox)实施短的抛光步骤,以降低边缘粗糙度和边缘缺陷率。
最后优选至少对半导体晶片的正面实施化学机械抛光(CMP)。
优选在该步骤中利用CMP对半导体晶片的两个面进行抛光。传统的DSP抛光机适合于此,但是其中代替传统的DSP去除材料式抛光垫使用更软的CMP抛光垫。

Claims (7)

1.双面抛光半导体晶片的方法,其包括在覆盖有第一抛光垫的上抛光盘与覆盖有第二抛光垫的下抛光盘之间对位于载体盘的切口中的半导体晶片进行同步双面抛光,其中在抛光期间位于载体盘中的半导体晶片的一部分面积暂时地突出于由上抛光盘和下抛光盘形成的加工间隙,其中这两个抛光垫均匀分布有宽度和深度为0.5至2mm的沟槽,从而在抛光垫上形成正方形区块的棋盘状分布,其中位于上抛光盘上的第一抛光垫具有大于20mm×20mm的区块,而位于下抛光盘上的第二抛光垫具有小于或等于20mm×20mm的区块,其中这两个抛光垫在区块上含有选自硅、铝和铈的元素的氧化物的、平均尺寸为0.1至1.0μm的磨料,其中在抛光期间送入pH值能够通过相应地添加碱性组分而在11至13.5的范围内改变的抛光剂溶液,其中在第一步骤中送入pH为11至12.5的抛光剂溶液,而在第二步骤中送入pH为大于或等于13的抛光剂溶液。
2.根据权利要求1的方法,其中在第三步骤中送入pH为小于或等于11.5的抛光剂溶液。
3.根据权利要求1或2的方法,其此外还包括在相同的抛光垫上对半导体晶片进行同步双面抛光,其中代替抛光剂溶液而送入抛光剂悬浮液,其包含选自硅、铝和铈的元素的氧化物的磨料,其中在第一步骤中使用平均粒径为15至30nm的抛光剂悬浮液,而在第二步骤中使用平均粒径为35至70nm的抛光剂悬浮液。
4.根据权利要求1或2的方法,其中将抛光剂溶液相互独立地输送至下抛光盘上方和上抛光盘上方。
5.根据权利要求3的方法,其中将抛光剂悬浮液相互独立地输送至下抛光盘上方和上抛光盘上方。
6.根据权利要求1或2的方法,其中半导体晶片的初始厚度大于载体盘的厚度。
7.根据权利要求1或2的方法,其中在所述两个抛光垫的情况下,所述沟槽在向垫的顶面的过渡处具有经倒圆的边缘。
CN201110084878.4A 2010-03-31 2011-03-29 双面抛光半导体晶片的方法 Expired - Fee Related CN102205520B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010013520.8 2010-03-31
DE102010013520A DE102010013520B4 (de) 2010-03-31 2010-03-31 Verfahren zur beidseitigen Politur einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
CN102205520A CN102205520A (zh) 2011-10-05
CN102205520B true CN102205520B (zh) 2014-02-05

Family

ID=44650009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110084878.4A Expired - Fee Related CN102205520B (zh) 2010-03-31 2011-03-29 双面抛光半导体晶片的方法

Country Status (7)

Country Link
US (1) US8721390B2 (zh)
JP (1) JP5331844B2 (zh)
KR (1) KR101229707B1 (zh)
CN (1) CN102205520B (zh)
DE (1) DE102010013520B4 (zh)
SG (1) SG174718A1 (zh)
TW (1) TWI464796B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
TWI460780B (zh) * 2011-11-16 2014-11-11 Powertech Technology Inc 研磨切割晶圓的方法及其生產線機台
CN104813448A (zh) * 2012-09-28 2015-07-29 圣戈本陶瓷及塑料股份有限公司 改进的微研磨工艺
US9508575B2 (en) 2013-03-15 2016-11-29 Applied Materials, Inc. Disk/pad clean with wafer and wafer edge/bevel clean module for chemical mechanical polishing
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
CN103624665B (zh) * 2013-11-26 2018-05-01 浙江汇锋塑胶科技有限公司 一种蓝宝石触摸面板的两面抛光方法
KR101572103B1 (ko) * 2014-09-11 2015-12-04 주식회사 엘지실트론 웨이퍼 연마 장치
US10354905B2 (en) * 2015-03-11 2019-07-16 Nv Bekaert Sa Carrier for temporary bonded wafers
CN109176242B (zh) * 2018-09-07 2020-08-28 江西新德合汽配有限责任公司 一种发动机活塞环加工制造用打磨设备
JP7159861B2 (ja) * 2018-12-27 2022-10-25 株式会社Sumco 両頭研削方法
JP2022033603A (ja) * 2020-08-17 2022-03-02 キオクシア株式会社 研磨装置および研磨方法
CN113334172B (zh) * 2021-07-06 2022-02-22 无锡市苏良精密机械有限公司 一种数控双面打磨机
CN114800222B (zh) * 2022-05-13 2023-09-26 中锗科技有限公司 一种锗晶片双面抛光的方法
CN115870875B (zh) * 2022-12-08 2024-04-12 西安奕斯伟材料科技股份有限公司 一种用于研磨硅片的研磨盘及研磨设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1820603A2 (en) * 2006-02-17 2007-08-22 SUMCO Corporation Wafer and method for producing the same
CN101355032A (zh) * 2007-07-27 2009-01-28 硅电子股份公司 用于抛光由半导体材料构成的基材的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4655191A (en) 1985-03-08 1987-04-07 Motorola, Inc. Wire saw machine
DE3942671A1 (de) 1989-12-22 1991-06-27 Wacker Chemitronic Drahtsaege zum abtrennen von scheiben von stab- oder blockfoermigen werkstuecken und ihre verwendung
DE4123095A1 (de) 1991-07-12 1993-01-14 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von nahtlosen band- und drahtschlaufen, und deren verwendung als trennwerkzeuge in band- und drahtsaegen
JP3010572B2 (ja) 1994-09-29 2000-02-21 株式会社東京精密 ウェーハエッジの加工装置
JPH0911112A (ja) * 1995-06-30 1997-01-14 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨方法
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
EP0975705B1 (de) * 1997-04-17 2002-03-13 MERCK PATENT GmbH Pufferlösungen für suspensionen, verwendbar zum chemisch-mechanischen polieren
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10018338C1 (de) * 2000-04-13 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10122283A1 (de) * 2001-05-08 2002-08-01 Infineon Technologies Ag Chemisch-mechanisches Polierverfahren
TWI250572B (en) * 2002-06-03 2006-03-01 Jsr Corp Polishing pad and multi-layer polishing pad
JP2004071833A (ja) 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP4061249B2 (ja) 2003-07-30 2008-03-12 京セラ株式会社 研磨装置
JP2005305570A (ja) 2004-04-19 2005-11-04 Nitta Haas Inc 研磨パッド
JP4614851B2 (ja) 2005-09-21 2011-01-19 スピードファム株式会社 平面研磨装置
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
DE102006048218A1 (de) 2006-10-11 2008-04-17 Siltronic Ag Optimierung der Kantenprofile von Halbleiterscheiben
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
JP2009011112A (ja) 2007-06-29 2009-01-15 Rohm Co Ltd 過電流保護回路及びこれを用いた電子機器
JP5365522B2 (ja) * 2008-07-03 2013-12-11 旭硝子株式会社 ガラス基板の研磨方法及び製造方法
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1820603A2 (en) * 2006-02-17 2007-08-22 SUMCO Corporation Wafer and method for producing the same
CN101355032A (zh) * 2007-07-27 2009-01-28 硅电子股份公司 用于抛光由半导体材料构成的基材的方法

Also Published As

Publication number Publication date
DE102010013520A1 (de) 2011-10-06
KR101229707B1 (ko) 2013-02-07
JP5331844B2 (ja) 2013-10-30
KR20110110019A (ko) 2011-10-06
DE102010013520B4 (de) 2013-02-07
SG174718A1 (en) 2011-10-28
US20110244762A1 (en) 2011-10-06
TWI464796B (zh) 2014-12-11
US8721390B2 (en) 2014-05-13
JP2011216887A (ja) 2011-10-27
TW201140678A (en) 2011-11-16
CN102205520A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102205520B (zh) 双面抛光半导体晶片的方法
CN102069448B (zh) 半导体晶片的制造方法
JP5538253B2 (ja) 半導体ウェハの製造方法
TWI421934B (zh) 拋光半導體晶圓的方法
JP5839783B2 (ja) 半導体ウェーハのエッジを研磨する方法
CN101927447B (zh) 双面抛光半导体晶片的方法
US8343873B2 (en) Method for producing a semiconductor wafer
JP2010109370A (ja) 半導体ウェーハの両面をポリッシングする方法
WO2015059868A1 (ja) 半導体ウェーハの製造方法
TWI427690B (zh) 雙面化學研磨半導體晶圓的方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP6231334B2 (ja) 薄板基板の研削加工方法およびそれに用いる研削加工装置
JP2009135180A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140205

Termination date: 20190329