KR20110110019A - 반도체 웨이퍼의 양면 연마 방법 - Google Patents

반도체 웨이퍼의 양면 연마 방법 Download PDF

Info

Publication number
KR20110110019A
KR20110110019A KR1020110028882A KR20110028882A KR20110110019A KR 20110110019 A KR20110110019 A KR 20110110019A KR 1020110028882 A KR1020110028882 A KR 1020110028882A KR 20110028882 A KR20110028882 A KR 20110028882A KR 20110110019 A KR20110110019 A KR 20110110019A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
abrasive
pad
polishing pad
Prior art date
Application number
KR1020110028882A
Other languages
English (en)
Other versions
KR101229707B1 (ko
Inventor
위르겐 슈반더
토마스 부슈하르트
롤란드 코퍼트
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20110110019A publication Critical patent/KR20110110019A/ko
Application granted granted Critical
Publication of KR101229707B1 publication Critical patent/KR101229707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

반도체 웨이퍼의 양면 연마를 위한 방법에 있어서, 제1 연마 패드로 덮인 상부 연마 플레이트와 제2 연마 패드로 덮인 하부 연마 플레이트 사이에 캐리어의 컷아웃에 위치된 반도체 웨이퍼의 동시 양면 연마를 포함하고, 캐리어에 위치된 반도체 웨이퍼는 연마 동안 상부 및 하부 연마 플레이트에 의해 형성된 작업 간격으로부터 자신의 영역의 일부가 일시적으로 돌출되며, 둘 다의 연마 패드는 정사각형 세그먼트들의 체크무늬 배열이 연마 패드 상에 형성되도록 0.5 내지 2 mm의 깊이와 폭을 갖는 채널들의 규칙적인 배열을 가지며, 상부 연마 플레이트 상에 위치된 제1 연마 패드는 20 mm x 20 mm보다 큰 세그먼트들을 갖고, 하부 연마 플레이트 상에 위치된 제2 연마 패드는 20 mm x 20 mm 이하의 세그먼트들을 가지며, 둘 다의 연마 패드는 세그먼트들 상에 0.1 내지 1.0 ㎛의 평균 크기를 갖는, 실리콘, 알루미늄 및 세륨으로 구성된 그룹으로부터 선택된 원소의 산화물의 연마재를 포함하고, 연마 프로세스 동안 연마제 용액이 공급되고, 연마제 용액의 pH 값은 11 내지 13.5의 범위에서 알칼리성 성분의 대응하는 공급에 의해 변할 수 있으며, 제1 단계에서 11-12.5의 pH를 갖는 연마제 용액이 공급되고 제2 단계에서 13 이상의 pH를 갖는 연마제 용액이 공급되는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법이 제공된다.

Description

반도체 웨이퍼의 양면 연마 방법{METHOD FOR THE DOUBLE-SIDE POLISHING OF A SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼의 양면 연마(DSP; double-side polishing)를 위한 방법에 관한 것이다.
단결정으로부터 슬라이싱된 반도체 웨이퍼에 대한 그라인딩, 세정 및 에칭 단계 후에, 종래 기술에 따르면, 반도체 웨이퍼의 표면은 연마(polishing)에 의해 평탄화된다.
단면 연마(또는 약자로 SSP(single-side polishing))의 경우에, 반도체 웨이퍼는, 진공에 의해 또는 접착에 의해, 시멘트를 사용한 지지체 플레이트 상에 후면에 대한 처리 동안 고정되고, 다른 면에 대해 연마가 가해진다.
양면 연마(DSP)의 경우에, 반도체 웨이퍼가 얇은 캐리어 안으로 느슨하게 도입되고, 연마 패드로 각각 덮인 상부 및 하부 연마 플레이트 사이에서 "자유로이 부유하는(floating freely)" 방식으로 정면과 후면에 대해 동시에 연마된다. 이 연마 방법은 보통 일반적으로 실리카 졸에 기초하여 연마제 슬러리의 공급과 함께 실시된다. DSP의 경우에는, 반도체 웨이퍼의 정면과 후면이 동시에 연마된다.
적합한 양면 연마 기계가 DE 100 07 390 A1에 개시되어 있다.
종래 기술은 마찬가지로 소위 고정 결합된 연마재를 사용한 연마("고정 연마재 연마(FAP; Fixed Abrasive Polishing)")에 대해 개시하며, 여기에서 반도체 웨이퍼는, DSP 또는 CMP 연마 패드와는 달리, 연마 패드에 결합되어 있는 연마재 재료를 함유하는 연마 패드("고정 연마재" 또는 FA 패드)에 대해 연마된다. DSP의 경우에서와 같이 연마제 슬러리의 첨가가 이론적으로 FAP의 경우에 디스펜싱될 수 있다.
독일 특허 출원 DE 102 007 035 266 A1은 예를 들어 실리콘 재료로 구성된 기판을 연마하는 방법에 대해 기재하며, FA 패드를 사용한 2번의 연마 단계를 포함하는데, 한 번의 연마 단계에서는 고체 재료로서 결합되지 않은(non-bonded) 연마재 재료를 함유하는 연마제 슬러리가 기판과 연마 패드 사이에 도입되고, 두 번째 연마 단계에서는 연마제 슬러리가 고체 재료가 없는 연마제 용액으로 교체된다는 점에서, 상이하다.
DSP 또는 FAP에 이어서, 반도체 웨이퍼의 정면은 일반적으로 헤이즈프리(haze-free) 방식으로 연마된다. 이는 알칼리성 연마 졸의 도움으로 보다 연성의(softer) 연마 패드를 사용하여 실시된다. 이 단계는 참고문헌에서 종종 CMP 연마로 불린다. CMP 방법은 예를 들어 US 2002-0077039 그리고 또한 US 2008-0305722에 개시되어 있다.
DSP의 경우, 반도체 웨이퍼는 보통 반도체 웨이퍼보다 더 얇은 캐리어에 위치된다. DE 199 05 737 A1은 반도체 웨이퍼의 초기 두께가 캐리어 두께보다 20 내지 200 ㎛ 더 큰 양면 연마 방법을 청구한다. 이는 "오버행(overhang)"을 이용해 반도체 웨이퍼를 연마하는 것을 칭한다. 양면 연마 중의 캐리어는 일반적으로 400 내지 1200 ㎛의 두께를 갖는다.
보통, 하부 연마 플레이트 상에 위치된 연마 패드는 연마될 반도체 웨이퍼의 정면과 접촉하며, 반도체 웨이퍼의 후면은 상부 연마 플레이트 상에 위치된 연마 패드와 접한다.
DE 100 04 578 C1은 상부 및 하부 연마 플레이트에 대하여 상이한 연마 패드를 사용하는 것을 제안한다. 상부 연마 플레이트에 붙어 있는 연마 패드는 채널들의 망으로 가득 차 있으며, 하부 연마 플레이트에 붙어 있는 연마 패드는 이러한 텍스쳐링(texturing)이 없으며 평탄한 표면을 갖는다.
상부 연마 패드의 텍스쳐링의 결과로서, 사용되는 연마제의 개선된 분포가 달성된다. 연마제의 공급은 보통 상부에서 하부를 향하여 실시된다. 따라서 연마제는 상부 연마 패드의 채널들을 통하여 그리고 그 다음 상부 연마 패드로부터 캐리어의 컷아웃 또는 개구를 통해 하부 연마 패드로 또는 반도체 웨이퍼의 정면으로 흐른다.
또한, 상부 연마 패드의 채널들은 반도체 웨이퍼의 후면이 상부 연마 패드에 붙는 것을 막는다. DE 100 04 578 C1에 따르면, 상부 연마 패드는 5 mm x 5 mm 내지 50 mm x 50 mm의 세그먼트 크기와 0.5 내지 2 mm의 채널 폭 및 깊이를 갖는 채널들의 규칙적인 체크무늬 배열을 포함한다. 이 배열을 이용하여, 바람직하게 0.1 내지 0.3 bar의 연마 압력 하에 연마가 실시된다.
그러나, DE 100 04 578 C1에 따른 절차는 대향 면들(후면 및 정면)에서 반도체 웨이퍼의 외측 에지에서의 비대칭적인 연마 제거를 일으킨다.
후면에보다 반도체 웨이퍼의 정면에서 소위 에지 롤오프(edge roll-off)(두께에 관련한 에지 감소)가 보다 두드러지게 일어난다는 것이 밝혀졌다.
본 발명의 목적은 DSP의 경우 반도체 웨이퍼의 에지 영역에서의 비대칭적인 연마 제거를 피하는 것이다.
본 발명의 목적은, 반도체 웨이퍼의 양면 연마를 위한 방법에 있어서, 제1 연마 패드로 덮인 상부 연마 플레이트와 제2 연마 패드로 덮인 하부 연마 플레이트 사이에 캐리어의 컷아웃에 위치된 반도체 웨이퍼의 동시 양면 연마를 포함하고, 캐리어에 위치된 반도체 웨이퍼는 연마 동안 상부 및 하부 연마 플레이트에 의해 형성된 작업 간격(working gap)으로부터 자신의 영역의 일부가 일시적으로 돌출되며, 둘 다의 연마 패드는 정사각형 세그먼트들의 체크무늬 배열이 연마 패드 상에 형성되도록 0.5 내지 2 mm의 깊이와 폭을 갖는 채널들의 규칙적인 배열을 가지며, 상부 연마 플레이트 상에 위치된 제1 연마 패드는 20 mm x 20 mm보다 큰 세그먼트들을 갖고, 하부 연마 플레이트 상에 위치된 제2 연마 패드는 20 mm x 20 mm 이하의 세그먼트들을 가지며, 둘 다의 연마 패드는 세그먼트들 상에 0.1 내지 1.0 ㎛의 평균 크기를 갖는, 실리콘, 알루미늄 및 세륨으로 구성된 그룹으로부터 선택된 원소의 산화물의 연마재를 포함하고, 연마 프로세스 동안 고체 재료가 없는 연마제 용액이 공급되고, 연마제 용액의 pH 값은 11 내지 13.5의 범위에서 알칼리성 성분의 대응하는 공급에 의해 변할 수 있으며, 제1 단계에서 11-12.5의 pH를 갖는 연마제 용액이 공급되고 제2 단계에서 13 이상의 pH를 갖는 연마제 용액이 공급되는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법에 의해 달성된다.
본 방법의 바람직한 실시예들이 종속 청구항에서 청구된다.
본 발명은 실리콘, 알루미늄 및 세륨으로 구성된 그룹으로부터 선택된 원소의 산화물의 고정 결합된 연마재를 함유하는 특별히 준비된 연마 패드에 의한 양면 연마를 제공한다.
연마 패드는 웨이퍼 익스커션(excursion)이 상부와 하부에서 실현될 수 있는 크기로 컷팅된다. 웨이퍼 익스커션은, 웨이퍼가 연마 중에 상부 및 하부 연마 플레이트에 의해 형성된 작업 간격으로부터 자신의 영역의 일부가 일시적으로 돌출하는 것을 의미한다.
상부 및 하부 연마 패드는 상이한 텍스쳐링을 갖는다. 상부 연마 플레이트 상에 위치된 패드는 20 mm x 20 mm 보다 더 큰 세그먼트들을 가지며, 하부 연마 플레이트 상에 위치된 패드는 20 mm x 20 mm 이하의 세그먼트들을 갖는다. 하부 연마 패드는 더 작은 홈 간격을 갖는다. 2개의 채널들 또는 홈들 사이의 간격은 정사각형 세그먼트의 측면 길이에 의해 주어진다.
바람직하게는, 주로 반도체 웨이퍼의 정면 상에서, 홈을 정의하는 "하드 에지(hard edge)"가, 상기 웨이퍼의 연마되어야 할 면으로 돌출되는 것을 막기 위하여, 홈 에지는 패드 상면을 향하여 라운딩되며(rounded), 다시 말해서 특정 라운딩 반경을 갖는다. 반도체 표면 상의 홈 에지의 이러한 임프레션(impression)은 나노토폴로지(nanotopology)에 대하여 중요한 영향을 미칠 수 있다.
세그먼트들은 연마 패드의 표면 상의 채널들이나 홈들의 규칙적인 배열에 의해 제공된다. 채널들은 예를 들어 밀링 또는 에칭과 같은 적합한 기계적 또는 화학적 방법에 의해 생성된다.
연마 프로세스의 제1 부분에서 공급되며 고체 재료가 없는 연마제 용액의 pH 값은 대응하여 제어되고 있는 알칼리성 성분의 첨가에 의해 변할 수 있다.
제거율은 가변 pH 값에 의해 제어된다.
목적은, 에지 영역에서의 불균일도(에지 롤오프) 없이, 웨지(wedge) 형상 차이 없이 가능한 평탄한 반도체 웨이퍼를 생성하는 것이다.
알칼리성 연마제 용액의 pH 값을 13 이상으로 증가시킴으로써 연마 프로세스를 중지하는 것이 본 발명에서 중요하다.
반도체 웨이퍼의 표면 거칠기는 이 중지 단계에서 감소된다. 이는 특히 장파(long-wave) 표면 거칠기와 관련된다.
서로 다른 구조화 외에는, 2개의 연마 패드는 동일한 재료 특유의 특성을 갖는다.
연마 패드는 바람직하게 열가소성 또는 열경화성 중합체를 포함한다.
재료에 대하여 다수의 물질들을 생각해볼 수 있으며, 예를 들어 폴리우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등을 생각해볼 수 있다.
연마 패드는 바람직하게 고체 미세다공성(microporous) 폴리우레탄을 포함한다.
또한 중합체로 함침된 발포(foamed) 플레이트 또는 펠트 또는 섬유 기판으로 구성된 연마 패드를 사용하는 것이 바람직하다.
둘 다의 연마 패드에 함유되어 있는 연마재는 세그먼트들 상에, 다시 말해 홈들이나 채널들 사이의 융기부(elevation) 상에 위치된다.
연마재는 바람직하게 실리콘의 산화물, 특히 SiO2이다.
양면 연마는 유성 운동학(planetary kinematics)에 의해 실시된다. 이는, 반도체 웨이퍼가 상부 및 하부 연마 플레이트 사이에서 연마되는 동안, 반도체 웨이퍼가 회전 장치에 의해 회전하도록 야기됨으로써 사이클로이드 경로(cycloidal trajectory)를 따라 움직이는 캐리어의 컷아웃에 자유로이 움직일 수 있는 방식으로 놓임을 의미한다.
본 발명은 반도체 웨이퍼의 정면 및 후면 상의 최적의 에지 기하학(에지 롤오프)을 획득하는 것을 가능하게 한다. 본 발명에 따른 방법에 의해 반도체 웨이퍼의 에지 영역에서 종래 기술에서 관찰되었던 비균일 연마 제거를 완전히 피할 수 있다는 것이 밝혀졌다.
본 발명에 따른 방법은 DSP의 종래 기술에서 사용된 실리카 졸을 없애는 것을 가능하게 한다.
반도체 웨이퍼의 정면과 후면은 동시에 연마된다.
종래의 DSP 연마 기계가 이 목적에 적합하며, 사용되는 연마 패드는 연마재를 함유하고, 상부 및 하부 연마 패드는 상이하게 구조화된다.
연마 단계 동안, 고체 재료가 없는 연마제 용액이 반도체 웨이퍼의 연마되어야 할 면들과 2개의 연마 패드 사이에 도입된다.
연마제 용액은 물을 포함하지만, 바람직하게는 반도체 산업에서 사용하는 순도 관행에 따른 탈이온화수(DIW)를 포함한다. 연마제 용액은 더욱 바람직하게는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), TMAH(tetramethylammonium hydroxide), 또는 이들의 임의의 원하는 혼합물과 같은 화합물을 함유한다.
탄산칼륨의 사용이 특히 바람직하다.
연마제 용액의 pH 값은 11 내지 대략 13.5의 범위에 있으며, 이 pH 값 범위 내에서 상술한 화합물의 대응하는 첨가에 의해 변한다.
예를 들어 연마제 용액에서 탄산칼륨과 같은 상술한 화합물의 비율은 바람직하게 0.01 중량% 내지 10 중량%이다.
11-12.5의 pH를 갖는 연마제 용액이 제1 단계에서 공급된다.
이 단계에서, 재료 제거는 반도체 웨이퍼의 양면에 대해 실시된다.
13 이상의 pH 값을 갖는 연마제 용액이 제2 단계에서 공급된다. 그에 의해 재료 제거가 중지된다.
바람직하게는, 11.5 이하의 pH 값을 갖는 연마제 용액이 제3 단계에서 공급된다. 이러한 단계는 연마제 슬러리의 공급을 이용한 바람직한 후속 연마를 준비하는 것을 돕는다.
구체적으로, 본 발명은 바람직하게 동일 연마 패드에 대해 반도체 웨이퍼의 동시 양면 연마를 더 포함하며, 이 경우에, 연마제 용액 대신에, 실리콘, 알루미늄 및 세륨으로 구성된 그룹으로부터 선택된 원소의 산화물의 연마재를 포함하는 연마제 슬러리가 공급되며, 제1 단계에서 15-30 nm의 연마재의 평균 크기를 갖는 연마제 슬러리가 사용되고, 제1 단계에서 사용된 연마제 슬러리의 평균 연마재 크기보다 더 큰, 바람직하게는 35-70 mm의 연마재의 평균 크기를 갖는 연마제 슬러리가 제2 단계에서 사용된다.
이 추가적인 연마는 먼저 FAP 연마에 의해 유도된 미세 손상을 감소시키는 것을 돕고, 두 번째로는 결함 및 스크래치를 최소화하고 단파 표면 거칠기를 감소시키는 것을 돕는다.
연마재를 함유하는 연마제 슬러리가 이 추가적인 동시 양면 연마 동안 공급된다.
연마재 재료 입자의 크기 분포는 바람직하게 그 속성이 모노모달(monomodal)이다.
연마재 재료는 기판 재료를 기계적으로 제거하는 재료, 바람직하게는 원소 알루미늄, 세륨 또는 실리콘의 산화물 중 하나 이상을 포함한다.
연마제 슬러리에서의 연마재 재료의 비율은 바람직하게 0.25 내지 20 중량%, 특히 바람직하게는 0.25 내지 1 중량%이다.
연마제 슬러리로서 콜로이달 분산 실리카의 사용이 특히 바람직하다.
예로써, H.C.Starck으로부터의 수용성 연마제 Levasil® 및 Fujimi로부터의 Glanzox 3900®이 채용될 수 있다. Levasil®은 H.C.Starck Gmbh에 허여된 Bayer AG, Leverkusen의 등록 상표이다.
Levasil®의 평균 입자 크기는 유형에 따라 5-75 nm이다. 따라서 Levasil®의 사용이 둘 다의 연마 단계에 적합한데, 15-30 nm의 입자 크기를 갖는 Levasil®이 제1 단계에서 사용되고, 35-70 nm의 입자 크기를 갖는 Levail®이 제2 단계에서 사용된다.
Glanzox 3900®은 Fujimi Incorporated(Japan)에 의한 농축물(concentrate)로서 제안되는 연마제 슬러리에 대한 제품명이다. 이 농축물의 베이스 용액은 10.5의 pH 값을 갖고, 콜로이달 SiO2의 대략 9 중량%를 함유한다.
연마제는 바람직하게 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), TMAH와 같은 첨가제를 함유한다.
그러나, 연마제 슬러리는 하나 이상의 부가적인 첨가제, 예를 들어 습윤제 및 계면 활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 작용하는 안정화제, 방부제, 살균제, 알코올 및 착화제를 더 함유할 수 있다.
바람직하게, 반드시 그러한 것은 아니지만, 어떤 다른 유형의 연마제 피드 또는 공급이 본 발명에 따른 방법에 사용된다. 하부 연마 플레이트에 상부 연마 플레이트와는 독립적으로 새로운(fresh) 연마제가 공급된다. 이 목적을 위해, 하부 연마 플레이트는 마찬가지로 연마제 피드스루(feedthrough) 그리고 또한 별도의 연마제 수송 시스템을 제공한다.
Peter Wolters, Rendsburg(Germany)로부터의 연마 기계 AC2000가 특히 본 발명에 따른 방법을 수행하는데 적합하다.
상기 연마 기계는 캐리어를 구동하기 위하여 외부 및 내부 링의 핀 인터로킹을 구비한다. 장치는 하나 이상의 캐리어에 대하여 설계될 수 있다. 더 높은 처리량 때문에, 예를 들어 DE 100 07 390 A1에 기재되어 있는 바와 같은 복수의 캐리어에 대한 장치가 바람직하며, 여기에서 캐리어가 장치의 중심을 둘러싼 유성 경로를 따라 움직인다. 장치는 하부 및 상부 연마 플레이트를 포함하며, 이들은 수평 방향으로 자유롭게 회전 가능하고 연마 패드로 덮여 있다. 연마 동안, 반도체 웨이퍼는 캐리어의 컷아웃에 그리고 연마제(슬러리 또는 용액)가 연속적으로 공급되면서 그들에 특정 연마 압력을 가하며 회전하는 2개의 연마 플레이트 사이에 위치되어 있다. 이 경우에, 캐리어도 움직이도록 설정되며, 바람직하게 캐리어의 원주 상의 톱니에 체결되어 있는 회전하는 핀 링에 의해 움직이도록 설정된다.
통상의 캐리어는 3개의 반도체 웨이퍼를 수용하기 위한 컷아웃을 포함한다. 컷아웃의 원주 상에는, 특히 캐리어 바디로부터 해제되는 금속에 대항하는 것을 비롯해 반도체 웨이퍼의 균열에 민감한(fracture-sensitive) 에지를 보호하기 위한 인레이(inlay) 또는 소위 캐리어 몰딩이 위치되어 있다.
캐리어 바디는 예를 들어, 금속, 세라믹, 플라스틱, 섬유 강화 플라스틱, 또는 플라스틱이나 다이아몬드형 탄소층(DLC 층)으로 코팅된 금속을 포함할 수 있다. 그러나, 스틸이 바람직하며, 스테인리스 크롬 스틸이 특히 바람직하다.
컷아웃은 바람직하게는, 적어도 200 mm, 바람직하게 300 mm, 특히 바람직하게는 450 mm의 직경, 그리고 500 내지 1000 ㎛의 두께를 갖는 홀수의 반도체 웨이퍼를 수용하도록 설계된다.
본 발명에 따라, 반도체 웨이퍼의 양면 연마 방법을 제공할 수 있다.
본 발명은 도면을 참조하여 아래에 설명된다.
도 1은 본 발명에 따른 방법을 수행하기 위한 구성을 개략적으로 도시한다.
도 2는 웨이퍼 익스커션의 실시예들을 도시한다.
도 1은 내부 치형 링(31) 및 외부 치형 링(32)에 의해 움직여지는, 캐리어(61 및 62)의 컷아웃에 있는 반도체 웨이퍼(4)를 개략적으로 도시한다. 연마 패드(11)는 하부 연마 플레이트(21) 상에 위치된다. 연마 패드(12)는 상부 연마 플레이트(22) 상에 위치된다. 연마 플레이트(22)는 캐리어(61 및 62), 반도체 웨이퍼(4), 및 연마 패드(11)를 구비한 하부 연마 플레이트(21)에 대항하는 연마/접촉 압력(7)의 방향으로 연마 패드(12)로 가압된다. 반도체 웨이퍼(41)는 연마 패드(11 및 12)의 경계를 넘어 돌출된다(익스커션(5)).
도 2는 익스커션의 실시예들을 도시한다.
2A는 내부 치형 링(31)과 외부 치형 링(32) 사이에 하부 연마 패드(11)와 상부 연마 패드(12)와 함께 캐리어(63)에 있는 반도체 웨이퍼(42)를 도시한다. 반도체 웨이퍼(42)는 상부 연마 패드(12)를 넘어 돌출된다(익스커션(51)).
2B는 내부 치형 링(31)과 외부 치형 링(32) 사이에 하부 연마 패드(11) 및 상부 연마 패드(12)와 함께 캐리어(63)에 있는 반도체 웨이퍼(42)를 도시한다. 반도체 웨이퍼(42)는 하부 연마 패드(11)를 넘어 돌출된다(익스커션(52)).
2C는 내부 치형 링(31)과 외부 치형 링(32) 사이에 하부 연마 패드(11) 및 상부 연마 패드(12)와 함께 캐리어(63)에 있는 반도체 웨이퍼(42)를 도시한다. 반도체 웨이퍼(42)는 상부 연마 패드(12)를 넘어 그리고 하부 연마 패드(11)를 넘어 돌출된다(익스커션(53)).
2D는 내부 치형 링(31)과 외부 치형 링(32) 사이에 하부 연마 패드(11) 및 상부 연마 패드(12)와 함께 캐리어(63)에 있는 반도체 웨이퍼(42)를 도시한다. 반도체 웨이퍼(42)는 상부 연마 패드(12)를 넘어 그리고 하부 연마 패드(11)를 넘어 돌출된다. 익스커션(54)은 상부 연마 패드(12)에 대하여 더 두드러진다.
2E는 내부 치형 링(31)과 외부 치형 링(32) 사이에 하부 연마 패드(11) 및 상부 연마 패드(12)와 함께 캐리어(63)에 있는 반도체 웨이퍼(42)를 도시한다. 반도체 웨이퍼(42)는 상부 연마 패드(12)를 넘어 그리고 하부 연마 패드(11)를 넘어 돌출된다. 익스커션(55)은 하부 연마 패드(11)에 대하여 더 두드러진다.
본 발명에 따른 양면 연마가 반도체 웨이퍼를 생성하기 위한 제조 순서로 바람직하게 어떻게 통합될 수 있는지의 설명이 아래에 주어진다.
먼저, 반도체 웨이퍼는 CZ 또는 FZ에 의해 성장된 반도체 재료로 구성된 단결정으로부터 슬라이싱된다. 반도체 웨이퍼는 바람직하게 와이어 쏘를 사용하여 슬라이싱된다. 와이어 쏘에 의한 반도체 웨이퍼의 슬라이싱은 예를 들어 US 4655191, EP 522 542 A1, DE 39 42 671 A1 또는 EP 433 956 A1로부터 공지된 방식으로 실시된다.
반도체 재료로 구성되어진 성장된 단결정은 바람직하게 실리콘으로 구성된 단결정이다. 반도체 웨이퍼는 바람직하게 단결정질 실리콘 웨이퍼이다.
본 발명에 따른 연마가 적용되기 전에, 바람직하게 다음의 절차가 채용된다.
먼저, 반도체 웨이퍼는 CZ 또는 FZ에 의해 성장되어진 반도체 재료로 구성된 단결정으로부터 슬라이싱된다.
반도체 웨이퍼는 바람직하게 와이어 쏘를 사용하여 슬라이싱된다. 와이어 쏘에 의한 반도체 웨이퍼의 슬라이싱은 예를 들어 US 4655191, EP 522 542 A1, DE 39 42 671 A1 또는 EP 433 956 A1로부터 공지된 방식으로 실시된다.
반도체 재료로 구성되어진 성장된 단결정은 바람직하게 실리콘으로 구성된 단결정이다. 반도체 웨이퍼는 바람직하게 단결정질 실리콘 웨이퍼이다.
반도체 웨이퍼의 에지 그리고 또한 2개 표면들을 처리하기 위한 프로세스가 순차적으로 일어난다.
반도체 웨이퍼의 에지는 바람직하게 조립(coarse) 연마재를 사용하여 라운딩된다.
이 목적을 위해, 반도체 웨이퍼는 회전 테이블 상에 고정되며, 프로세싱 툴의 마찬가지의 회전하는 작업 표면에 대하여 그의 에지가 넘겨진다. 이 경우에 사용된 프로세싱 툴은, 스핀들에 고정되어 있으며 반도체 웨이퍼의 에지를 처리하기 위한 작업 표면으로서의 역할을 하는 원주 표면을 갖는 디스크로서 구현될 수 있다.
이 목적에 적합한 장치는 예를 들어 DE 195 35 616 A1에 개시되어 있다.
바람직하게, 반도체 웨이퍼는 웨이퍼의 정면과 웨이퍼의 후면 상에 동일 유형의 면(facet)을 갖추며 웨이퍼의 중심면에 대하여 대칭인 프로파일을 구비하거나, 아니면 정면과 후면 상의 상이한 면 폭(facet width)을 갖는 비대칭적인 에지 프로파일을 구비한다. 이 경우에, 반도체 웨이퍼의 에지는 타겟 프로파일과 기하학적으로 유사한 프로파일을 획득한다.
사용되는 그라인딩 디스크는 바람직하게 홈이 있는 프로파일을 갖는다. 바람직한 그라인딩 디스크는 DE 102 006 048 218 A1에 개시되어 있다.
작업 표면은 또한 연마포의 형태로 또는 연마 벨트로서 구현될 수 있다.
재료 제거 그레인, 바람직하게 다이아몬드가 프로세싱 툴의 작업 표면에 고정 정착될 수 있다.
사용되는 그레인은 바람직하게 조립 입상(coarse granulation)을 갖는다. JIS R 6001:1998에 따르면, 입상(메시)은 #240-#800이다. 평균 그레인 크기는 20-60 ㎛, 바람직하게 25-40 ㎛, 특히 바람직하게는 25-30 ㎛ 또는 30-40 ㎛이다.
에지 라운딩 다음에는 바람직하게, 조립 연마재를 사용하여 단결정으로부터 슬라이싱된 반도체 웨이퍼의 양면 재료 제거 프로세싱이 이어진다.
예를 들어 PPG(Planetary Pad Grinding)가 이 목적에 적합하다.
PPG는 복수의 반도체 웨이퍼의 동시 양면 그라인딩을 위한 방법이며, 각각의 반도체 웨이퍼는 회전 장치에 의해 회전하도록 야기됨으로써 콜로이달 경로를 따라 움직이는 복수의 캐리어 중 하나의 컷아웃에 자유로이 움직일 수 있는 방식으로 놓이며, 반도체 웨이퍼는 2개의 회전하는 작업 디스크 사이에서 재료 제거 방식으로 처리되고, 각각의 작업 디스크는 결합된 연마재를 함유하는 작업층을 포함한다. DSP와 같은 유성 운동학에 따른 방법이 수반된다.
6 이상의 모스 경도를 갖는 경성 재료가 작업층에 결합된 연마재로서 바람직하다. 적합한 연마재 재료는 바람직하게 다이아몬드, 탄화규소(SiC), 이산화세륨(CeO2), 커런덤(산화알루미늄, Al2O3), 이산화지르코늄(ZrO2), 질화붕소(BN; 큐빅 질화붕소, CBN)이며, 더욱이 이산화규소(SiO2), 탄화붕소(B4C)에서 탄산바륨(BaCO3), 탄산칼슘(CaCO3) 또는 탄산마그네슘(MgCO3)과 같은 상당히 보다 연성인 재료까지 포함한다. 하지만, 다이아몬드, 탄화규소(SiC) 및 산화알루미늄(Al2O3; 커런덤)이 특히 바람직하다.
연마재의 평균 그레인 크기는 5-20 ㎛, 바람직하게는 5-15 ㎛ 및 특히 바람직하게는 5-10 ㎛이다.
연마재 입자는 바람직하게 작업층의 결합 기지에 개별적으로 또는 클러스터로서 결합된다. 클러스터 결합의 경우에, 바람직한 것으로서 지정되어지는 그레인 직경은 클러스터 구성물의 주요 입자 크기와 관련된다.
바람직하게, 그 후에 반도체 웨이퍼의 두 번째 PPG 그라인딩이 실시되며, 전보다 더 미세한 입상을 갖는 연마포가 사용된다.
연마재의 평균 그레인 크기는 이 경우에 0.5-10 ㎛, 바람직하게 0.5-7 ㎛, 특히 바람직하게 0.5-4 ㎛ 그리고 특히 바람직하게는 0.5-2 ㎛이다.
이 다음에는 더 미세한 연마재를 사용한 제2 에지 라운딩이 이어질 수 있다.
따라서 더 미세한 입상을 갖는 그라인딩 툴이 제2 에지 라운딩 동안 사용된다.
이 목적을 위해, 반도체 웨이퍼는 다시 한 번 회전 테이블 상에 고정되며 프로세싱 툴의 마찬가지의 회전하는 작업 표면에 대하여 그의 에지가 넘겨진다. 이 경우에 사용되는 프로세싱 툴은, 스핀들에 고정되며 반도체 웨이퍼의 에지를 처리하기 위한 작업 표면으로서의 역할을 하는 원주 표면을 갖는 디스크로서 구현될 수 있다.
작업 표면은 또한 연마 벨트로서 또는 연마포의 형태로 구현될 수 있다.
재료 제거 그레인, 바람직하게 다이아몬드는 프로세싱 툴의 작업 표면으로 고정 정착될 수 있다.
사용되는 그레인은 미세 입상을 갖는다. JIS R6001:1998에 따르면, 입상은 #800보다 더 미세해야 하며, 바람직하게는 #800-#8000이다. 평균 그레인 크기는 0.5-20 ㎛, 바람직하게는 0.5-15 ㎛, 특히 바람직하게 0.5-10 ㎛, 그리고 특히 바람직하게는 0.5-5 ㎛이다.
부가의 단계에서, 반도체 웨이퍼의 양면은 반도체 웨이퍼의 면당 1 ㎛이하의 재료 제거와 함께 에칭 매체로 처리될 수 있다.
반도체 웨이퍼의 면당 최소한의 재료 제거는 바람직하게 1 단층(monolayer)이며, 즉 대략 0.1 nm이다.
반도체 웨이퍼에는 바람직하게 산성 매체를 이용한 습식 화학 처리가 가해진다.
적합한 산성 매체는 플루오르화 수소산, 질산 또는 아세트산의 수용액을 포함한다.
기재한 세정 및 에칭 방법은 바람직하게는 단일 웨이퍼 처리로서 실시된다.
본 발명에 따른 방법에 따른 양면 연마가 그 위에 실시된다.
반도체 웨이퍼의 정면과 후면은 동시에 연마된다.
종래의 DSP 연마 기계가 이 목적에 적합하며, 사용되는 연마 패드는 본 발명에 따라 구성된다. 본 발명에 따른 양면 연마 후에, 반도체 웨이퍼의 에지가 바람직하게 연마된다.
상업적으로 입수 가능한 자동 에지 연마 유닛이 이 목적에 적합하다.
US 5,989,105는 에지 연마를 위한 이러한 장치를 개시하고 있는데, 연마 드럼은 알루미늄 합금으로 구성되고, 그에 적용되는 연마 패드를 갖는다.
반도체 웨이퍼는 보통 평평한 웨이퍼 홀더, 소위 척에 고정된다. 반도체 웨이퍼의 에지는 연마 드럼이 자유로이 액세스할 수 있도록 척을 넘어 돌출된다. 연마 패드가 적용되어 있고 척에 대하여 특정 각도로 경사져 있는 중심 회전(centrally rotating) 연마 드럼과, 반도체 웨이퍼를 구비한 척이 서로에 대해 넘겨지며 특정 접촉 압력으로 서로에 가압되면서, 연마제가 연속적으로 공급된다.
에지 연마 동안, 반도체 웨이퍼가 그 위에 고정되어 있는 척은 중심 회전된다.
바람직하게, 척의 한 번의 회전(revolution)은 20-300 s, 특히 바람직하게는 50-150 s(회전 시간) 지속된다.
연마 패드로 덮이며 바람직하게 300-1500 min-1, 특히 바람직하게는 500-1000 min-1의 회전 속도로 중심 회전되는 연마 드럼과, 척이 서로에 대해 넘겨지며, 연마 드럼은 반도체 웨이퍼에 대하여 설정 각도로 비스듬히 설정되고, 반도체 웨이퍼는 척을 다소 넘어 돌출됨으로써 연마 드럼이 액세스할 수 있는 방식으로 척 상에 고정되어 있다.
설정 각도는 바람직하게 30-50°이다.
반도체 웨이퍼와 연마 드럼은 특정 접촉 압력으로 그리고 바람직하게는 0.1-1 liter/min, 특히 바람직하게는 0.15-0.40 liter/min의 연마제 유동 속도로 연마제가 연속적으로 공급되면서 가압되며, 접촉 압력은 롤에 딸린 중량에 의해 설정될 수 있으며, 바람직하게는 1-5 kg, 특히 바람직하게는 2-4 kg이다.
연마 드럼과 반도체 웨이퍼는 바람직하게는, 반도체 웨이퍼를 고정하는 척 또는 반도체 웨이퍼의 2-20 번의 회전 후에, 특히 바람직하게는 2-8 번의 회전 후에 서로 떨어지도록 움직인다.
에지 연마 동안 사용되는 연마 패드는 그에 적용된 고정 결합된 연마재를 가질 수 있다(FAP 연마 패드). 이 경우에, 연마는 고체 재료를 함유하지 않는 연마제 용액의 연속적인 공급과 함께 실시된다.
연마재 재료는 기판 재료를 기계적으로 제거하는 재료, 바람직하게는 원소 알루미늄, 세륨, 또는 실리콘의 산화물 중 하나 이상으로 구성된다.
에지 거칠기 및 에지 결함 비율의 감소를 실현하기 위하여, 부드럽게 제거하는 실리카 졸(예를 들어, Glanzox)을 사용하는 짧은 연마 단계가 동일 FAP 연마 패드 상에서 추가적으로 이어질 수 있다.
마지막으로, 바람직하게는 반도체 웨이퍼의 적어도 정면의 화학 기계 연마(CMP)가 실시된다.
바람직하게는, 이 단계에서 반도체 웨이퍼의 양면이 CMP에 의해 연마된다. 종래의 DSP 연마 기계가 이 목적에 적합하지만, 이 기계에서 종래의 DSP 제거 연마 패드 대신에 보다 연성의 CMP 연마 패드가 사용된다.
11: 하부 연마 플레이트 상의 연마 패드
12: 상부 연마 플레이트 상의 연마 패드
21: 하부 연마 플레이트
22: 상부 연마 플레이트
31: 내부 치형 링
32: 외부 치형 링
4: 반도체 웨이퍼(들)
5: 익스커션
6: 캐리어(들)
7: 연마/접촉 압력

Claims (6)

  1. 반도체 웨이퍼의 양면 연마를 위한 방법에 있어서,
    제1 연마 패드로 덮인 상부 연마 플레이트와 제2 연마 패드로 덮인 하부 연마 플레이트 사이에 캐리어의 컷아웃에 위치된 반도체 웨이퍼의 동시 양면 연마를 포함하고,
    상기 캐리어에 위치된 반도체 웨이퍼는 연마 동안 상부 및 하부 연마 플레이트에 의해 형성된 작업 간격으로부터 자신의 영역의 일부가 일시적으로 돌출되며, 둘 다의 연마 패드는 정사각형 세그먼트들의 체크무늬 배열이 연마 패드 상에 형성되도록 0.5 내지 2 mm의 깊이와 폭을 갖는 채널들의 규칙적인 배열을 가지며, 상기 상부 연마 플레이트 상에 위치된 제1 연마 패드는 20 mm x 20 mm보다 큰 세그먼트들을 갖고, 상기 하부 연마 플레이트 상에 위치된 제2 연마 패드는 20 mm x 20 mm 이하의 세그먼트들을 가지며, 둘 다의 연마 패드는 상기 세그먼트들 상에 0.1 내지 1.0 ㎛의 평균 크기를 갖는, 실리콘, 알루미늄 및 세륨으로 구성된 그룹으로부터 선택된 원소의 산화물의 연마재를 포함하고, 상기 연마 프로세스 동안 연마제 용액이 공급되고, 상기 연마제 용액의 pH 값은 11 내지 13.5의 범위에서 알칼리성 성분의 대응하는 공급에 의해 변할 수 있으며, 제1 단계에서 11-12.5의 pH를 갖는 연마제 용액이 공급되고 제2 단계에서 13 이상의 pH를 갖는 연마제 용액이 공급되는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법.
  2. 청구항 1에 있어서, 제3 단계에서 11.5 이하의 pH를 갖는 연마제 용액이 공급되는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 동일 연마 패드에 대한 반도체 웨이퍼의 동시 양면 연마를 더 포함하고, 이 경우에, 연마제 용액 대신에, 실리콘, 알루미늄 및 세륨으로 구성된 그룹으로부터 선택된 원소의 산화물의 연마재를 포함하는 연마제 슬러리가 공급되며, 제1 단계에서 15-30 nm의 평균 입자 크기를 갖는 연마제 슬러리가 사용되고, 제2 단계에서 35-70 nm의 평균 입자 크기를 갖는 연마제 슬러리가 사용되는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 연마제 용액 또는 상기 연마제 슬러리는 상기 상부 연마 플레이트와 상기 하부 연마 플레이트에 대해 서로 독립적으로 공급되는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법.
  5. 청구항 1 또는 청구항 2에 있어서, 상기 반도체 웨이퍼의 초기 두께는 상기 캐리어의 두께보다 더 큰 것인, 반도체 웨이퍼의 양면 연마를 위한 방법.
  6. 청구항 1 또는 청구항 2에 있어서, 둘 다의 연마 패드의 경우에, 상기 채널들은 패드 상면으로의 전환에서 라운딩된 에지를 포함하는 것인, 반도체 웨이퍼의 양면 연마를 위한 방법.
KR1020110028882A 2010-03-31 2011-03-30 반도체 웨이퍼의 양면 연마 방법 KR101229707B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010013520.8 2010-03-31
DE102010013520A DE102010013520B4 (de) 2010-03-31 2010-03-31 Verfahren zur beidseitigen Politur einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20110110019A true KR20110110019A (ko) 2011-10-06
KR101229707B1 KR101229707B1 (ko) 2013-02-07

Family

ID=44650009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110028882A KR101229707B1 (ko) 2010-03-31 2011-03-30 반도체 웨이퍼의 양면 연마 방법

Country Status (7)

Country Link
US (1) US8721390B2 (ko)
JP (1) JP5331844B2 (ko)
KR (1) KR101229707B1 (ko)
CN (1) CN102205520B (ko)
DE (1) DE102010013520B4 (ko)
SG (1) SG174718A1 (ko)
TW (1) TWI464796B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
TWI460780B (zh) * 2011-11-16 2014-11-11 Powertech Technology Inc 研磨切割晶圓的方法及其生產線機台
CN104813448A (zh) * 2012-09-28 2015-07-29 圣戈本陶瓷及塑料股份有限公司 改进的微研磨工艺
CN105164793B (zh) * 2013-03-15 2018-01-02 应用材料公司 对于利用用于化学机械抛光的晶片及晶片边缘/斜角清洁模块的盘/垫清洁的设计
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
CN103624665B (zh) * 2013-11-26 2018-05-01 浙江汇锋塑胶科技有限公司 一种蓝宝石触摸面板的两面抛光方法
KR101572103B1 (ko) * 2014-09-11 2015-12-04 주식회사 엘지실트론 웨이퍼 연마 장치
WO2016142237A1 (en) * 2015-03-11 2016-09-15 Nv Bekaert Sa Carrier for temporary bonded wafers
CN109176242B (zh) * 2018-09-07 2020-08-28 江西新德合汽配有限责任公司 一种发动机活塞环加工制造用打磨设备
JP7159861B2 (ja) * 2018-12-27 2022-10-25 株式会社Sumco 両頭研削方法
JP7530237B2 (ja) * 2020-08-17 2024-08-07 キオクシア株式会社 研磨装置および研磨方法
CN113334172B (zh) * 2021-07-06 2022-02-22 无锡市苏良精密机械有限公司 一种数控双面打磨机
CN114800222B (zh) * 2022-05-13 2023-09-26 中锗科技有限公司 一种锗晶片双面抛光的方法
CN115870875B (zh) * 2022-12-08 2024-04-12 西安奕斯伟材料科技股份有限公司 一种用于研磨硅片的研磨盘及研磨设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4655191A (en) 1985-03-08 1987-04-07 Motorola, Inc. Wire saw machine
DE3942671A1 (de) 1989-12-22 1991-06-27 Wacker Chemitronic Drahtsaege zum abtrennen von scheiben von stab- oder blockfoermigen werkstuecken und ihre verwendung
DE4123095A1 (de) 1991-07-12 1993-01-14 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von nahtlosen band- und drahtschlaufen, und deren verwendung als trennwerkzeuge in band- und drahtsaegen
JP3010572B2 (ja) 1994-09-29 2000-02-21 株式会社東京精密 ウェーハエッジの加工装置
JPH0911112A (ja) * 1995-06-30 1997-01-14 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨方法
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
ATE214418T1 (de) * 1997-04-17 2002-03-15 Merck Patent Gmbh Pufferlösungen für suspensionen, verwendbar zum chemisch-mechanischen polieren
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10018338C1 (de) * 2000-04-13 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
WO2001082354A1 (fr) * 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Procédé de fabrication d'une plaquette de semi-conducteur
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10122283A1 (de) * 2001-05-08 2002-08-01 Infineon Technologies Ag Chemisch-mechanisches Polierverfahren
TWI250572B (en) * 2002-06-03 2006-03-01 Jsr Corp Polishing pad and multi-layer polishing pad
JP2004071833A (ja) 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP4061249B2 (ja) 2003-07-30 2008-03-12 京セラ株式会社 研磨装置
JP2005305570A (ja) 2004-04-19 2005-11-04 Nitta Haas Inc 研磨パッド
JP4614851B2 (ja) 2005-09-21 2011-01-19 スピードファム株式会社 平面研磨装置
JP4853042B2 (ja) 2006-02-17 2012-01-11 株式会社Ｓｕｍｃｏ ウェーハおよびその製造方法
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
DE102006048218A1 (de) 2006-10-11 2008-04-17 Siltronic Ag Optimierung der Kantenprofile von Halbleiterscheiben
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
JP2009011112A (ja) 2007-06-29 2009-01-15 Rohm Co Ltd 過電流保護回路及びこれを用いた電子機器
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
CN101827686B (zh) * 2008-07-03 2013-07-17 旭硝子株式会社 研磨玻璃衬底的方法、制造玻璃衬底的方法和制造磁盘用玻璃衬底的方法
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe

Also Published As

Publication number Publication date
TWI464796B (zh) 2014-12-11
US20110244762A1 (en) 2011-10-06
KR101229707B1 (ko) 2013-02-07
JP5331844B2 (ja) 2013-10-30
US8721390B2 (en) 2014-05-13
CN102205520A (zh) 2011-10-05
SG174718A1 (en) 2011-10-28
CN102205520B (zh) 2014-02-05
JP2011216887A (ja) 2011-10-27
TW201140678A (en) 2011-11-16
DE102010013520A1 (de) 2011-10-06
DE102010013520B4 (de) 2013-02-07

Similar Documents

Publication Publication Date Title
KR101229707B1 (ko) 반도체 웨이퍼의 양면 연마 방법
JP5548583B2 (ja) 半導体ウェハを製造するための方法
JP5839783B2 (ja) 半導体ウェーハのエッジを研磨する方法
KR101152113B1 (ko) 반도체 웨이퍼 제조 방법
JP5458176B2 (ja) 半導体ウェハを製造するための方法
JP5127882B2 (ja) 半導体ウェハの両面研磨方法
KR101303552B1 (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법
JP5286381B2 (ja) 半導体ウエハの研磨方法
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee