KR20090050939A - 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법 - Google Patents

폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20090050939A
KR20090050939A KR1020080101577A KR20080101577A KR20090050939A KR 20090050939 A KR20090050939 A KR 20090050939A KR 1020080101577 A KR1020080101577 A KR 1020080101577A KR 20080101577 A KR20080101577 A KR 20080101577A KR 20090050939 A KR20090050939 A KR 20090050939A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
polished
edges
edge
Prior art date
Application number
KR1020080101577A
Other languages
English (en)
Inventor
클라우스 뢰트거
베르너 아이그너
마코토 타바타
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20090050939A publication Critical patent/KR20090050939A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

본 발명은, 반도체 웨이퍼의 적어도 한면을 폴리싱하는 단계 및 폴리싱된 반도체 웨이퍼의 에지를 폴리싱하는 단계를 포함하고, 상기 에지는 폴리싱제의 존재하에 고정 연마재를 함유한 폴리싱 천에 의해서 폴리싱되는 것인 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법에 관한 것이다.

Description

폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법{METHOD FOR PRODUCING A SEMICONDUCTOR WAFER WITH A POLISHED EDGE}
본 특허 출원은, 에지를 폴리싱하기 위해 고정 연마재를 함유한 폴리싱천을 이용하는 단계를 포함하는, 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법에 관한 것이다. 상기 폴리싱천에 의한 에지의 폴리싱은 이하에서 FA 폴리싱으로 간략하게 쓰여진다.
반도체 웨이퍼의 에지를 가공하는 것은 신중한 주의를 요구한다. 예정된 에지 형태를 갖는 매끈한 에지가 요구된다. 보통 에지 형태는 결정에 대해 슬라이싱된 반도체 웨이퍼의 거친 에지를 연삭함으로써 생산된다. 에지를 매끈하게 하고 연삭중에 남겨진 결정 격자 손상을 제거하기 위해서, 에지를 폴리싱하는 것이 필요하다. 이는 고정 연마재를 함유하지 않은 폴리싱천을 사용하여 행해질 수 있다. 이 경우, 폴리싱은 자유 연마재를 함유한 슬러리의 존재하에 행해진다. 이하에서 간략히 천 폴리싱으로서 언급되는 이러한 에지 폴리싱과 비교하면, FA 폴리싱은 슬러리의 비교적 복잡한 취급을 미연에 방지하고 더 많은 처리량을 가능하게 하는 이점이 있다. 이러한 이점은 폴리싱된 에지가 덜 매끈하다는 단점과 대립된다. US 6,514,423 B1은 에지의 거칠기를 감소시키기 위해서 FA 폴리싱 후에 에지를 에칭하는 단계를 제안한다.
이미 언급한바와 같이, 에지의 낮은 거칠기 외에도, 에지의 형태가 요건을 충족시키는 것을 보증하도록 주의를 기울여야 한다. 이에 관하여, 반도체 웨이퍼의 한면 또는 양면을 폴리싱하는 것이 에지의 형태를 불리하게 변경하는 것으로 성립될 수 있다. 또한, 이러한 문제점은, US 6,162,730에서 설명한 바와 같이, 예컨대 반도체 웨이퍼의 면들을 먼저 폴리싱한 후에만 에지의 천 폴리싱을 제공하는, 일련의 공정을 선택함으로써 해결될 수는 없다.
따라서, 본 발명의 목적은, 거칠기와 형태에 대하여 요건을 완전히 충족시키는 폴리싱된 에지를 구비한 반도체 웨이퍼를 제조하는 것이 가능한 방법을 제안하는 것이다.
상기 목적은 반도체 웨이퍼의 적어도 한면을 폴리싱하는 단계; 및 폴리싱된 반도체 웨이퍼의 에지를 폴리싱하는 단계를 포함하고, 상기 에지는 폴리싱제의 존재하에 고정 연마재를 함유한 폴리싱 천에 의해서 폴리싱되는 것인 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법에 의해 달성된다.
본 발명은 폴리싱된 반도체 웨이퍼의 에지 형태가 천 폴리싱에 의해서가 아니라 FA 폴리싱에 의해서 정정될 수 있다는 통찰을 이용한다.
상기 방법은, 에지가 이미 형상 가공 단계, 바람직하게는 연삭 단계를 경험했지만 아직 폴리싱되지는 않은, 반도체 웨이퍼에 적용된다. 상기 방법은 반도체 웨이퍼의 적어도 한면의 폴리싱으로 시작한다. 이는 단면 폴리싱 또는 양면 폴리싱을 포함한다. 동시에 실시되는 양면 폴리싱이 바람직하다. 양면 폴리싱에 적합한 장치는 예컨대 DE 100 07 390 A1에 기술되어 있다. 폴리싱하는 동안, 반도체 웨이퍼는 컷아웃 내에, 대신 제공된다면, 상부 폴리싱 플레이트와 하부 폴리싱 플레이트 사이에서 가이드 케이지로서 작용하는 캐리어 내에 있다. 적어도 하나의 폴리싱 플레이트 및 캐리어가 회전하고, 공급된 폴리싱제를 이용하여, 반도체 웨이퍼는, 폴리싱 천으로 덮인 폴리싱 플레이트에 대하여 회전 커브에 의해 예정된 경로로 움직인다. 폴리싱 플레이트가 반도체 웨이퍼를 압박하는 폴리싱 압력 및 폴리싱 시간은, 폴리싱에 의해 나타난 재료의 제거를 결정적으로 공동 결정하는 파라미터이다. 바람직하게는 반도체 웨이퍼의 적어도 한면을 폴리싱하는 것은, 제거 폴리싱으로서, 즉 폴리싱될 반도체 웨이퍼면으로부터 적어도 5 ㎛의 두께를 갖는 재료를 제거할 목적으로 수행된다.
본 발명에 따른 방법에 의하면, 거칠기와 형태에 대하여 요건을 완전히 충족시키는 폴리싱된 에지를 구비한 반도체 웨이퍼를 제조하는 것이 가능하다는 효과가 있다.
반도체 웨이퍼의 한면 또는 양면의 폴리싱에 기인하는 에지 형태의 변화는 에지의 FA 폴리싱에 의해 정정된다.
고정 연마재, 예컨대 실리콘 탄화물, 실리콘 이산화물 또는 다이아몬드의 입자를 함유한 폴리싱천이 FA 폴리싱 중에 사용된다. 일실시예에 따라, FA 폴리싱은 액체 폴리싱제의 존재하에, 예컨대 물의 존재하에 행해진다. 에지를 매끈하게 하기 위해서, 즉 에지의 거칠기를 줄이기 위해서, 이 경우 바람직하게는 4000 이상의 메쉬, 즉 5 ㎛ 이하의, 특히 바람직하게는 4 ㎛ 이하의 평균 입자 직경을 갖는 특히 미세한 연마재를 구비한 폴리싱천을 이용하였다. 폴리싱중에 점점 더 미세한 연마재를 이용하여 폴리싱이 행해지고 미세한 연마재로 완결되는, 다단계 FA 폴리싱이 또한 특히 바람직하다. 그러한 폴리싱 단계 순서 및 적합한 폴리싱 장치는, 예컨대 US 2006/0252355 A1에 기술되어 있다.
본 방법의 제2 실시예에 따라, FA 폴리싱은 자유 연마재를 함유한 슬러리, 예컨대 콜로이드성 실리콘 이산화물 또는 세륨 산화물의 존재하에 실시된다.
제3 실시예는, 먼저 액체 폴리싱제의 존재하에 FA 폴리싱을 실시하는 단계 및 자유 연마재를 함유한 슬러리, 예컨대 콜로이드성 실리콘 이산화물 또는 세륨 산화물의 존재하에 천 폴리싱하는 단계를 포함한다. 이 경우, 폴리싱 천에서 고정 연마재의 평균 입자 직경은 잇따른 천 폴리싱이 생략될 때보다 더 클 수 있다. 1000 내지 2000의 메쉬, 즉 7 내지 25 ㎛의 평균 입자 직경을 갖는 고정 연마재를 구비한 폴리싱 천을 사용하는 것은, 잇따른 천 폴리싱이 실시될 때 바람직하다. 천 폴리싱의 기간은 15 내지 30초로 매우 짧게 형성될 수 있다.
바람직하게는 본 발명에 따른 방법은 또한 단면 폴리싱으로서 실시되는 반도체 웨이퍼의 앞면을 폴리싱하는 단계를 포함한다. 반도체 웨이퍼의 앞면은 전자 부품을 조립하기 위해 준비되는 반도체 웨이퍼의 면으로 여겨진다. 이하에서 CMP("화학 기계적 폴리싱")로 언급되는 단면 폴리싱은, 바람직하게는 가능한 가장 매끈한 표면을 목표로 하여 광택 폴리싱(luster polishing)으로서 실시된다. 1 ㎛ 이하의 두께를 갖는 CMP의 재료 제거는, 제거 폴리싱의 경우보다 현저하게 작다. 바람직하게는, 앞면의 CMP는 양면 폴리싱 후 및 FA 폴리싱 전후에 실시된다.
선택적으로, 본 발명에 따른 방법은 또한 반도체 웨이퍼의 앞면에 에피택셜층을 증착하는 단계를 포함한다.
이하의 4가지의 공정 순서 a) 내지 d)가 특히 바람직하다.
a) 양면 폴리싱 → FA 폴리싱 → CMP
b) 양면 폴리싱 → FA 폴리싱 → 천 폴리싱 → CMP
c) 양면 폴리싱 → CMP → FA 폴리싱
d) 양면 폴리싱 → CMP → FA 폴리싱 → 천 폴리싱

Claims (12)

  1. 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법으로서,
    반도체 웨이퍼의 적어도 한면을 폴리싱하는 단계; 및
    폴리싱된 반도체 웨이퍼의 에지를 폴리싱하는 단계
    를 포함하고, 상기 에지는 폴리싱제의 존재하에 고정 연마재를 함유한 폴리싱 천에 의해서 폴리싱되는 것인 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 폴리싱제는 자유 연마재를 함유하는 것인 반도체 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼의 적어도 한면을 폴리싱하는 단계는 양면 폴리싱을 포함하는 것인 반도체 웨이퍼의 제조 방법.
  4. 제3항에 있어서, 상기 반도체 웨이퍼의 적어도 한면을 폴리싱하는 단계는 양면 폴리싱 및 그후에 실시되는 단면 폴리싱을 포함하는 것인 반도체 웨이퍼의 제조 방법.
  5. 제4항에 있어서, 추가의 에지 폴리싱 공정을 포함하고, 상기 폴리싱된 반도 체 웨이퍼의 폴리싱된 에지는, 자유 연마재를 함유한 슬러리의 존재하에 고정 연마재를 함유하지 않은 폴리싱 천에 의해 폴리싱되는 것인 반도체 웨이퍼의 제조 방법.
  6. 제5항에 있어서, 제1항에 따른 폴리싱 천 내의 고정 연마재는 1000 내지 2000의 메쉬를 갖는 것인 반도체 웨이퍼의 제조 방법.
  7. 제1항에 있어서, 상기 폴리싱 천 내의 고정 연마재는 4000 이상의 메쉬를 갖는 것인 반도체 웨이퍼의 제조 방법.
  8. 제4항에 있어서, 에지의 폴리싱 후에 단면 폴리싱을 실시하는 단계를 포함하는 것인 반도체 웨이퍼의 제조 방법.
  9. 제5항에 있어서, 상기 추가의 에지 폴리싱 공정 후에 단면 폴리싱을 실시하는 단계를 포함하는 것인 반도체 웨이퍼의 제조 방법.
  10. 제4항에 있어서, 에지의 폴리싱 전에 단면 폴리싱을 실시하는 단계를 포함하는 것인 반도체 웨이퍼의 제조 방법.
  11. 제5항에 있어서, 에지의 폴리싱 전에 단면 폴리싱을 실시하는 단계 및 에지 의 폴리싱 후에 상기 추가의 에지 폴리싱 공정을 실시하는 단계를 포함하는 것인 반도체 웨이퍼의 제조 방법.
  12. 제1항 또는 제2항에 있어서, 폴리싱된 에지를 구비한 반도체 웨이퍼의 폴리싱된 면상에 에피택셜층을 증착하는 단계를 포함하는 것인 반도체 웨이퍼의 제조 방법.
KR1020080101577A 2007-11-15 2008-10-16 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법 KR20090050939A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007056122A DE102007056122A1 (de) 2007-11-15 2007-11-15 Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE102007056122.0 2007-11-15

Publications (1)

Publication Number Publication Date
KR20090050939A true KR20090050939A (ko) 2009-05-20

Family

ID=40576892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101577A KR20090050939A (ko) 2007-11-15 2008-10-16 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법

Country Status (7)

Country Link
US (1) US20090130960A1 (ko)
JP (1) JP2009124153A (ko)
KR (1) KR20090050939A (ko)
CN (1) CN101434047A (ko)
DE (1) DE102007056122A1 (ko)
SG (1) SG152978A1 (ko)
TW (1) TW200921773A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010162624A (ja) * 2009-01-13 2010-07-29 Ebara Corp 研磨装置および研磨方法
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030294B4 (de) * 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2012009550A (ja) * 2010-06-23 2012-01-12 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012019126A (ja) * 2010-07-09 2012-01-26 Disco Abrasive Syst Ltd ウエーハの加工方法
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102013210057A1 (de) 2013-05-29 2014-12-04 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
CN104526493A (zh) * 2014-11-18 2015-04-22 天津中环领先材料技术有限公司 一种单晶硅晶圆片边缘抛光工艺
CN108214110A (zh) * 2016-12-14 2018-06-29 有研半导体材料有限公司 一种硅抛光片边缘加工工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828176B2 (ja) 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
TW308561B (ko) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
JP2000077372A (ja) * 1998-08-31 2000-03-14 Sumitomo Metal Ind Ltd 気相成長用半導体ウェーハの製造方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
US6514423B1 (en) 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
JP2006142388A (ja) 2004-11-16 2006-06-08 Nihon Micro Coating Co Ltd 研磨テープ及び方法

Also Published As

Publication number Publication date
TW200921773A (en) 2009-05-16
DE102007056122A1 (de) 2009-05-28
JP2009124153A (ja) 2009-06-04
US20090130960A1 (en) 2009-05-21
CN101434047A (zh) 2009-05-20
SG152978A1 (en) 2009-06-29

Similar Documents

Publication Publication Date Title
KR20090050939A (ko) 폴리싱된 에지를 구비한 반도체 웨이퍼의 제조 방법
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP5331844B2 (ja) 半導体ウェハの両面研磨のための方法
JP5622124B2 (ja) シリコンウェーハの研磨方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
CN107398780B (zh) 一种晶圆的双面抛光方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JPH1154463A (ja) 半導体鏡面ウェーハの製造方法
KR102287116B1 (ko) 실리콘 웨이퍼의 양면 연마 방법
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP4345357B2 (ja) 半導体ウェーハの製造方法
JP5401683B2 (ja) 両面鏡面半導体ウェーハおよびその製造方法
CN106736881A (zh) 晶片表面加工处理方法
JP2007027488A (ja) 半導体ウェーハの研磨方法
KR20200135296A (ko) 실리콘 웨이퍼의 제조방법
JP7131724B1 (ja) 半導体ウェーハの製造方法
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치
JP2010040950A (ja) 半導体ウェーハの製造方法
JP2009269150A (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びに半導体基板の研磨方法
KR20230165236A (ko) 웨이퍼 가공 방법 및 웨이퍼
JP2004255541A (ja) 半導体ウエハ製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application