CN101431062A - 智能卡用载带基板和智能卡用半导体模块 - Google Patents

智能卡用载带基板和智能卡用半导体模块 Download PDF

Info

Publication number
CN101431062A
CN101431062A CNA2008102131327A CN200810213132A CN101431062A CN 101431062 A CN101431062 A CN 101431062A CN A2008102131327 A CNA2008102131327 A CN A2008102131327A CN 200810213132 A CN200810213132 A CN 200810213132A CN 101431062 A CN101431062 A CN 101431062A
Authority
CN
China
Prior art keywords
unit
carrier band
pin electrode
chip installation
band substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102131327A
Other languages
English (en)
Other versions
CN101431062B (zh
Inventor
黄玉财
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2008102131327A priority Critical patent/CN101431062B/zh
Publication of CN101431062A publication Critical patent/CN101431062A/zh
Application granted granted Critical
Publication of CN101431062B publication Critical patent/CN101431062B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明提供了一种用于智能卡的载带基板和一种使用该载带基板的半导体模块。该载带基板包括至少一个载带单元。至少一个载带单元包括：芯片安装单元，限定将要安装半导体芯片的区域；多个引脚电极单元，布置在芯片安装单元的周围并且相互分离；边框单元，围绕芯片安装单元和引脚电极单元；切断单元，设置在芯片安装单元和边框单元之间以及引脚电极单元和边框单元之间。切断单元包括将芯片安装单元和引脚电极单元连接到边框单元的多条连接线。

Description

智能卡用载带基板和智能卡用半导体模块
本申请要求于2007年9月20日在中华人民共和国国家知识产权局提交的第200710151914.8号中国专利申请的优先权，该申请的公开通过引用全部包含于此。
技术领域
本发明的构思涉及一种半导体装置，更具体地讲，涉及一种智能卡、一种用于智能卡的载带基板、一种用于智能卡的半导体模块和一种该载带基板的制造方法。
背景技术
近来，能够以保密方式存储数据并且易于携带的智能卡的使用变得普及。通常，这种智能卡的装配使用有机载带(organic tape)基板。然而，因为需要沉积铜箔(copper foil)和蚀刻，所以有机载带基板的制造复杂且成本较高。有机载带的制造成本占对智能卡的装配所需总成本的50％以上。因此，需要开发一种适于智能卡的装配且可以降低智能卡的总制造成本的用于智能卡的载带基板。
发明内容
根据本发明构思的一个方面，提供了一种用于智能卡的载带基板，该载带基板包括至少一个载带单元。所述至少一个载带单元包括：芯片安装单元，限定将要安装半导体芯片的区域；多个引脚电极单元，布置在芯片安装单元的周围并且相互分离；边框单元，围绕芯片安装单元和引脚电极单元；切断单元，设置在芯片安装单元和边框单元之间以及引脚电极单元和边框单元之间。所述切断单元包括将芯片安装单元和引脚电极单元连接到边框单元的多条连接线。
根据本发明构思的一方面，提供了一种用于智能卡的半导体模块，所述半导体模块包括：载带基板；所述载带基板上的半导体芯片；用于将所述半导体芯片连接到所述载带基板的多条布线，其中，所述载带基板包括至少一个载带单元，所述至少一个载带单元包括芯片安装单元、多个引脚电极单元、边框单元和切断单元，其中，在所述芯片安装单元上安装所述半导体芯片，所述多个引脚电极单元与所述芯片安装单元相邻设置并且相互分离，所述布线连接到所述引脚电极单元，所述边框单元设置在所述芯片安装单元和所述引脚电极单元的周围，所述切断单元设置在所述芯片安装单元和所述边框单元之间以及所述引脚电极单元和所述边框单元之间，其中，所述切断单元包括将所述芯片安装单元和所述多个引脚电极单元连接到所述边框单元的多条连接线。
根据本发明构思的一方面，提供了一种载带基板，所述载带基板包括按矩阵布置的多个载带单元和沿着载带基板的至少一个边缘设置的多个定位孔。每个载带单元包括：芯片安装单元；多个引脚电极单元，与所述芯片安装单元的一部分相邻设置；边框单元，设置在所述芯片安装单元和所述引脚电极单元的周围；以及切断单元，设置在所述芯片安装单元和所述边框单元之间，以及所述多个引脚电极单元和所述边框单元之间，其中，所述切断单元包括将所述芯片安装单元和所述引脚电极单元连接到所述边框单元的多条连接线，通过多个冲孔限定所述连接线。
附图说明
通过以下结合附图的详细描述，将更清楚地明白本发明构思的示例性实施例，在附图中：
图1是根据本发明构思的实施例的载带单元的平面图；
图2是沿着图1的II-II’线截取的剖视图；
图3是沿着图1的III-III’线截取的剖视图；
图4是根据本发明构思的实施例的载带基板的平面图；
图5示出了根据本发明构思的实施例的载带基板的制造方法；
图6是根据本发明构思的实施例的半导体模块的平面图；
图7是沿着图6的VII-VII’线截取的剖视图；
图8是示出了用于根据本发明构思的实施例的图6的半导体模块功能测试的冲压(punching)操作的平面图；以及
图9是示意性地示出了根据本发明构思的实施例的智能卡的框图。
具体实施方式
现在将参照附图来更充分地描述本发明的构思，附图中示出了本发明构思的示例性实施例。然而，本发明的构思可以以许多不同的形式来实施，而不应该被解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的构思充分地传达给本领域技术人员。在附图中，为了清晰起见，会夸大层和区域的厚度。
图1是根据本发明构思的实施例的载带单元100的平面图。图2是沿着图1的II-II’线截取的剖视图。图3是沿着图1的III-III’线截取的剖视图。
参照图1至图3，载带单元100包括芯片安装单元60，该芯片安装单元60是将要安装半导体芯片(未示出)的区域。多个引脚电极单元50可以布置在芯片安装单元60的周围。边框(border)单元70可以围绕芯片安装单元60和引脚电极单元50。切断单元55可以布置在芯片安装单元60和边框单元70之间，以及引脚电极单元50和边框单元70之间。
芯片安装单元60的至少一侧可以通过切断单元55连接到边框单元70。例如，切断单元55可以包括多条连接线12，芯片安装单元60可通过连接线12连接到边框单元70。例如，所述连接线12可以设置在冲孔(stamping hole)20之间。
引脚电极单元50可通过隔离沟(trench)25相互分离。然而，引脚电极单元50可以通过切断单元55连接到边框单元70，从而引脚电极单元50没有和载带单元100分离。例如，引脚电极单元50和边框单元70可以通过连接线12连接。可选地，引脚电极单元50中的一个引脚电极单元可以直接连接到芯片安装单元60，其它引脚电极单元50可以通过芯片安装单元60和隔离沟25相互分离。在这种情况下，引脚电极单元50没有直接相互连接而是通过边框单元70才会连接。
如上所述，设置切断单元55，以围绕芯片安装单元60和引脚电极单元50的外边界，由此可以相对于边框单元70机械地固定芯片安装单元60和引脚电极单元50。因此，连接线12可以设置在芯片安装单元60和边框单元70之间，以及每个引脚电极单元50和边框单元70之间。
载带单元100可以由金属材料形成。例如，引脚电极单元50、切断单元55、芯片安装单元60和边框单元70可以包括金属基板10。例如，金属基板10可以包含铜(Cu)或者铜合金(Cu合金)，但是本实施例不限于此。
每个引脚电极单元50可在其前面包括槽30，并且可以在槽30内包括键合焊盘层35。此外，每个引脚电极单元50可以在金属基板10的背面包括接触层45。除了引脚电极单元50之外，切断单元55、芯片安装单元60和边框单元70也可以在金属基板10的背面包括接触层45。
例如，键合焊盘层35可以包括金属基板10前面的第一晶种层(seed layer)32和第一晶种层32上的第一饰面层(finish layer)34。接触层45可以包括金属基板10后面的第二晶种层40和第二晶种层40上的第二饰面层42。第一晶种层32和第二晶种层40可以包含镍，第一饰面层34和第二饰面层42可以包含金。然而，键合焊盘层35和接触层45的材料只是举例性的，因而，本实施例不限于此。
载带单元100由金属材料形成，因而，与在有机材料上沉积铜箔的传统单元相比，可以以较低的成本来制造载带单元100。
图4是根据本发明构思的实施例的载带基板200的平面图。参照图4，载带基板200可以包括至少一个载带单元100，优选地包括多个载带单元100。载带单元100是上文参照图1至图3所描述的载带单元。多个载带单元100可以按矩阵布置在载带基板200中。
载带单元100可以通过图1中的边框单元70连接，而载带基板200可以制造成卷带(reel)的形式。多个定位孔15可以用作调整(access)载带单元100的定位标记(alignment mark)。
图5是示出了根据本发明构思的实施例的载带基板的制造方法的剖视图。首先，如图5中的(a)所示，可以准备金属基板10。接着，如图5中的(b)所示，可以通过去除金属基板10的一部分来形成至少一个定位孔15。例如，可以利用冲压形成定位孔15。作为另一实施例，可以通过光刻和蚀刻来形成定位孔15。
接着，如图5中的(c)所示，可以通过去除金属基板10的多个部分，限定芯片安装单元60和多个引脚电极单元50。例如，可以通过相对于定位孔15利用光刻和蚀刻在金属板10内形成多个隔离沟25，使引脚电极单元50相互分离。可以在隔离沟25形成之前或之后，又或者在形成隔离沟25的同时，形成多个冲孔20，以此进一步限定切断单元55和边框单元70。因此，可以通过连接线12相对于边框单元70机械地固定引脚电极单元50和芯片安装单元60。
接着，可以在引脚电极单元50的金属基板10上形成多个槽30。例如，可以通过部分蚀刻(partial etching)来形成槽30。
然后，如图5中的(d)所示，可以在槽30内形成键合焊盘层35，并可以在金属基板10背面形成接触层45。例如，可以通过在槽30内形成第一晶种层32，并在第一晶种层32上形成第一饰面层34，而获得键合焊盘层35。可以通过在金属基板10的背面形成第二晶种层40，并在第二晶种层40上形成第二饰面层42，而获得接触层45。可通过电镀和/或物理沉积技术来制造第一晶种层32、第二晶种层40、第一饰面层34和第二饰面层42。
如上所述，键合焊盘层35和接触层45可以由相同的金属形成，即可以由镍/金的堆叠结构形成，可以同时或按照特殊的顺序来制造键合焊盘层35和接触层45。
图6是根据本发明构思的实施例的用于智能卡的半导体模块300的平面图。图7是沿着图6的VII-VII’线截取的剖视图。
参照图6和图7，载带基板200是上文参照图1至图4所描述的载带基板。半导体芯片320可以通过粘接单元310安装在芯片安装单元60上。多条键合布线330可以电气连接载带基板200和半导体芯片320。例如，每条键合布线330的端部可以分别与键合焊盘层35和半导体芯片320键合。
塑封单元340可设置在载带基板200上，以覆盖半导体芯片320和键合布线330。例如，塑封单元340可以包含环氧塑封料(epoxy moldingcompound)，用于良好的机械性能和稳定的动力学支撑。
图8是示出了用于根据本发明构思的实施例的图6的半导体模块300的功能测试的冲压操作的平面图。参照图8，为了进行半导体模块300的功能测试，使引脚电极单元50电气断开。例如，可以通过切断第一区域350内的连接线12，使引脚电极单元50电气断开。此外，可以通过冲压容易地切断第一区域350内的连接线12。
连接线12会残留在处于3个位置的第二区域360中。例如，第二区域360中的连接线12可包括连接到芯片安装单元60的连接线12及连接到与该芯片安装单元60连接的引脚电极单元的连接线12。
因此，引脚电极单元50可以相互电气断开，从而可以电气性地测试半导体模块300。此外，可以通过第二区域360中的连接线12使半导体模块300相对于边框单元70机械地固定。第二区域360中的连接线12可以在将半导体模块300与智能卡装配时被切断。
图9是示意性地示出了根据本发明构思的实施例的智能卡500的框图。参照图9，控制器510和存储器520可以被布置成相互交换电气信号。例如，存储器520和控制器510可以响应由控制器510给出的命令来相互交换数据。智能卡500可以通过以接触的方式或者非接触的方式与外部设备通信，而将数据存储在存储器520中或者将从存储器520接收的数据输出至外部设备。例如，存储器520可以实施为图6中示出的半导体模块300。
智能卡500可以用作用于存储数据的存储卡或者用作输入/输出信息的信用卡。例如，存储卡可以是多功能复合卡(multi media card；MMC)或安全数字(secure digital；SD)卡。
根据本发明构思的一个方面，提供了一种用于智能卡的载带基板、该载带基板包括至少一个载带单元。至少一个载带单元包括：芯片安装单元，限定将要安装半导体芯片的区域；多个引脚电极单元，布置在芯片安装单元的周围且相互分离；边框单元，围绕芯片安装单元和引脚电极单元；切断单元，设置在芯片安装单元和边框单元之间以及引脚电极单元和边框单元之间。切断单元包括多条连接线，所述多条连接线将芯片安装单元和引脚电极单元连接到边框单元。
切断单元可以包括限定边框单元的多个冲孔。芯片安装单元可以连接到引脚电极单元之一。芯片安装单元、引脚电极单元、边框单元和切断单元可以包括金属基板。每个引脚电极单元可以包括在金属板前面形成的槽和在槽内的键合焊盘层。至少一个载带单元可以包括多个载带单元，所述多个载带单元可以以卷带的形式连接。
根据本发明构思的另一方面，提供了一种用于智能卡的半导体模块，其中，如上所述准备载带基板，半导体芯片安装在载带基板上，并且多条布线将半导体芯片连接到载带基板。每个引脚电极单元还可以包括在金属基板前侧的槽和在槽内的键合焊盘层。每条布线可以连接到键合焊盘层。
根据本发明构思的另一方面，提供了一种用于智能卡的载带基板的制造方法，该方法包括以下步骤：在金属基板上形成至少一个定位孔；通过去除金属基板的一部分相对于至少一个定位孔来限定芯片安装单元和多个引脚电极单元；在每个引脚电极单元的金属基板内形成槽；在每个槽内形成键合焊盘层；在金属基板的背面形成接触层。可以通过半蚀刻(half-etching)形成槽。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明的构思，但是应当明白，在不脱离由权利要求所限定的本发明构思的精神和范围的情况下，在此可以做出各种形式上和细节上的改变。

Claims (21)

1、一种用于智能卡的载带基板，所述载带基板包括至少一个载带单元，其中，所述至少一个载带单元包括：
芯片安装单元，限定将要安装半导体芯片的区域；
多个引脚电极单元，与所述芯片安装单元的一部分相邻设置；
边框单元，设置在所述芯片安装单元和所述引脚电极单元的周围；以及
切断单元，设置在所述芯片安装单元和所述边框单元之间，以及所述多个引脚电极单元和所述边框单元之间，
其中，所述切断单元包括将所述芯片安装单元和所述引脚电极单元连接到所述边框单元的多条连接线。
2、根据权利要求1所述的载带基板，其中，所述切断单元包括限定所述连接线的多个冲孔。
3、根据权利要求1所述的载带基板，其中，所述芯片安装单元连接到至少一个引脚电极单元。
4、根据权利要求1所述的载带基板，其中，所述芯片安装单元、所述引脚电极单元、所述边框单元和所述切断单元包括金属基板。
5、根据权利要求4所述的载带基板，其中，每个引脚电极单元包括：
槽，形成在所述金属基板的前面；及
键合焊盘层，设置在所述槽内。
6、根据权利要求5所述的载带基板，其中，所述键合焊盘层包括在所述金属基板上的第一晶种层和所述第一晶种层上的第一饰面层。
7、根据权利要求6所述的载带基板，其中，所述第一晶种层包含镍，所述第一饰面层包含金。
8、根据权利要求5所述的载带基板，其中，所述芯片安装单元、所述引脚电极单元、所述边框单元和所述切断单元还包括所述金属基板背面的接触层。
9、根据权利要求8所述的载带基板，其中，所述接触层包括所述金属基板背面的第二晶种层和所述第二晶种层上的第二饰面层。
10、根据权利要求9所述的载带基板，其中，所述第二晶种层包含镍，所述第二饰面层包含金。
11、根据权利要求4所述的载带基板，其中，所述金属基板包含铜或铜合金。
12、根据权利要求1所述的载带基板，其中，所述至少一个载带单元包括多个载带单元，所述多个载带单元以卷带的形式连接。
13、根据权利要求1所述的载带基板，其中，所述引脚电极单元通过至少一个隔离沟相互分离。
14、一种用于智能卡的半导体模块，所述半导体模块包括：
载带基板；
所述载带基板上的半导体芯片；及
用于将所述半导体芯片连接到所述载带基板的多条布线，
其中，所述载带基板包括至少一个载带单元，所述至少一个载带单元包括芯片安装单元、多个引脚电极单元、边框单元和切断单元，其中，在所述芯片安装单元上安装所述半导体芯片，所述多个引脚电极单元与所述芯片安装单元相邻设置并且相互分离，所述布线连接到所述引脚电极单元，所述边框单元设置在所述芯片安装单元和所述引脚电极单元的周围，所述切断单元设置在所述芯片安装单元和所述边框单元之间以及所述引脚电极单元和所述边框单元之间，其中，所述切断单元包括将所述芯片安装单元和所述多个引脚电极单元连接到所述边框单元的多条连接线。
15、根据权利要求14所述的半导体模块，其中，每个引脚电极单元还包括：
在所述金属基板的前面的槽；及
所述槽内的键合焊盘层，
其中，至少一条布线连接到所述键合焊盘层。
16、根据权利要求14所述的半导体模块，所述半导体模块还包括形成在所述载带基板上的塑封单元，以覆盖所述半导体芯片和所述布线。
17、根据权利要求16所述的半导体模块，其中，所述塑封单元包含环氧塑封料。
18、根据权利要求15所述的半导体模块，还包括设置在所述金属基板背面的接触层。
19、根据权利要求18所述的半导体模块，其中，所述键合焊盘层包括第一晶种层和第一饰面层，所述接触层包括第二晶种层和第二饰面层。
20、根据权利要求19所述的半导体模块，其中，所述第一晶种层和所述第二晶种层包含镍，所述第一饰面层和所述饰面层包含金。
21、一种载带基板，包括按矩阵布置的多个载带单元和沿着载带基板的至少一个边缘设置的多个定位孔，其中，每个载带单元包括：
芯片安装单元；
多个引脚电极单元，与所述芯片安装单元的一部分相邻设置；
边框单元，设置在所述芯片安装单元和所述引脚电极单元的周围；以及
切断单元，设置在所述芯片安装单元和所述边框单元之间，以及所述多个引脚电极单元和所述边框单元之间，其中，所述切断单元包括将所述芯片安装单元和所述引脚电极单元连接到所述边框单元的多条连接线，通过多个冲孔限定所述连接线。
CN2008102131327A 2007-09-20 2008-09-18 智能卡用载带基板和智能卡用半导体模块 Expired - Fee Related CN101431062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102131327A CN101431062B (zh) 2007-09-20 2008-09-18 智能卡用载带基板和智能卡用半导体模块

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNA2007101519148A CN101241894A (zh) 2007-09-20 2007-09-20 智能卡金属载带及其制造方法和包括该载带的封装模块
CN200710151914.8 2007-09-20
CN2008102131327A CN101431062B (zh) 2007-09-20 2008-09-18 智能卡用载带基板和智能卡用半导体模块

Publications (2)

Publication Number Publication Date
CN101431062A true CN101431062A (zh) 2009-05-13
CN101431062B CN101431062B (zh) 2011-09-07

Family

ID=39933263

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101519148A Pending CN101241894A (zh) 2007-09-20 2007-09-20 智能卡金属载带及其制造方法和包括该载带的封装模块
CN2008102131327A Expired - Fee Related CN101431062B (zh) 2007-09-20 2008-09-18 智能卡用载带基板和智能卡用半导体模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101519148A Pending CN101241894A (zh) 2007-09-20 2007-09-20 智能卡金属载带及其制造方法和包括该载带的封装模块

Country Status (2)

Country Link
KR (1) KR101005266B1 (zh)
CN (2) CN101241894A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839912A (zh) * 2012-11-22 2014-06-04 上海长丰智能卡有限公司 一种小型模塑封装卡用框架以及框架带
CN103887271A (zh) * 2012-12-19 2014-06-25 上海长丰智能卡有限公司 一种迷你模塑封装手机卡以及封装方法
CN104408513A (zh) * 2014-08-27 2015-03-11 北京中电华大电子设计有限责任公司 一种带可扩展焊盘的智能卡载带
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法
CN105323945A (zh) * 2014-07-31 2016-02-10 讯忆科技股份有限公司 智能卡晶片连续条状载板及所用的长条带与形成方法
CN108399449A (zh) * 2018-04-28 2018-08-14 山东新恒汇电子科技有限公司 一种双界面智能卡载带模块及制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024175B (zh) * 2010-12-09 2013-01-02 武汉天喻信息产业股份有限公司 一种双界面智能卡及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2603739B1 (fr) * 1986-09-05 1988-12-09 Cimsa Sintra Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
KR100641501B1 (ko) 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 디바이스의 금속 라인 형성 방법
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP2006222351A (ja) * 2005-02-14 2006-08-24 Seiko Instruments Inc 半導体装置およびその製造方法
KR100723493B1 (ko) 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839912A (zh) * 2012-11-22 2014-06-04 上海长丰智能卡有限公司 一种小型模塑封装卡用框架以及框架带
CN103887271A (zh) * 2012-12-19 2014-06-25 上海长丰智能卡有限公司 一种迷你模塑封装手机卡以及封装方法
CN105323945A (zh) * 2014-07-31 2016-02-10 讯忆科技股份有限公司 智能卡晶片连续条状载板及所用的长条带与形成方法
CN104408513A (zh) * 2014-08-27 2015-03-11 北京中电华大电子设计有限责任公司 一种带可扩展焊盘的智能卡载带
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法
CN108399449A (zh) * 2018-04-28 2018-08-14 山东新恒汇电子科技有限公司 一种双界面智能卡载带模块及制造方法

Also Published As

Publication number Publication date
CN101241894A (zh) 2008-08-13
KR101005266B1 (ko) 2011-01-04
CN101431062B (zh) 2011-09-07
KR20090031209A (ko) 2009-03-25

Similar Documents

Publication Publication Date Title
CN101431062B (zh) 智能卡用载带基板和智能卡用半导体模块
US7847380B2 (en) Tape substrate and semiconductor module for smart card, method of fabricating the same, and smart card
US9489613B2 (en) RFID transponder chip modules with a band of the antenna extending inward
US10839282B2 (en) RFID transponder chip modules, elements thereof, and methods
US9622359B2 (en) RFID transponder chip modules
CN104603800B (zh) 用于芯片卡的电子模块以及制造该模块的印刷电路
US9634391B2 (en) RFID transponder chip modules
US6568600B1 (en) Chip card equipped with a loop antenna, and associated micromodule
US20150269474A1 (en) Rfid transponder chip modules
KR102410993B1 (ko) 칩 카드들 및 칩 카드 안테나 지지체들의 제조 방법들
CN103229293B (zh) 半导体芯片封装、半导体模块及其制造方法
WO2015128188A2 (en) Rfid transponder chip modules
CN108496187B (zh) 用于制造芯片卡模块的方法和芯片卡
JP2010250467A (ja) デュアルインターフェイスｉｃカードの製造方法及びアンテナ内蔵カード
BR112021005517A2 (pt) módulo eletrônico para cartão de chip
KR101961529B1 (ko) 유전체 필름 없는 전자 모듈 및 그 제조 방법
KR102014621B1 (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
US7271471B2 (en) Metal substrate apparatus, method of manufacturing an IC card module apparatus, and an IC card module apparatus
US20170077590A1 (en) Simplified electronic module for a smartcard with a dual communication interface
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
CN116235179A (zh) 用于智能卡芯片模块的电路、智能卡芯片模块及智能卡芯片模块的制造方法
JP2007114991A (ja) 複合ｉｃカードと複合ｉｃカード用ｉｃモジュール
CN113035845B (zh) 具有天线的封装结构及其制作方法
CN110188677B (zh) 指纹模组及移动终端
JP2008269648A (ja) 接触型非接触型共用ｉｃカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907

Termination date: 20170918