CN101421916A

CN101421916A - Doherty放大器

Info

Publication number: CN101421916A
Application number: CNA2007800133571A
Authority: CN
Inventors: 伊戈尔·布莱德诺夫
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Samba Holdco Netherlands BV
Priority date: 2006-04-14
Filing date: 2007-04-11
Publication date: 2009-04-29
Anticipated expiration: 2027-04-11
Also published as: JP2009533930A; WO2007119208A3; EP2011230B1; ATE523955T1; WO2007119208A2; US20090179702A1; EP2011230A2; US7800448B2; CN101421916B

Abstract

一种集成Doherty放大器结构包括输入焊盘(IBP)和输出焊盘(OBP)。第一晶体管(T1)形成Doherty放大器的峰值放大器级，具有接收作为Doherty放大器的输入信号的第一输入信号(IS1)的控制输入端(G1)，并具有在Doherty放大器的输出端提供已放大的第一输入信号(OS1)的输出端(D1)。第二晶体管(T2)形成主放大器级，具有接收第二输入信号(IS2)的控制输入端(G2)，以及提供已放大的第二输入信号(OS2)的输出端(D2)。第一输入信号(IS1)和第二输入信号(IS2)具有90°相位偏移。第一连接线(BW1)形成第一电感(L1)，在第一方向上延伸，并被布置在输入焊盘(IBP)与第一晶体管(T1)的控制输入端(G1)之间。第二连接线(BW2)形成第二电感(L2)，在第一方向上延伸，并被布置在输出焊盘(OBP)与第一晶体管(T1)的输出端(D1)之间。第三连接线(BW3)形成第三电感(L3)，在基本上垂直于第一方向的第二方向上延伸，并被布置在第一晶体管(T1)的输出端(D1)与第二晶体管(T2)的输出端(D2)之间。

Description

Doherty放大器

技术领域

本发明涉及一种集成Doherty放大器结构以及一种Doherty放大器电路。

背景技术

由W.H.Doherty在无线电工程学会年会(Cleveland，Ohio，May，1936)上提出、发表在Bell Telephone System技术刊物上的文献“A newhigh-efficiency power amplifier for modulated waves”，公开了一种用于高效放大已调制的高频载波信号的线性功率放大器。高效率是通过使用形成基本放大器结构的两个电子管而获得的。在一个实施例中，第一电子管(在该文献的图9b中为电子管2)直接接收基本放大器结构的输入信号，并具有直接与基本放大器结构的输出端相连的输出端。第二电子管(在该文献的图9b中为电子管1)接收经过+90度相移网络的基本放大器结构的输入信号，它的输出端经过-90度相移网络与基本放大器结构的输出端相连。

第一电子管被偏置为C类工作状态，在低功率电平下不导通任何电流。第一电子管在低于基本放大器结构的最大功率电平约6dB的功率电平下开始导通电流，所以在调制的顶峰从这个电子管获得所要求的附加功率输出。第二电子管被偏置为AB类工作状态，其性能类似于从零激励直至载波电平的普通线性放大器。当瞬时激励增加超过载波电平时，第一电子管开始工作。这就是为什么在现代著作中将第一电子管(现今是第一晶体管)称为Doherty放大器的峰值放大器，而将第二电子管(现今是第二晶体管)称为Doherty放大器的载波或主放大器的缘故。

WO 2004/017512是近来公开一种高功率放大器的专利申请，其中使用仿真传输线来建立90度相移。这一专利申请可作为所用术语的参考文献。

尽管许多年来，Doherty放大器是众所周知的技术，但在集成电路中有效地实现这种电路仍然要努力。特别是，在小芯片面积上获得高的输出功率和良好的性能似乎是困难的。

实现Doherty放大器的一般性障碍是要求元件的尺寸小，以及半导体衬底的损耗问题。这些问题防碍了集成Doherty设计适合于低成本大量生产。所有已知的高功率半导体Doherty放大器或多或少用了一些标准的解决办法，包括带有端口隔离和不等功率分配的输入功率分配器、90°分布式传输线和输出补偿线。这些元件要求实用底板上有较大的空间。这种状态与集成和紧致设计的通信装置的发展趋势是不相适应的。另外的问题是分布式传输线的实现在集成工艺过程中是困难的，原因是诸如高掺杂硅之类的半导体衬底通常是高损耗材料。四分之一波长线可导致在2GHz频率上高达10dB的损耗，而且也在衬底表面耗费很大的空间。

发明内容

本发明的目的是在集成电路中提供一种具有改进的性能和小的芯片面积的Doherty放大器结构。

本发明的第一方面是提供一种如权利要求1中所要求的集成Doherty放大器结构。本发明的第二方面是提供一种如权利要求10中所要求的Doherty放大器电路。在从属的权利要求中限定了有益实施例。

根据权利要求的第一方面的集成Doherty放大器结构包括用于接收Doherty放大器输入信号的输入焊盘，以及用于提供Doherty放大器输出信号的输出焊盘。第一晶体管形成Doherty放大器的峰值放大器级，具有接收Doherty放大器的输入信号的控制输入端，并具有用于在Doherty放大器的输出端提供已放大的第一输入信号的输出端。第二晶体管形成Doherty放大器的主放大器级，具有接收第二输入信号的控制输入端，并具有用于提供已放大的第二输入信号的输出端。如果晶体管是FET，那么控制输入端就是栅极，输出端是漏极。如果晶体管是双极性晶体管，那么控制输入端是基极，输出端是集电极。作为Doherty放大器的要求，第一输入信号和第二输入信号之间具有90°的相移。

在第一方向上延伸、并被布置在输入焊盘与第一晶体管的控制输入端之间的第一连接线形成第一电感。在第一方向上延伸、并被布置在输出焊盘与第一晶体管的输出端之间的第二连接线形成第二电感。

在基本上垂直于第一方向的第二方向上延伸、并被布置在第一晶体管的输出端与第二晶体管的输出端之间的第三连接线形成第三电感。这些连接线形成电感，电感是产生90度相移的移相电路的一部件。

由于第三连接线在基本上垂直于第一和第二连接线的方向上延伸，所以一方面的第三连接线与另一方面的第一和第二连接线之间的耦合作用是很小的。这使得连接线的位置能彼此靠近，而不损害Doherty放大器的性能。因此，Doherty放大器能具有良好的性能，同时只需要小的集成电路面积。

在如权利要求2中所要求的实施例中，输入焊盘和输出焊盘位于第一和第二晶体管的相对两侧。或者换句话说，第一和第二晶体管二者都位于这些焊盘之间。因此，第一和第二连接线以最大的隔间分开，相互之间的耦合作用也就最小。

在如权利要求3中所要求的实施例中，第一晶体管包括交错有第一指和第二指的第一指状结构，两者都在第二方向上延伸。第一指相互连接，以接收第一输入信号；第二指相互连接，以提供已放大的第一输入信号。第一指和第二指在第一方向上交错排列。因此，对于具有相对大面积的晶体管，指形成一个矩形，其短边与第二方向一致，长边与第一方向一致。

在如权利要求4中所要求的实施例中，第二晶体管包括交错有第一指和第二指的第二指状结构，两者在第二方向上延伸。第一指仍然相互连接，但接收第二输入信号；第二指相互连接，以提供已放大的第二输入信号。第一指和第二指也是在第一方向上交错排列。

在如权利要求5中所要求的实施例中，集成Doherty放大器结构还包括被布置在第一和第二晶体管的控制输入端之间的输入电容器。

在如权利要求6中所要求的实施例中，第一晶体管是第一场效应晶体管，其栅极接收第一输入信号，漏极提供已放大的第一输入信号。第二晶体管是第二场效应晶体管，其栅极接收第二输入信号，漏极提供已放大的第二输入信号。当沿着在第二方向上延伸的直线移动时，Doherty放大器按下述顺序包括：第二漏极、第二指状结构、第二栅极、输入电容器、第一栅极、第一指状结构以及第一漏极。第一栅极和第二栅极经由输入电容器相互连接。Doherty放大器的这种布局是特别紧致的。还有一个优点是，通过在第二方向上彼此邻接地布置多个这样的基本Doherty放大器结构，就很容易增加集成电路的功率容量，结果获得基本Doherty放大器的柱状体。

在如权利要求7中所要求的实施例中，第一指状结构所覆盖的第一区域的重心和第二指状结构所覆盖的第二区域的重心位于沿第二方向延伸的直线上。这为作为晶体管的基本部件的指状结构提供一种相对于第二方向的对称布局。这样做的优点是焊盘相对于第一和第二晶体管的距离是相同的。因此，信号的延迟也是相同的。

在如权利要求8中所要求的实施例中，第二电容器和第四电感器的串联布置连接至第一晶体管的控制输入端。这个串联布置提供一种简易的方法，用于将从第一晶体管看到的输入阻抗调谐到所希望的电抗值，并且将品质因素降低到所希望的值。较低的品质因素提供较宽的频率宽度。

在如权利要求9中所要求的实施例中，第三电容器和第五电感器的串联布置连接至第二晶体管的控制输入端。这个串联布置提供一种简易的方法，用于选择从第二晶体管看到的输入阻抗，以得到所要求的电抗值和品质因素。

在如权利要求11中所要求的实施例中，权利要求10中所要求的Doherty放大器电路还包括与第三电感器串联布置的电容器。优选地，将这个电容器布置在晶体管之一的漏极焊接区附近。可选的电容器为所要求的电抗值提供更多的灵活性。

参考下面所述的实施例，本发明的这些和其他方面将变得显而易见，并被加以阐述。

附图说明

在附图中：

图1示意性地示出现有技术的Doherty放大器的基本电路图。

图2A和2B分别示出高通和低通配置中的两个不同的集总元件移相电路的电路图。

图3示出根据本发明的实施例的Doherty放大器的详细电路图，以及

图4示出根据本发明的实施例的作为集成电路的Doherty放大器的结构。

应该注意，在不同的图中具有相同附图标记的项目具有相同的结构特征和相同的功能，或者是相同的信号。对这些项目的功能和/或结构已作了解释的，在详细描述中不再重复解释。

具体实施方式

图1示意性地示出现有技术的Doherty放大器的基本电路图。主放大器用晶体管TM表示，峰值放大器用峰值晶体管TP表示。峰值晶体管TP具有与Doherty放大器的输入端IBP相连的控制输入端G1，以及与Doherty放大器的输出端OBP相连的输出端D1。主放大器TM具有经由+90度移相电路PSI与输入端IBP相连的控制输入端G2，以及经由-90度移相电路PSO与输出端OBP相连的输出端D2。

作为示例，峰值晶体管TP和主放大器TM表示为FET，它们的控制输入端G1、G2是栅极，输出端D1、D2是漏极。源极S1、S2与基准电压相连，在本示例中为地。对Doherty放大器的工作不做详细的讨论，因为根据参考W.H.Doherty的文献中已经有了很好的了解。

图2A和2B示出两种不同的集总元件移相电路的电路图。两种电路都具有特性阻抗Zo，并且产生θ＝+/-90°的相移。在Doherty实现中，移相电路的特性阻抗通常是不同的。图4A所示的移相电路提供θ＝90°的相移，并包括被布置在移相电路的输入端与输出端之间的电容器C、连接在输入端与地之间的第一电感器L、以及连接在输出端与地之间的第二电感器L。图4B所示的移相电路提供θ＝-90°的相移，并具有被布置在输入端与输出端之间的串联电感器L，以及两个电容器C，一个连接在输入端与地之间，一个连接在输出端与地之间。

已知两个输入和输出移相电路的频率fo和阻抗Zo，则电容器的值C和电感器的值L确定为：

C = \frac{1}{ωZo}

L = \frac{Zo}{ω}

其中ω＝2πfo

图3示出根据本发明的实施例的Doherty放大器的详细电路图。在这个Doherty放大器的设计中，为提供所希望的正和负90°相移，FET的栅极寄生电容Cgs1、Cgs2和漏源寄生电容Cds1、Cds2分别合并到移相电路的输入端和输出端。

对于RF设计方面的技术人员来说，电感器与电容器的并联在特定频率上产生谐振是公知的事实。在谐振频率以下，并联阻抗的电抗部分具有正值，因此为电感性分量；在谐振频率以上，阻抗的电抗部分则具有负值，因此为电容性分量。当考虑上述主晶体管T2和峰值晶体管T1的寄生电容时，应该清楚的是，电感LC1至LC4与它们中的每一个并联，可以在所希望的频率上产生所要求的电感性或电容性响应，这个频率取决于特定的电感值。以这样的方式，可以创建一个在所希望频率上所希望的相移的移相电路。另外，有RF设计经验的人应清楚，器件的输入/输出阻抗的有功分量同时也将增加，因此提供较宽的频率响应和更恒定的阻抗。并联电感LC1至LC4可以通过半导体衬底顶部的连接线或集成的电感来实现。这些电感可以通过电容器C1至C4使DC电流与地隔离，从而为RF载波信号提供低阻抗。对于宽的视频波段/基带频率范围抑制来说，并联电感LC1至LC4与电容器C1至C4之间的连接点是提供栅极偏置电压或漏极电源电压的最佳连接点。

Doherty放大器的输入端以输入焊盘IBP的形式提供，Doherty放大器的输出端以输出焊盘OBP的形式提供。可选的电容器Ci连接在输入焊盘IBP与地之间，可选的电容器Co连接在输出焊盘OBP与地之间。峰值晶体管T1具有：栅极G1，经由可选的电感器L1连接至输入焊盘IBP；漏极D1，经由可选的电感器L2连接至输出焊盘OBP；以及源极S1，连接至地。主放大器T2具有：栅极G2，经由电容器Cin连接至峰值晶体管T1的栅极G1；漏极D2，经由电感器L3连接至峰值晶体管T1的漏极D1；以及源极S2。连接至地。可选地，可以将电容器C5与电感器L3串联布置。

电容器Ci和电感器L1在输入端处形成低通滤波器配置的附加阻抗变换器。电容器Co和电感器L2在输出端处形成低通滤波器阻抗变换器。

可选的电容器C1和电感器Lc1的串联布置，连接在栅极G1与地之间。可选的电容器C1是DC去耦电容器，具有载频阻抗，其相对于电感器Lc1的阻抗是可以忽略的。有这个电容器C1的优点是DC栅压Vg能经由低通滤波器施加至栅极G1。电感器Lc1的值可这样选择，使其与并联布置的栅-源电容器Ggs1一起获得工作频率上所希望的正电抗值。或者换句话说，可获得晶体管T1的电感性输入阻抗。

可选的电容器C2和电感器Lc2的串联布置，连接在栅极G2与地之间。可选的电容器C2是DC去耦电容器，具有载频阻抗，其相对于电感器Lc2的阻抗是可以忽略的。有这个电容器C2的优点是DC栅压Vg能经由低通滤波器施加至栅极G2。电感器Lc2部分地补偿栅-源电容器Ggs2。可以对电感器Lc2的值加以选择，以便在工作频率上获得晶体管T2的电感性输入阻抗。

晶体管T1和T2的这些电感性输入阻抗与电容器Cin的组合形成图2A所示的高通移相器配置。如果满足前述公式中表示的条件，则提供从晶体管T1的输入端至晶体管T2的输入端之间的正90°的相移。

可选的电容器C3和电感器Lc3的串联布置，连接在漏极D2与地之间。可选的电容器C3是DC去耦电容器，具有载频阻抗，其相对于电感器Lc3的阻抗是可以忽略的。有这个电容器C3的优点是DC漏极电压Vd能经由低通滤波器施加至漏极D2。如前所述，有效地与漏-源电容器Cds2并联的电感器Lc3用于将晶体管T2的输出阻抗调整到所希望的值。可以对电感器Lc3的值加以选择，以获得晶体管T2的电抗性(电容性)或电感性输出阻抗。电感器Lc3能利用连接线或芯片衬底上沉积的集成电路来实现。

可选的电容器C4和电感器Lc4的串联布置，连接在漏极D1与地之间。可选的电容器C4是DC去耦电容器，具有载频阻抗，其相对于电感器Lc4的阻抗是可以忽略的。上述操作与关于晶体管T2所讨论的电容器C3和电感器Lc3的操作相同。

+90度相移是通过移相电路PSI获得的，该移相电路PSI包括与图2A所示的电路相对应的电容器Cin和电感器Lc1及Lc2。-90度相移是通过移相电路PSO获得的，该移相电路包括电感器L3和电容器Cds1和Cds2，并形成图2B所示的电路。

图4是根据本发明的实施例的集成电路中的Doherty放大器的布局和结构。在这个实施例中，图3中的元件Lc3、C3、Lc4、C4未示出。这种情况对应于实际的LDMOST，其中电容器Cds2、Cds1具有提供2GHz频率上希望的负的/电容性电抗，以建立图2B配置中所示的阻抗变换器。Doherty放大器的基本积木块(building block)布局包括：峰值晶体管T1、主晶体管T2、电容器Cin、电感器L3(即连接线BW3)、以及补偿串置Lc1、C1和Lc2、C2。在基本上平行于FD所指示的箭头方向上延伸的项目沿第一方向FD延伸；在基本上平行于SD所指示的箭头方向延伸的项目沿第二方向SD延伸。箭头FD与SD基本上相互垂直。

峰值晶体管T1包括具有栅指F11和漏指F12的指状结构F1，两者都在第二方向SD上延伸，并且在第一方向FD上交错排列。栅指F11相互连接至GP1所指示的栅极焊接区。漏指F12相互连接至DP1所指示的漏极焊接区。通常，指状结构F1位于栅极焊接区GP1与漏极焊接区DP1之间。优选地，峰值晶体管T1的布局是对称的，即栅极焊接区GP1、漏极焊接区DP1和指状结构F1围绕沿第二方向SD延伸的同一直线是镜像对称的。可选地，一方面的栅极焊接区GP1和漏极焊接区DP1二者与另一方面的指状结构F1的重心CG1之间的距离相等。

主晶体管T2包括具有栅指F21和漏指F22的指状结构F2，两者都在第二方向SD上延伸，并且在第一方向FD上交错排列。栅指相互连接至GP2所指示的栅极焊接区。漏指相互连接至DP2所指示的漏极焊接区。通常，指状结构F2位于栅极焊接区GP2与漏极焊接区DP2之间。优选地，峰值晶体管T2的布局是对称的，即栅极焊接区GP2、漏极焊接区DP2和指状结构F2围绕沿第二方向SD延伸的同一直线是镜像对称的。可选地，一方面的栅极焊接区GP2和漏极焊接区DP2两者与另一面的指状结构F2的重心CG2之间的距离相等。

晶体管输入端处的信号的90度相移是由电容器Cin和电感器Lc1和Lc2所调谐的晶体管T1和T2的电感性输入阻抗一起实现的。电容器Cin位于在芯片上的栅极焊接区GP1和GP2之间。优选地，这个电容器Cin所占有的表面比每一栅极焊接区GP1、GP2所占有的面积大不了多少。这样可留有Lc1、C1和Lc2、C2串联布置的空间。Lc1、C1的串联布置包括电容器C1和电感器Lc1，Lc2、C2的串联布置包括电容器C2和电感器Lc2。

栅极焊接区GP1经由在第一方向FD上延伸的、并形成电感器L1的连接线BW1连接至集成电路的输入焊盘IBP。漏极焊接区DP1经由于同样在第一方向FD上延伸的、并形成电感器L2的连接线BW2连接至集成电路的输出焊盘OBP。尽管连接线BW1和BW2在同一方向上延伸，但它们的相互电-磁耦合最小，因为它们平行运行的区域最小。漏极焊接区DP1和DP2经由在第二方向SD上延伸的、并形成电感器L3的连接线BW3连接。因为连接线BW3基本上垂直于连接线BW1和BW2，所以它们的相互电-磁耦合最小。连接线BW1、BW2和BW3的长度可通过在芯片封装与芯片表面之间的自由空间内选择芯片表面以上的适当高度来进行调整。因此，很容易通过选择这些连接线BW1、BW2和BW3的最佳长度来对Doherty放大器的性能进行微调。

要注意，所示积木块是很紧致的，而且，如果要求Doherty放大器有较高的输出功率，可以很容易地将积木块平行地加到所示的积木块上。平行的意思是在第二方向上添加另一积木块。优选地，另一积木块与所示积木块相同。此外，优选地，连接每一积木块中的晶体管T1、T2漏极的连接线BW3对所有积木块来说位于同一直线上。

Doherty放大器可以在用于诸如无线通信、W-CDMA之类的无线通信的RF放大器或任何其他以高效率为重点的RF放大器中实现。

应该注意，上述实施例说明了本领域的技术人员将能够在不背离所附权利要求的范围的前提下设计出许多可替代的实施例，而非限制本发明。

在权利要求书中，括号中的任何附图标记决不构成对权利要求的限制。动词“包括”及其变化的使用，不排除与权利要求中所述不同的元件或步骤的存在。元件前面的冠词“一”或“一个”不排除存在多个这样的元件。本发明可借助于包括各种不同的元件的硬件以及借助于适当的可编程计算机来实现。列举若干装置的器件权利要求中，若干这些装置可用一个同一项目的硬件来实现。不过事实是，在相互不同的从属权利要求中陈述了某些措施，但不表示这些措施的组合不能被有利地利用。

Claims

1.一种集成Doherty放大器结构，包括：

-输入焊盘(IBP)；输出焊盘(OBP)；第一晶体管(T1)，形成Doherty放大器的峰值放大器级，并具有用于接收作为Doherty放大器的输入信号的第一输入信号(IS1)的控制输入端(G1)，以及用于在Doherty放大器的输出端提供已放大的第一输入信号(OS1)的输出端(D1)；第二晶体管(T2)，形成Doherty放大器的主放大器级，并具有用于接收第二输入信号(IS2)的控制输入端(G2)，以及用于提供已放大的第二输入信号(OS2)的输出端(D2)，其中，第一输入信号(IS1)的相位滞后第二输入信号(IS2)的相位90°，

-第一连接线(BW1)，形成第一电感(L1)，主要在第一方向上延伸，并被布置在输入焊盘(IBP)与第一晶体管(T1)的控制输入端(G1)之间，

-第二连接线(BW2)，形成第二电感(L2)，主要在第一方向上延伸，并被布置在输出焊盘(OBP)与第一晶体管(T1)的输出端(D1)之间，以及

-第三连接线(BW3)，形成第三电感(L3)，主要在基本上垂直于第一方向的第二方向上延伸，并被布置在第一晶体管(T1)的输出端(D1)与第二晶体管(T2)的输出端(D2)之间。

2.如权利要求1中所要求的集成Doherty放大器结构，其中，所述输入焊盘(IBP)和输出焊盘(OBP)位于第一和第二晶体管(T1、T2)的相对两侧。

3.如权利要求1或2中所要求的集成Doherty放大器结构，其中，所述第一晶体管(T1)包括由第一指(F11)与第二指(F12)交错形成的第一指状结构(F1)，其中所述第一指(F11)互相连接以接收第一输入信号(IS1)，所述第二指(F12)提供已放大的第一输入信号(OS1)，以及所述第一指(F11)和第二指(F12)两者都在第二方向上延伸，同时所述第一指(F11)和第二指(F12)在第一方向上交错排列。

4.如前述权利要求的任何一项中所要求的集成Doherty放大器结构，其中，所述第二晶体管(T2)包括由第一指(F21)与第二指(F22)交错形成的第二指状结构(F2)，其中所述第二指状结构(F2)中的第一指(F21)互相连接以接收第二输入信号(IS2)，所述第二指状结构(F2)中的第二指(F22)提供已放大的第二输入信号(OS2)，以及所述第二指状结构(F2)中的第一指(F21)和第二指(F22)两者都在第二方向上延伸，同时第一指(F21)和第二指(F22)在第一方向上交错排列。

5.如权利要求3和4中所要求的集成Doherty放大器结构，还包括输入电容器(Cin)，其被布置在第一晶体管(T1)的控制输入端(G1)与第二晶体管(T2)的控制输入端(G2)之间。

6.如权利要求5中所要求的集成Doherty放大器结构，其中：

-第一晶体管(T1)是第一场效应晶体管，其具有用于接收第一输入信号(IS1)的第一栅极(G1)以及用于提供已放大的第一输入信号(OS1)的第一漏极(D1)，

-第二晶体管(T2)是第二场效应晶体管，其具有用于接收第二输入信号(IS2)的第二栅极(G2)以及用于提供已放大的第二输入信号(OS2)的第二漏极(D2)，以及

-所述Doherty放大器按沿第二方向延伸的直线依次包括：第二漏极(D2)、第二指状结构(F2)、第二栅极(G2)、输入电容器(Cin)、第一栅极(G1)、第一指状结构(F1)、以及第一漏极(D1)，其中第一栅极(G1)和第二栅极(G2)经由输入电容器(Cin)相互连接。

7.如权利要求3和4、或5或6中所要求的集成Doherty放大器结构，其中，第一指状结构(F1)所覆盖的第一区域(A1)的重心和第二指状结构(F2)所覆盖的第二区域(A2)的重心位于沿第二方向上延伸的直线上。

8.如前述权利要求的任何一项中所要求的集成Doherty放大器结构，其中，第二电容器(C1)和第四电感器(Lc1)的串联布置(S1)连接至第一晶体管(T1)的控制输入端(G1)。

9.如前述权利要求的任何一项中所要求的集成Doherty放大器结构，其中，第三电容器(C2)和第五电感器(Lc2)的串联布置连接至第二晶体管(T2)的控制输入端(G2)。

10.一种Doherty放大器电路，包括：

-第一晶体管(T1)，其形成Doherty放大器的峰值放大器级，并具有用于接收作为Doherty放大器输入信号的第一输入信号(IS1)的控制输入端(G1)，以及用于在Doherty放大器的输出端提供已放大的第一输入信号(OS1)的输出端(D1)；第二晶体管(T2)，其形成Doherty放大器的主放大器级，并具有用于接收第二输入信号(IS2)的控制输入端(G2)，以及用于提供已放大的第二输入信号(OS2)的输出端(D2)，其中，第一输入信号(IS1)的相位滞后第二输入信号(IS2)的相位90°，

-输入电容器(Cin)，被布置在第一晶体管(T1)的控制输入端(G1)与第二晶体管(T2)的控制输入端(G2)之间，

-电感器(Lc1)和电容器(C1)的第一串联布置(S1)，被布置在第一晶体管(T1)的控制输入端(G1)与第一基准电平之间，

-电感器(Lc2)和电容器(C2)的第二串联布置(S2)，被布置在第二晶体管(T2)与第二基准电平之间，

-输出电感(L3)，连接在第二晶体管(T2)的输出端(D2)与第一晶体管(T1)的输出端(D1)之间，

-第一连接线(BW1)，其形成第一电感(L1)，主要在第一方向上延伸，并被布置在输入焊盘(IBP)与第一晶体管(T1)的控制输入端(G1)之间，

-第二连接线(BW2)，其形成第二电感(L2)，主要在第一方向上延伸，并被布置在输出焊盘(OBP)与第一晶体管(T1)的输出端(D1)之间，以及

-第三连接线(BW3)，其形成第三电感(L3)，主要在基本上垂直于第一方向的第二方向上延伸，并被布置在第一晶体管(T1)的输出端(D1)与第二晶体管(T2)的输出端(D2)之间，

其中，所述输入焊接区(IBP)被布置为接收第一输入信号(IS1)，以及所述输出焊接区(OBP)被布置为提供Doherty放大器的输出信号。

11.如权利要求10中所要求的Doherty放大器电路，还包括与第三电感器(L3)串联布置的另一电容器(C5)。

12.如权利要求10中所要求的Doherty放大器电路，其中，第一晶体管(T1)和第二晶体管(T2)具有不同的尺寸。

13.如权利要求12中所要求的Doherty放大器电路，其中，第一晶体管(T1)大于第二晶体管(T2)。