CN101411068B - Pll装置 - Google Patents

Pll装置 Download PDF

Info

Publication number
CN101411068B
CN101411068B CN2007800109642A CN200780010964A CN101411068B CN 101411068 B CN101411068 B CN 101411068B CN 2007800109642 A CN2007800109642 A CN 2007800109642A CN 200780010964 A CN200780010964 A CN 200780010964A CN 101411068 B CN101411068 B CN 101411068B
Authority
CN
China
Prior art keywords
phase difference
signal
data
voltage
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800109642A
Other languages
English (en)
Other versions
CN101411068A (zh
Inventor
大西直树
岩松俊一
盐原毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN101411068A publication Critical patent/CN101411068A/zh
Application granted granted Critical
Publication of CN101411068B publication Critical patent/CN101411068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种PLL装置，其目的在于在使来自电压控制振荡部的频率信号与来自外部的基准频率信号同步并加以输出的PLL装置中，即使在来自外部的基准频率信号中发生了不良，也能够抑制频率的变动。作为具体的解决方法，对来自外部的基准频率信号的信号电平进行监视，在该信号电平在设定范围内时，使用由相位差数据制作单元制作的与相位差相关的数据进行PLL控制，在上述信号电平偏离设定时，识别为信号的供给被停止或发生了异常，切换至存储在存储部中的与相位差相关的数据、例如存储的最新的数据或预先制作的数据，进行PLL控制。

Description

PLL装置
技术领域
本发明涉及使来自电压控制振荡部的频率信号与来自外部的基准频率信号同步并输出的PLL(锁相环：Phase Locked Loop)装置。
背景技术
在移动通信和地上数字播放等的基站，对于频率基准信号要求较高的频率稳定度。另一方面，标准信号能够通过铯频率标准振荡器、铷频率标准振荡器等得到，由于它们的标准信号一般都很昂贵，所以在各基站分配使用标准信号。分配的标准信号例如被用作PLL电路的相位比较的参考信号，从该PLL电路例如得到必需的频率的基准时钟信号等基准信号。
如图14所示，PLL电路一般在相位比较器104中对标准信号101、和以分频电路103将电压控制振荡器(Voltage Controlled Oscillator)102的输出信号分频后的信号进行比较，从电荷泵(charge pump)105得到与该相位差相应的信号，将其输出通过环路滤波器106供向电压控制振荡器102，这样进行PLL控制，生成高精度的信号。
然而，当从外部导入的标准信号(外部的基准频率信号)消失时，输出频率跳跃，在PLL电路被用于播放站的发送装置的情况下，例如，即使该消失为瞬间的消失，在相对于发送图像使电压控制振荡器与标准信号同步的情况下，不依靠外部信号地进行电压控制，由于电压控制的频率稳定性不太高，所以会产生播放的不匹配。
作为标准信号的消失的原因，能够列举电缆的劣化、电缆的接头的连接不良、检修的操作人员误接触了不应该接触的地方等。进而，除了标准信号的消失，还有因电缆的劣化而引起标准信号的电平下降的情况，这种情况下，不能取出本来的相位差，也存在输出频率混乱的问题。
但是，例如对于基站的频率基准信号，日益要求高的精度。例如本发明者正在对具有1Hz以下的频率分辨率的合成器(synthesizer)进行开发，这种装置对于基准时钟信号要求极高的频率稳定度，现有的PLL电路难以满足这种要求。
而且，在专利文献1中，记载有以下技术：在PLL电路中，根据相位比较结果通过频率调整计算电路以使得相位差为零的方式输出控制值，并将该控制值定期地写入存储器，以该被写入的控制值为中心，根据预先求得的+控制值和-控制值求取控制范围的上限、下限，这样，即使基准时钟的稳定度恶化，同步时钟也能够正确地被输出。该技术与本发明同样地采用将PLL环的中间计算值存储于存储器，并读出该值的结构，但是与本发明相比，目的和该结构的构成方法完全不同，也不能解决上述问题。
专利文献1：日本特开2002-353807号公报
发明内容
本发明是鉴于上述问题而完成的，其目的在于提供即使来自外部的基准频率信号发生了不良，也能够抑制频率的变动的PLL装置。
本发明的PLL装置的特征在于，包括：
振荡输出与被供给的控制电压对应的频率的频率信号的电压控制振荡部；
取出来自外部的基准频率信号的相位与来自电压控制振荡部的频率信号的相位的相位差，作为数字值求取与该相位差相关的数据的相位差数据制作单元；
输出用于根据与该相位差相关的数据生成控制电压的控制电压用信号的输出单元；
根据上述控制电压用信号将控制电压供向电压控制振荡部的模拟电路；
存储有与上述相位差相关的数据的存储部；
用于监视来自外部的基准频率信号的信号电平的监视单元；和
切换单元，其在被该监视单元监视的信号电平在设定范围内时，将由相位差数据制作单元制作的与相位差相关的数据供向输出单元，在被监视单元监视的信号电平偏离设定电平设定范围时，将上述存储部中存储的与相位差相关的数据供向输出单元。
在本发明中，所谓“与相位差相关的数据”，例如相当于与由应用于历来的PLL装置中的相位比较部取出的二者的相位差相当的数据，但除了相位差本身之外，还存在包括相位差的变化量的情况。本发明者开发了新的方式的PLL装置，关于其具体内容在后述的实施方式中进行说明，在此情况下，相位差数据制作单元包括：根据来自电压控制振荡部的频率信号，对来自外部的基准频率信号进行取样并将取样值作为数字信号输出的模拟/数字变换部；通过正交变换部对上述数字信号进行正交变换处理，取出复数表示与上述频率信号和标准信号的相位差相当的相位的矢量时的实数部分以及虚数部分的正交变换部；和根据通过该正交变换部得到的上述实数部分和虚数部分的各时间序列数据计算矢量的角速度的角速度计算部，与上述相位差相关的数据，是通过角速度计算部计算出的与上述相位差的变化量对应的矢量的角速度。而且，所谓被存储部存储的由角速度计算部计算出的角速度，并不限于角速度的计算值，例如还包括该计算值的积分值等。
作为本发明的更具体的方式，在上述信号电平在设定范围内时，由相位差数据制作单元制作的与相位差相关的数据被供给到输出单元，并被存储于存储部，这样，在存储部中存储与最新的相位差相关的数据，在上述信号电平偏离设定电平设定范围时，能够使得存储在存储部中的数据被供向输出部。而且，作为存储在所述存储部中的与相位差相关的数据，也可以是预先在外部制作的数据，例如是在制造装置时由操作者制作的数据。
作为上述输出单元的例子，能够列举以对应于与上述相位差相关的数据的占空(duty)比输出脉冲串的脉冲宽度调制部。
本发明具有以下效果：其监视来自外部的基准频率信号的信号电平，在该信号电平在设定范围内时，使用由相位差数据制作单元制作的与相位差相关的数据，进行PLL装置控制，在上述信号电平偏离设定范围时，例如在高于上限值或低于下限值时，识别为信号的供给被停止或为过输入(电平以上)，切换到存储在存储部中的与相位差相关的数据、例如存储的最新数据或预先制作的数据，进行PLL控制，由此，即使在来自外部的基准频率信号中发生了不良，也能够抑制频率的变动。
附图说明
图1是表示本发明的PLL装置的概略的框图。
图2是表示本发明的PLL装置的实施方式的整体结构的框图。
图3是表示外部的基准频率信号与电压控制振荡部的频率信号的相位差、和具有该相位差的矢量的关系的说明图。
图4是表示在上述实施方式中使用的补正处理部的结构图。
图5是表示矢量延缓时发成检测误差的情况的说明图。
图6是表示在相前后的时刻取样的矢量的相位差(角速度)的说明图。
图7是表示在上述实施方式中使用的角速度计算部的结构图。
图8是表示PWM控制部的输出与OCXO的输入电压的关系的说明图。
图9是表示PWM的输入值与OCXO的输入电压的关系的特性图。
图10是表示外部的基准频率信号与电压控制振荡部的频率信号的相位差不变时的取样的状态与矢量的说明图。
图11是表示外部的基准频率信号与电压控制振荡部的频率信号的相位差变化时的取样的状态与矢量的说明图。
图12是表示外部的基准频率信号正常的情况下和消失的情况下的各自的PLL装置的动作的流程图。
图13是表示不实施本发明的情况下的OCXO的频率稳定度特性的特性图。
图14是表示实施本发明的情况下的OCXO的频率稳定度特性的特性图。
图15是表示现有的PLL装置的框图。
具体实施方式
本发明也可以应用于现有的PLL装置中，但在本实施方式中，对应用于根据本发明者开发的新的原理而动作的PLL装置的例子进行说明。首先参照图1，对本发明的动作原理简单地进行概略的说明。在此例中，根据来自外部的标准信号，例如通过铯频率标准振荡器、铷频率标准振荡器等得到的作为标准信号的例如10MHz的正弦波信号，得到40MHz的例如为矩形波的频率信号。该频率信号并不限于矩形波，也可以是正弦波信号。本发明的动作原理如下所述。首先，利用从电压控制振荡器例如带恒温槽的水晶振荡器(OCXO)1得到的40MHz的矩形波的频率信号，通过A/D(模拟/数字)变换部11对标准信号进行取样，得到数字信号。
接着，通过正交变换部2对该数字信号进行正交变换处理，取出表示标准信号与来自电压控制振荡部1的频率信号(以下也称为时钟信号)的相位差的实数部分(实数轴成分(I))及虚数部分(虚数轴成分(Q))，即取出复数表示与上述相位差相当的相位的矢量时的实数部分(I)及虚数部分(Q)。然后，通过角速度计算部3对上述矢量的角速度进行计算(检测)，利用电压输出部4生成与该角速度对应的控制电压(直流电压)，电压控制振荡部1输出与该控制电压相对应的频率信号。因此，当上述标准信号与电压控制振荡部1的频率信号的相位差发生变化时，由于上述矢量旋转，所以，以制止该旋转的方式水晶振荡器的输出频率被控制。即，图1的电路构成PLL，当上述相位差被锁定时，如果标准信号稳定于10MHz处，则电压控制振荡部1的频率信号也稳定于40MHz。
而且，通常将由角速度计算部3计算出的矢量的角速度(上述相位差的变化量)输出至电压输出部4，但是，在判断标准信号消失时，切换开关部3，将存储部7内存储的矢量的角速度输出至电压输出部4。
以下，对本发明的实施方式进行详细的说明。在图2中，由虚线包围的20所示的部分设置于计算机的内部，直至生成后述的PWM信号的部位为止由软件执行。关于正交变换部(载波除去部carrierremove)2，因为在此例中来自标准信号10和电压控制振荡部1的频率信号分别为10MHz和40MHz，是1：4的关系，所以通过对来自A/D变换部11的数字信号按顺序乘以+1、+1，能够取出上述实数部分(I)和虚数部分(Q)的组，接着再按顺序乘以-1、-1，能够取出上述实数部分(I)和虚数部分(Q)的组，重复进行该计算处理，能够监视来自标准信号10和电压控制振荡部1的频率信号的相位差。
在图3中表示该计算的情况，令取样的时刻相对于标准信号10延迟θ，在频率的关系维持1：4的情况下，如图3(a)所示，取样的时刻如符号“○”所示。因此，如图3(b)所示，对最初的2个取样值分别乘以+1的值的组成为从I轴(实数轴)偏离-θ相位的矢量的实数部分和虚数部分。而且，对随后的2个取样值分别乘以-1的值的组成为从I轴(实数轴)偏离-θ相位的矢量的实数部分和虚数部分。即，如果在这些取样之间上述相位差θ为一定，则上述矢量停止。
在此例中为了进行上述的计算，正交变换部2以下述方式构成：根据来自电压控制振荡部1的频率信号按顺序切换开关21，并在被切换的一条线上，通过乘法部22对A/D变换部11的输出交替地乘以+1和-1，由此取得上述实数部分，而且，在被切换的另一条线上，通过乘法部23对A/D变换部11的输出交替乘以+1和-1，由此取得上述虚数部分。
在正交变换部2的后端设置有滤波器24。该滤波器24具有除去高次谐波的功能。
在滤波器24的后段设置有用于对作为上述矢量的实数部分的I值和作为矢量的虚数部分的Q值分别进行补正处理的补正处理部5。该补正处理部5进行以下处理，通过分别以矢量的标量对上述I值与Q值进行除法计算，求出矢量的每单位长度的I值和Q值。即，以下述方式构成，如图4所示，将符号V分配给矢量，补正处理部5将I值和Q值分别平方后相加，计算其和的平方根，求取矢量V的标量|V|，以|V|对I值和Q值进行除法计算。
这样补正I值和Q值的理由如下。在此实施方式中，在对矢量V旋转了多少(相位差变化了多少)进行计算时，如图5所示，利用包含矢量ΔV的因子进行评价，其中，该矢量ΔV连接由第n个取样求得的矢量V(n)与由第n-1个取样求得的矢量V(n-1)。因此，例如在由于标准信号的波形波动等而使矢量发生所谓的拖延，ΔV成为ΔV’时，存在ΔV与矢量的旋转量Δφ之间的对应关系破坏，矢量的角速度的检测值的可靠性降低的问题。因此，通过如上所述那样进行补正处理，因为各时刻的I值和Q值作为与矢量的单位长度对应的值一致，所以能够排除矢量的延缓的影响。
而且，如图2所示，在上述补正处理部5的后段设置有用于求取矢量的角速度的角速度计算部6。该角速度计算部6因为具有求取矢量的角速度的功能，所以结果具有检测上述相位差的最终变化量的功能。参照图6和图7对角速度计算部6进行说明，如图6所示，令通过第n-1个取样求得的矢量V(n-1)与通过第n个取样求得的矢量V(n)＝V(n-1)+ΔV所构成的角度Δφ为定值K，如果矢量的角速度(频率)比取样频率足够小，则能够以式(4)进行近似。其中，Δφ是V(n)的相位φ(n)与V(n-1)的相位φ(n-1)的差，而且，imag是虚数部分，conj{V(n)}是V(n)的共轭矢量。
Δφ＝K·imag[ΔV·conj{V(n)}]  ……(1)
这里，关于I值与Q值，如果与第n个取样相对应的值分别是I(n)与Q(n)，则ΔV与conj{V(n)}用复数表示时，可以分别由式(2)与式(3)所表示。
ΔV＝ΔI+jΔQ                   ……(2)
conj{V(n)}＝I(n)-jQ(n)        ……(3)
式中，ΔI为I(n)-I(n-1)，ΔQ为Q(n)-Q(n-1)。将式(2)和式(3)代入式(1)并整理，Δφ由式(4)表示。
Δφ＝ΔQ·I(n)-ΔI·Q(n)        ……(4)
上述角速度计算部6进行该式(7)的计算，求取Δφ的近似值，其结构如图7所示。如果令已输入角速度计算部6的I值为作为与第n个取样对应的值的I(n)，则在寄存器61中保存有与一个之前的时刻的第n-1个取样对应的I(n-1)，在对照电路部62对它们进行对照，取出I(n)与I(n-1)的差分ΔI，将I(n)和ΔI输入计算部65。而且，对于Q值，也通过寄存器63和对照电路部64进行同样的处理，并将Q(n)和ΔQ输入计算部65。然后，在计算部65进行式(4)的计算，求取Δφ。具体而言，计算部65的计算结果作为Δφ被评价。
此处，如果求得矢量V(n-1)与V(n)，则求取其之间的角度Δφ的方法或评价方法能够使用各种数学方法，本发明并不限于上述方法。
回到图2，在上述角速度计算部6的后段依次设置有：对在角速度计算部6计算出的角速度进行积分的积分电路部71；用于对来自该积分电路部71的积分值进行平滑化处理的滞后超前滤波器(lag leadfilter)72；和根据来自该滞后超前滤波器72的输出值输出被进行PWM控制后的脉冲串的PWM控制部73。其中，关于图2的开关部3等在后面进行叙述。PWM控制部73具有根据来自滞后超前滤波器72的输出值占空(duty)比输出被控制后的脉冲串的功能，例如每100ms输出与上述输出值对应的占空比的脉冲串。
在PWM控制部73的后段设置有模拟环滤波器12，该模拟环滤波器12发挥对来自PWM控制部73的脉冲串进行积分，平滑化为直流电压，并供向水晶振荡器1的控制端子的作用。PWM控制部73和模拟环滤波器12与图1相对应时，相当于电压输出部4。
这里，对PWM控制部73和模拟环滤波器12进行更具体的说明，如图8所示，例如如果矢量的角速度为0(如果上述相位差不变化)，则根据来自滞后超前滤波器72的输出值，从PWM控制部73仅输出例如100ms的占空比为50％的脉冲串。如果令该脉冲串的电平为4V，则模拟环滤波器12的输出电压、即水晶振荡器1的输入电压为与50％对应的+2V。而且，当矢量旋转时，就从PWM控制部73输出与该角速度对应的占空比的脉冲串。PWM控制部73的输入值与模拟环滤波器12的输出值的关系例如能够如图9所示。在图9中，横轴为与矢量旋转的角度对应的值。
以上，该实施方式中的从正交变换部2至积分电路部71的框，相当于权利要求的范围中的“取出来自外部的基准频率信号的相位与来自电压控制振荡部的频率信号的相位的相位差，将与该相位差相关的数据作为数字值而求取的相位差数据制作单元”，由角速度计算部6计算出的角速度、即上述相位差的变化量，相当于“与该相位差相关的数据”。而且，对该相位差的变化量进行积分并输出，该积分值也相当于相位差的变化量，认为没有必要在积分电路部71的输入输出侧改变用语。
而且，在上述积分电路部71与滞后超前滤波器72之间设置有开关部3，该开关部3用于在上述积分电路部71与CPU接口(interface)81之间切换输入滞后超前滤波器72的信号。CPU接口81与CPU83连接，将通过CPU83从非易失性存储器84读出的数据经CPU接口81供向开关部3。
而且，还设置有用于进行该开关部3的切换的电平监视部82。在上述的补正处理部5中，如图4所示那样求取矢量V的标量|V|，对应于标量|V|的(I2+Q2)的平方根与来自外部的作为基准频率信号的标准信号10的振幅对应。于是，电平监视部82监视I2+Q2的值，当该值在设定范围内时被发送所希望的振幅的标准信号，将滞后超前滤波器72的输入切换到上述积分电路部71一侧；当I2+Q2的值在设定范围之外时，判断标准信号的振幅发生了异常或标准信号消失，并将滞后超前滤波器72的输入切换到上述非易失性存储器84一侧。在图2中，虽然以通过开关部3进行切换的方式记载，但由于是通过软件进行处理，所以实际上是切换数据的读出。而且，电平监视部82中的电平判断的阈值由设定范围的下限值和上限值构成，下限值和上限值例如分别被设定为-5dB和+5dB，该阈值与由系统判断为异常的电平对应地变化。
此处，对非易失性存储器84内的数据进行叙述，当开关部3切换到积分电路部71一侧时，积分电路部71的积分值被存入滞后超前滤波器72内的寄存器中，滞后超前滤波器72根据该寄存器内的数据进行处理。而且，该寄存器内的数据经由CPU接口81和CPU83被写入非易失性存储器84。写入非易失性存储器84的数据例如是3字节的大小，该数根据内部计算的位(bit)数而变化。而且，在非易失性存储器84中依次废弃旧的数据，写入最新的数据。
如上所述，将此实施方式的结构框图化并进行了说明，但实际的计算或数据处理通过软件执行。
接着，对上述实施方式的作用加以叙述。来自电压控制振荡部1的为矩形波或正弦波的40MHz的频率信号对来自外部的10MHz的标准信号进行取样，将取样值供向正交变换部2。如上所述，在正交变换部2中利用40MHz的时钟将开关21交替切换至I值侧与Q值侧，因此能够利用20MHz的时钟取出I值与Q值的组。该I值和Q值相当于该矢量V的实数轴成分和虚数轴成分，其中，该矢量V为在复数平面上表示具有来自电压控制振荡部1的40MHz的频率信号与10MHz的标准信号的相位差θ的矢量时的矢量。而且，该I值和Q值分别被滤波器24进行除去高频成分的处理，接着在补正处理部5中，如上所述那样进行由I值和Q值决定的矢量V的补正处理(参照图4、图5)。然后，如图7所示那样，根据该I值和Q值的时间序列数据，在角速度计算部6求取矢量V的角速度Δφ。在此情况下，由于Δφ足够小，按照sinΔφ＝Δφ处理，所以利用连接某一时刻的矢量V(n-1)与下一时刻(该时刻是20MHz的时钟的时刻)的矢量V(n)的矢量ΔV的长度评价角速度Δφ。
另一方面，如上所述，利用电平监视部82将I2+Q2的值作为评价值监视标准信号的信号电平，如果I2+Q2的值在设定范围内，则认为标准信号被正常地供给，开关部3切换在积分电路部71一侧。因此，被积分电路部71积分的角速度Δφ的积分值被输出至滞后超前滤波器72，并被进行平滑化处理，在PWM控制部73中生成与该值对应的占空比的脉冲串。该脉冲串通过模拟环滤波器被进行积分，生成作为控制电压的直流电压，利用该直流电压对电压控制振荡部1的输出频率进行控制。
现在，假定来自外部的标准信号稳定于10MHz处，在电压控制振荡部1的输出频率为40MHz的情况下，如图3(a)所示，标准信号的一个周期中的4个取样点分别位于相对于0度、90度、180度、270度相位偏差θ的位置。因此，在此情况下，标准信号与电压控制振荡部1的频率信号的相位差θ为一定，如图3(b)所示，上述矢量V停止。这里，如果为了简化图面的记载，以θ为0进行说明，则当上述相位差为0并一定时，取样的时刻如图10(a)所示，I值、Q值的组为(0、1)，矢量V相对于实数轴停止在90度的位置。因此，由于矢量V的角速度为0，所以从PWM控制部73输出占空比为50％的脉冲串，电压控制振荡部1被供给2V的电压，其输出频率为40MHz。
此处，如果令电压控制振荡部1的输出频率低于40MHz，则如图11(a)所示，至今为止为0度、90度、180度、270度的取样的时刻成为0度、Δφ、90度+2Δφ、180度+3Δφ、270度+4Δφ，矢量V如图11(b)所示那样开始以角速度Δφ向右旋转。其中，因为以20MHz的时钟的时刻取出矢量，所以角速度为Δφ/25ns，为了方便记做Δφ。于是，上述占空比与该角速度Δφ对应地变大，电压控制振荡部1的输入电压增加，其输出频率增加与角速度Δφ、即相位差的变化量Δφ对应的量，这样，电压控制振荡部1的输出频率就被锁定为40MHz。
另一方面，当标准信号因故障而不被输入时，因为I2+Q2的值为设定值之外，即变得低于下限值，所以电平监视部82将开关部3切换到非易失性存储器84一侧。如上所述，由于非易失性存储器84中写入有至今为止的最新的数据，即角速度Δφ的积分值的时间序列数据，所以能够读出该最新的数据，供向滞后超前滤波器72。
在图12中，表示使标准信号的信号电平的大小与非易失性存储器84及滞后超前滤波器72的数据处理对应的流程。即，关于在此之前的运行状态，利用程序判断正在以下述模式中的哪一个进行处理：使用积分电路部71的积分值的通常模式、和使用非易失性存储器84内的数据的内部数据使用模式(步骤S1)。例如，设定为在装置启动时以通常模式开始。该模式能够通过标志(flag)等识别。而且，当判断在以通常模式运行时，通过电平监视部82判断标准信号的电平是否在设定范围内(步骤S2)，如果在设定范围内，则识别为通常模式(步骤S3)，将来自积分电路部71的积分值、即滞后超前滤波器72内的寄存器中保存的数据存储于非易失性存储器84(步骤S4)，并在滞后超前滤波器72中进行处理(步骤S5)。
此外，当在步骤S2中判断标准信号的电平偏离设定范围时，从非易失性存储器84读出数据，将读出的数据供向滞后超前滤波器72(步骤S7和S9)。进一步返回到步骤S1，由于此时是内部数据使用模式，所以进入步骤S10，通过电平监视部82判断标准信号的电平是否在设定范围内。在此情况下，由于标准信号的电平小于下限值，所以进入步骤S7，以下依次从非易失性存储器读出数据。即，由于在滞后超前滤波器72的寄存器内总保存最新的数据，所以通过停止来自积分电路部71的输出，以后循环地读出寄存器内的数据，由此能够使用最新的数据。
这里，当标准信号的供给恢复且其电平在设定范围内时，从步骤S10进入步骤S3，积分电路部71的积分值取代非易失性存储器84内的数据，被供向滞后超前滤波器72。在以上这样的一连串的动作中，当标准信号的信号电平偏离设定范围时，在未图示的显示部中进行与标准信号的消失或异常对应的显示；当标准信号的信号电平恢复到设定范围内时，进行与恢复对应的显示。
根据上述实施方式，将与来自外部的作为基准频率信号的标准信号和来自电压控制振荡部1的时钟的相位差的变化量对应的最新数据存入作为存储部的非易失性存储器84，当判断标准信号的信号电平偏离设定范围时，认为标准信号的供给已被停止或在标准信号中发生了异常，于是停止角速度计算值(相位差的变化量)的积分值的输出，改变为切换至存储在存储部中的最新数据，进行PLL控制，因此即使在标准信号中产生了不良，也能够抑制频率的变动，例如能够稳定地进行移动体基站、广播站的信号的发送。
此外，在本发明中，例如也可以构成为从CPU83一侧强制地切换开关部3，在这种情况下有以下的优点。积分电路部71的输出值有因作为电压控制振荡部1的OCXO的频率的经时变化而改变的情况，但如果将积分电路部71的输出值预先存储于非易失性存储器84，则在装置的电源被切断并再启动时，从非易失性存储器84读出数据，写回滞后超前滤波器72内的寄存器，由此能够恢复到电源断开时的状态，即，能够从最新调整状态再启动，能够降低频率误差。而且，即使在来自外部的标准信号被切断的情况下，也能够恢复到电源断开时的状态。
进一步，因为能够通过变更非易失性存储器84内的数据而变更电压控制振荡部1的振荡频率，所以能够以设定数据这种软件操作进行制造阶段中的单体频率调整。
在上述例子中，在非易失性存储器84中存储来自积分电路部81的最新的数据。该方法具有能够原样地使用滞后超前滤波器72内的寄存器内的数据的优点，但在本发明中，也可以预先制作与来自积分电路部81的时间序列数据对应的适当的数据，将其存储于非易失性存储器84，由滞后超前滤波器72读出该数据。或者，也可以预先制作与来自滞后超前滤波器72的时间序列数据对应的适当的数据，将其存储于非易失性存储器84，关于该数据，当判断标准信号的电平偏离设定范围时，代替来自滞后超前滤波器72的输出，使用来自非易失性存储器84的数据用于输入PWM控制部73的数据。
这里，对上述实施方式中的PLL控制方式的优点进行说明，该装置在A/D变换部11根据来自电压控制振荡部1的频率信号对来自外部的标准信号进行取样，对其取样值进行正交处理，得到上述的矢量，并监视该矢量。因此，由于以数字值处理来自电压控制振荡部1的频率信号和标准信号的相位差，所以通过调整其位数，能够高精度地使相位差一定，如果标准信号具有较高的频率稳定度，就能够得到具有极高的频率稳定度的所希望的频率的频率信号。
图12表示OCXO的频率稳定度特性，OCXO在短时间内虽然稳定性好，但随着时间的经过稳定度有变坏的倾向。对此相比，通过将OCXO组合在上述实施方式中，如图13所示，可知，长期稳定度也能够如短期稳定度那样变得良好。
此外，在本发明中，标准信号的频率与电压控制振荡部的输出频率不限于1：4。该比例虽然能够任意设定，但必须满足电压控制振荡部的输出频率为标准信号的频率的2倍以上。即使在二者的频率为1：4以外的情况下，通过根据取样定理选择频率，也能够求取I值和Q值。即，一般而言，正交变换部(载波除去部)对于利用来自A/D变换部11的数字信号而被特定的正弦波信号，利用频率为ω0t/2π(角速度为ω0t)的正弦波信号进行正交检波，能够取出以利用A/D变换部11的数字信号而被特定的频率信号的频率与检波中所使用的正弦波信号的频率的差的频率旋转的矢量。更具体而言，能够取出复数表示该矢量时的实数部分和虚数部分。具体而言，载波除去部由将A/D变换部11的输出线分支，对上述正弦波信号乘以cos(ω0t)的乘法部、对上述正弦波信号乘以-sin(ω0t)的乘法部、和在这些乘法部的后段分别设置的低通滤波器构成。
本发明还能够应用于现有的PLL装置。例如在图15所示的PLL电路中，以数字处理进行与相位比较器104的后段的电荷泵105相当的处理，将在数字处理部内与相位比较器104的相位比较值相当的数字值的最新数据存储于存储部。然后，例如对外部时钟(标准信号)的信号电平进行监视，在该电平变小时，与之前的实施方式同样地使用存储部内的数据，将与该数据对应的控制电压供向电压控制振荡部102。在这种情况下，权利要求范围内的所谓“与相位差相关的数据”是指与相位差相当的数据。

Claims (4)

1.一种PLL装置，其特征在于，包括：
振荡输出与被供给的控制电压对应的频率的频率信号的电压控制振荡部；
取出来自外部的基准频率信号的相位与来自电压控制振荡部的频率信号的相位的相位差，作为数字值求取与该相位差相关的数据的相位差数据制作单元；
输出用于根据与该相位差相关的数据生成控制电压的控制电压用信号的输出单元；
根据所述控制电压用信号将控制电压供向电压控制振荡部的模拟电路；
存储有与所述相位差相关的数据的存储部；
用于监视来自外部的基准频率信号的信号电平的监视单元；和
切换单元，其在被该监视单元监视的信号电平在设定范围内时，将由相位差数据制作单元制作的与相位差相关的数据供向输出单元，在被监视单元监视的信号电平偏离设定电平设定范围时，将所述存储部中存储的与相位差相关的数据供向输出单元，
相位差数据制作单元包括：
根据来自电压控制振荡部的频率信号，对来自外部的基准频率信号进行取样并将取样值作为数字信号输出的模拟/数字变换部；
通过正交变换部对所述数字信号进行正交变换处理，取出复数表示与所述频率信号和所述基准频率信号的相位差相当的相位的矢量时的实数部分和虚数部分的正交变换部；和
根据通过该正交变换部得到的所述实数部分和虚数部分的各时间序列数据计算矢量的角速度的角速度计算部，
与所述相位差相关的数据，是通过角速度计算部计算出的与所述相位差的变化量对应的矢量的角速度。
2.如权利要求1所述的PLL装置，其特征在于：
在所述信号电平在设定范围内时，由相位差数据制作单元制作的与相位差相关的数据被供向输出单元并被存储于存储部，这样，在存储部中存储与最新的相位差相关的数据，在所述信号电平从设定电平设定范围偏离时，存储在存储部中的数据被供向输出部。
3.如权利要求1所述的PLL装置，其特征在于：
与所述相位差相关的数据，是与来自外部的基准频率信号的相位和来自电压控制振荡部的频率信号的相位的相位差相当的数据。
4.如权利要求1所述的PLL装置，其特征在于：
所述输出单元是以对应于与所述相位差相关的数据的占空比输出脉冲串的脉冲宽度调制部。
CN2007800109642A 2006-03-31 2007-03-30 Pll装置 Active CN101411068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP100614/2006 2006-03-31
JP2006100614A JP4356946B2 (ja) 2006-03-31 2006-03-31 Ｐｌｌ装置
PCT/JP2007/057693 WO2007114501A1 (ja) 2006-03-31 2007-03-30 Ｐｌｌ装置

Publications (2)

Publication Number Publication Date
CN101411068A CN101411068A (zh) 2009-04-15
CN101411068B true CN101411068B (zh) 2011-08-24

Family

ID=38563759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800109642A Active CN101411068B (zh) 2006-03-31 2007-03-30 Pll装置

Country Status (6)

Country Link
US (1) US7755436B2 (zh)
EP (1) EP2003780B1 (zh)
JP (1) JP4356946B2 (zh)
KR (1) KR101024796B1 (zh)
CN (1) CN101411068B (zh)
WO (1) WO2007114501A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356947B2 (ja) * 2006-03-31 2009-11-04 日本電波工業株式会社 Ｐｌｌ装置
US8386829B2 (en) * 2009-06-17 2013-02-26 Macronix International Co., Ltd. Automatic internal trimming calibration method to compensate process variation
JP5458719B2 (ja) 2009-07-24 2014-04-02 日本電気株式会社 クロック同期システムと通信装置と方法とプログラム
TWI404341B (zh) * 2009-12-31 2013-08-01 Realtek Semiconductor Corp 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法
US8330509B2 (en) * 2010-04-12 2012-12-11 Intel Mobile Communications GmbH Suppression of low-frequency noise from phase detector in phase control loop
KR20150081848A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 패널의 구동 전압 발생 방법 및 이를 수행하는 표시 장치
US9602113B2 (en) * 2014-08-27 2017-03-21 Qualcomm Incorporated Fast frequency throttling and re-locking technique for phase-locked loops
CN109088633B (zh) * 2018-09-20 2021-12-03 郑州云海信息技术有限公司 一种脉冲产生器、脉冲产生方法及电子设备
CN109584773B (zh) * 2018-12-24 2022-04-01 惠科股份有限公司 时序控制方法、时序控制芯片和显示装置
CN110932719B (zh) * 2019-11-29 2021-11-23 深圳市皓文电子有限公司 开关电源的时钟信号切换方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2112236A (en) * 1981-11-03 1983-07-13 Telecommunications Sa Digital device for clock signal synchronization
JP2005109551A (ja) * 2003-09-26 2005-04-21 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
CN1711694A (zh) * 2002-11-21 2005-12-21 索尼爱立信移动通讯股份有限公司 振荡器频率控制

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3432313A1 (de) 1984-09-03 1986-03-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum synchronisieren eines signals
JPH10173642A (ja) 1996-12-11 1998-06-26 Hitachi Denshi Ltd クロック同期回路
US6304620B1 (en) * 1998-03-20 2001-10-16 Philips Electronics North America Corproation Sign-cross product automatic frequency control loop
US6282500B1 (en) * 1998-09-09 2001-08-28 Qualcomm Inc. Accumulated phase measurement using open-loop phase estimation
JP3542978B2 (ja) 2001-05-29 2004-07-14 埼玉日本電気株式会社 周波数同期装置および周波数同期制御方法
JP4168329B2 (ja) 2003-01-29 2008-10-22 ソニー株式会社 位相波形ゲイン制御装置
JP4356947B2 (ja) * 2006-03-31 2009-11-04 日本電波工業株式会社 Ｐｌｌ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2112236A (en) * 1981-11-03 1983-07-13 Telecommunications Sa Digital device for clock signal synchronization
CN1711694A (zh) * 2002-11-21 2005-12-21 索尼爱立信移动通讯股份有限公司 振荡器频率控制
JP2005109551A (ja) * 2003-09-26 2005-04-21 Matsushita Electric Ind Co Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
JP4356946B2 (ja) 2009-11-04
EP2003780A4 (en) 2010-09-22
US20090146742A1 (en) 2009-06-11
KR20080099867A (ko) 2008-11-13
EP2003780B1 (en) 2012-10-17
JP2007274612A (ja) 2007-10-18
KR101024796B1 (ko) 2011-03-24
US7755436B2 (en) 2010-07-13
WO2007114501A1 (ja) 2007-10-11
CN101411068A (zh) 2009-04-15
EP2003780A1 (en) 2008-12-17

Similar Documents

Publication Publication Date Title
CN101411068B (zh) Pll装置
CN103219946B (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
CN202102264U (zh) 铷钟驯服系统
CN102647185A (zh) 内置抖动测试功能的时钟与数据恢复电路及其方法
JPS61163745A (ja) 位相相関器
CN105940610A (zh) 双相锁向回路的充电泵校正
CN103683292A (zh) 一种并联型准比例谐振有源电力滤波器及控制方法
CN107896106A (zh) 调节数字锁相回路的相位
US8537955B1 (en) System and method for compensating for loop filter delay
CN104391464A (zh) 一种基于fpga的硬件等效同步采样装置
CN105990898B (zh) 一种并联不间断电源系统、锁相方法及装置
CN100525173C (zh) 一种通信设备中实现主备时钟相位对齐的方法
CN101416392B (zh) Pll装置
CN115549838A (zh) 一种授时设备、系统及方法
CN2917093Y (zh) 一种数字鉴相滤波器
US20220057480A1 (en) Method and apparatus for generating frequency modulated continuous wave signal
US8111106B2 (en) Switched phase and frequency detector based DPLL circuit with excellent wander and jitter performance and fast frequency acquisition
US8466724B2 (en) Frequency synthesizer
CN104467825A (zh) 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法
CN204068935U (zh) 低相位噪声的集成化小数微波频率合成器
CN101242183B (zh) 一种获取振荡器的控制信号的方法、装置和一种锁相环
CN104184463B (zh) 应用于有源电力滤波器的数字锁相方法
CN207382287U (zh) 一种基于梳状滤波器的锁相环
CN101938348B (zh) 以标准时钟/数据为参考的时钟再生方法
CN107395199A (zh) 一种锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant