CN101409555A - 多模分频装置及用于扩展多模分频器分频范围的方法 - Google Patents
多模分频装置及用于扩展多模分频器分频范围的方法 Download PDFInfo
- Publication number
- CN101409555A CN101409555A CN 200810227250 CN200810227250A CN101409555A CN 101409555 A CN101409555 A CN 101409555A CN 200810227250 CN200810227250 CN 200810227250 CN 200810227250 A CN200810227250 A CN 200810227250A CN 101409555 A CN101409555 A CN 101409555A
- Authority
- CN
- China
- Prior art keywords
- control signal
- dividing ratio
- frequency divider
- frequency
- ratio control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置，包括多模分频器(302)和用于扩展分频范围的电路模块(304)，电路模块包括：第一选择控制信号产生器(3042)，用于比较多模分频器的第n级输出信号与第(n－1)级输出信号，并根据比较结果和分频比控制信号来产生第一选择控制信号；第一选择器(3044)，用于根据第一选择控制信号来选择输出多模分频器的第n级输出信号或其反相信号；第二选择控制信号产生器(3046)，用于根据多模分频器的第(n－1)级输出信号和分频比控制信号来产生第二选择控制信号；以及第二选择器(3048)，用于根据第二选择控制信号来选择输出多模分频器的第(n－1)级输出信号或由第一选择器输出的信号。
Description
技术领域
本发明涉及分数锁相环，尤其涉及一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置以及用于该多模分频装置的扩展分频范围的方法。
背景技术
按环路分频器类型可将锁相环分为整数分频锁相环和分数分频锁相环两大类。与整数分频锁相环相比，分数分频锁相环具有锁定速度快、频率综合精度高以及可采用更高的参考频率的优点，从而在通信收发器中得到了越来越广泛的应用。
传统的分数分频锁相环如图1所示，包括：多模分频器(MMD)；参考频率源(Reference)，用于产生锁相环的基础比较频率；压控振荡器(VCO)，用于输出频率为参考源的输出频率的N倍(N可为整数，也可为分数)的信号；鉴频鉴相器(PFD)，用于比较参考频率与分频器反馈输出频率的相位差；电荷泵(CP)和环路滤波电路(LPF)，用于对压控振荡器的输出频率进行负反馈控制以产生所需的输出频率；以及分数调制器(Modulator)，用于控制多模分频器以产生所需的分数分频比。
传统的多模分频器(Multi-Modulus-Divider，MMD)如图2所示，由多级模2模3分频器级联而成。在一个分频周期内，每一个模2模3分频器可在控制位的控制下只做模2分频或做一次模3分频，其余时间做模2分频，从而达到在2n到2(n+1)-1范围内连续分频的目的。其中，n为模2模3分频器的级数。以n＝5的分频器举例来说，当其中所有的模2模3分频器在一个分频周期内都只除2时，总的分频比为32。而当第一级模2模3分频器在一个分频周期内做一次除3，而在其余时间内都做除2分频时，总的分频比即为32+1＝33。类似地，该分频器可在外部控制位的作用下实现32到63，即，25到2(5+1)-1的分频比。
常用的分数调制器一般为∑-Δ结构，为降低杂散和提高分频精度，在工作时通常会控制多模分频器的分频比在较大的范围内快速切换。例如，当目标分频比为55.6时，分数调制器会控制多模分频器在52、53、54、5 5、56、57、58、59以及60几个分频上快速切换，从而达到相对较长时间来看分频比是55.6的效果。
然而，现有的大范围分频器存在一个问题，即当所需分频比靠近2n时，现有的多模分频器的输出在由第(n-1)级的输出信号向第n级的输出信号切换的瞬间，由于第(n-1)级输出端的输出信号的频率是第n级输出端的输出信号的频率的两倍，所以切换后第n级输出端的输出信号有可能处于高电平也有可能处于低电平，如果切换前与切换后的电平不一致，则在分频器的输出端处会产生一个不正确的脉冲波形，导致切换后的第一个周期的分频比错误。例如，在分频范围是32到127的分频器中，当所需的分频比靠近26即64时，由于分数调制会控制分频器的分频比来回跨越26即64，导致分频器的输出在第5级和第6级之间快速切换，但由于从第5级切换第6级的瞬间第6级有可能处于高电平处也有可能处于低电平处，而第5级的电平状态是确定可控的，如切换前后的电平状态不一致就会导致出现分频错误的现象。虽然该错误只是在输出级切换后的第一个周期出现一次，但对于分数分频器来说仍然是不能接受的，因为对靠近2n的分频比，分频器输出端会在第n级和第(n+1)级间反复快速切换。
由第(n-1)级向第n级间切换的时机是由设计者控制的，也就是说切换前的输出电平和切换的时机是确定的，而切换后电平状态的不确定是导致切换后第一个周期的分频比错误的根本原因。
如果不能解决该问题则最终分频比会出现不可接受的偏差。该缺陷在某些应用中可通过选用不同的参考频率，以避免分频器输出端在两级间切换来部分解决，但这样一是限制了系统的兼容性，二是该方法并不总是有效，所以这种解决方法在很多应用中并不适合。
发明内容
本发明旨在提供用于解决多模分频器在第(n-1)级和第n级之间切换后电平状态的不确定导致的切换后第一个周期的分频比错误问题的多模分频装置和方法。
根据本发明的一个方面，提供了一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置，包括多模分频器，还包括用于扩展分频范围的电路模块，该电路模块包括：第一选择控制信号产生器，用于将多模分频器的第n级输出信号与第(n-1)级输出信号进行比较，并根据比较结果和来自外部的分频比控制信号来产生第一选择控制信号；第一选择器，用于根据第一选择控制信号来选择输出多模分频器的第n级输出信号或第n级输出信号的反相信号；第二选择控制信号产生器，用于根据多模分频器的第(n-1)级输出信号和分频比控制信号来产生第二选择控制信号；以及第二选择器，用于根据第二选择控制信号来选择输出多模分频器的第(n-1)级输出信号或由第一选择器输出的信号。
其中，第一选择控制信号产生器包括：第一比较器，用于对多模分频器的第n级输出信号和第(n-1)级输出信号进行比较并将比较结果输出至第一采样器；以及第一采样器，由分频比控制信号触发，用于对第一比较器的比较结果进行采样，并将采样后的比较结果作为第一选择信号提供至第一选择器。
优选地，第一比较器是异或门电路。
优选地，第一采样器是D触发器。
其中，第二选择控制信号产生器包括：第二采样器，由多模分频器的第(n-1)级输出信号的反相信号触发，用于对分频比控制信号进行采样，并将采样后的分频比控制信号输出至或运算单元；延迟单元，用于延迟分频比控制信号，并将延迟后的分频比控制信号输出到或运算单元；以及或运算单元，用于对由第二采样器输出的分频比控制信号和由延迟单元输出的分频比控制信号进行或运算，并将运算结果作为第二选择控制信号输出至第二选择器。
优选地，第二采样器是D触发器。
优选地，或运算单元由或非门电路和第一反相器组成。
其中，延迟单元包括：第二反相器，用于对来自外部的分频比控制信号进行反相，并将反相后分频比控制信号输出至电容器的一端；电容器，用于对经第二反相器反相后的分频比控制信号进行延迟；以及第三反相器，用于对经电容器延迟后的分频比控制信号进行反相并作为第二选择控制信号输出至第二选择器。
根据本发明的另一方面，还提供了一种用于根据上述多模分频装置的扩展分频范围的方法，包括：将多模分频器的第n级输出信号与第(n-1)级输出信号进行比较，并根据比较结果和分频比控制信号来产生第一选择控制信号；根据第一选择控制信号来选择输出多模分频器的第n级输出信号或第n级输出信号的反相信号；根据多模分频器的第(n-1)级输出信号和分频比控制信号来产生第二选择控制信号；以及根据第二选择控制信号来选择输出多模分频器的第(n-1)级输出信号或由第一选择器输出的信号。
其中，产生第一选择控制信号的步骤包括：对多模分频器的第n级输出信号和第(n-1)级输出信号进行比较并将比较结果输出到第一采样器；以及根据分频比控制信号来触发，对比较结果进行采样，并将采样后的比较结果输出到第一选择器的控制端。
其中，产生第二选择控制信号的步骤包括：根据多模分频器的第(n-1)级输出信号的反相信号来触发，对分频比控制信号进行采样以使分频比控制信号与多模分频器的第(n-1)级输出信号的反相信号同步后，将采样后的分频比控制信号输出到或运算单元的第一输入端；延迟分频比控制信号，并将延迟后的分频比控制信号输出到或运算单元的第二输入端；以及对由第二触发器输出的分频比控制信号和由延迟单元延迟后的分频比控制信号进行或运算，并将或运算后的结果输出至第二选择器的控制端。
利用本发明的技术方案，在切换前对各级输出的电平状态进行判断，并根据判断结果来正确控制切换时机，因此，在应用于分数频率锁相环中时，避免了特定分频比情况下的分频错误。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是传统的分数分频锁相环电路的方框图；
图2是传统的多模分频器的电路原理框图；
图3是根据本发明实施例的用于扩展分数锁相环中多模分频器分频范围的多模分频装置的方框图；
图4是根据本发明另一实施例的用于根据图1所示的多模分频装置的扩展分频范围的方法；
图5是根据本发明实施例的多模分频装置的电路图；以及
图6是图5所示的电路图中的主要节点的脉冲信号的仿真波形图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。全文中，相同参考标号表示相同装置。
图3是根据本发明实施例的用于扩展分数锁相环中多模分频器分频范围的多模分频装置300的方框图。
参照图3，根据本发明实施例的用于扩展分数锁相环中多模分频器分频范围的多模分频装置300包括多模分频器302，还包括用于扩展分频范围的电路模块304，该电路模块304包括：第一选择控制信号产生器3042，用于将多模分频器302的第n级输出信号与第(n-1)级输出信号进行比较，并根据比较结果和来自外部的分频比控制信号来产生第一选择控制信号；第一选择器3044，用于根据第一选择控制信号来选择输出多模分频器302的第n级输出信号或第n级输出信号的反相信号；第二选择控制信号产生器3046，用于根据多模分频器302的第(n-1)级输出信号和分频比控制信号来产生第二选择控制信号；以及第二选择器3048，用于根据第二选择控制信号来选择输出多模分频器302的第(n-1)级输出信号或由第一选择器3044输出的信号。
第一选择控制信号产生器3042包括：第一比较器，用于对多模分频器302的第n级输出信号和第(n-1)级输出信号进行比较并将比较结果输出至第一采样器；以及第一采样器，由分频比控制信号触发，用于对第一比较器的比较结果进行采样，并将采样后的比较结果作为第一选择信号提供至第一选择器3044。
优选地，第一比较器是异或门电路。
优选地，第一采样器是D触发器。
第二选择控制信号产生器3046包括：第二采样器，由多模分频器302的第(n-1)级输出信号的反相信号触发，用于对分频比控制信号进行采样，并将采样后的分频比控制信号输出至或运算单元；延迟单元，用于延迟分频比控制信号，并将延迟后的分频比控制信号输出到或运算单元；以及或运算单元，用于对由第二采样器输出的分频比控制信号和由延迟单元输出的分频比控制信号进行或运算，并将运算结果作为第二选择控制信号输出至第二选择器3048。
优选地，第二采样器是D触发器。
延迟单元包括：第二反相器，用于对来自外部的分频比控制信号进行反相，并将反相后分频比控制信号输出至电容器的一端；电容器，用于对经第二反相器反相后的分频比控制信号进行延迟；以及第三反相器，用于对经电容器延迟后的分频比控制信号进行反相并作为第二选择控制信号输出至第二选择器3048。
图4是根据本发明另一实施例的用于根据图1所示的多模分频装置300的扩展分频范围的方法。
根据本发明第二实施例的用于根据图1所示的多模分频装置300的扩展分频范围的方法包括以下步骤：
S402，将多模分频器的第n级输出信号与第(n-1)级输出信号进行比较，并根据比较结果和分频比控制信号来产生第一选择控制信号；
S404，根据第一选择控制信号来选择输出多模分频器的第n级输出信号或第n级输出信号的反相信号；
S406，根据多模分频器的第(n-1)级输出信号和分频比控制信号来产生第二选择控制信号；以及
S408，根据第二选择控制信号来选择输出多模分频器的第(n-1)级输出信号或由第一选择器输出的信号。
产生第一选择控制信号的步骤S402包括：对多模分频器的第n级输出信号和第(n-1)级输出信号进行比较并将比较结果输出到第一采样器；以及根据分频比控制信号来触发，对比较结果进行采样，并将采样后的比较结果输出到第一选择器的控制端。
产生第二选择控制信号的步骤S406包括：根据多模分频器的第(n-1)级输出信号的反相信号来触发，对分频比控制信号进行采样以使分频比控制信号与多模分频器的第(n-1)级输出信号的反相信号同步后，将采样后的分频比控制信号输出到或运算单元的第一输入端；延迟分频比控制信号，并将延迟后的分频比控制信号输出到或运算单元的第二输入端；以及对由第二触发器输出的分频比控制信号和由延迟单元延迟后的分频比控制信号进行或运算，并将或运算后的结果输出的至第二选择器的控制端。
图5是根据本发明实施例的多模分频装置300的电路图。
参照图5，根据本发明第一实施例的多模分频装置300包括多模分频器302，还包括用于扩展分频范围的电路模块304，该电路模块304包括：第一选择控制信号产生器3042、第一选择器3044、第二选择控制信号产生器3046、以及第二选择器3048。
在本实施例中，将切换时机设定为在分频比控制信号Dn+1的上升沿到来之前完成。
由反相器502、第一选择器3044、异或门504以及第一D触发器508组成的模块能够完成对多模分频器302的第n级输出进行判断并选择正确相位的功能。具体地，根据前面的设定切换是在第(n-1)级的上升沿到来之前完成的，故在这之前需先判断此时多模分频器302的第n级和第(n-1)级的输出信号是否处于相同的电平状态，如相同则第一选择器3044的选择端为逻辑0，选择Qn为分频器的输出信号；如不同则第一选择器3044的选择端为逻辑1，选择Qn的反相信号为分频器的输出信号。其中，异或门504用于完成电平比较的功能；第一D触发器508的时钟端与分频比控制信号Dn+1相连，用于在当Dn+1的上升沿到来时对异或门508的比较结果做一次采样，并保持该采样结果直到下一个Dn+1的上升沿到来以保证使第一选择器3044只在Dn+1的上升沿时做一次输出的选择切换，有效防止误动作；反相器502提供Qn的反相信号。
第二选择器3048、反相器518、第二D触发器520、或非门510、反相器516、反相器514、反相器512及电容522组成的模块用于产生第二选择器3048的控制信号。具体地，当分频比控制信号Dn+1的上升沿到来时，经反相器516、电容522和反相器514可得到经适当延迟的信号作为或非门510的输入之一。当分频比控制信号Dn+1的下降沿到来时，经第二D触发器520在Qn-1的同步后作为或非门510的另一个输入。或非门510的输出经反相器512反相后与第二选择器3048的控制端连接。这样产生的第二选择器3048的选择控制信号可避免多模分频器302的输出端在Dn+1的上升和下降沿到来时因转换时机不当而出现错误的脉冲。
电容522的取值大小需根据输入信号的频率和分频比综合考虑后设定，要求既要有足够的延迟以使第二选择器3048在第一选择器3044完成选择切换后再次进行选择切换，又不能太大而使第二选择器3048的选择切换在Qn的上升沿到时仍不能完成而导致输出的错误。
图6是图5所示的电路图中的主要节点的脉冲信号的仿真波形图。
如图6中所示，在A点时刻输出波形由Q3切换到Q4B，在B点时刻则从Q4B切换回Q3，输出端在切换后都能保证分频正确。
通过以上实施例，本发明实现了以下有益效果：在切换前对各级输出的电平状态进行判断，并根据判断结果来正确控制切换时机，因此，在应用于分数频率锁相环中时，避免了特定分频比情况下的分频错误。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种用于扩展分数锁相环中多模分频器分频范围的多模分频装置，包括多模分频器，其特征在于，还包括用于扩展分频范围的电路模块，所述电路模块包括：
第一选择控制信号产生器，用于将所述多模分频器的第n级输出信号与第(n-1)级输出信号进行比较，并根据比较结果和来自外部的分频比控制信号来产生第一选择控制信号；
第一选择器，用于根据所述第一选择控制信号来选择输出所述多模分频器的第n级输出信号或所述第n级输出信号的反相信号；
第二选择控制信号产生器，用于根据所述多模分频器的第(n-1)级输出信号和所述分频比控制信号来产生第二选择控制信号；以及
第二选择器，用于根据所述第二选择控制信号来选择输出所述多模分频器的第(n-1)级输出信号或由所述第一选择器输出的信号。
2.根据权利要求1所述的多模分频装置，其特征在于，所述第一选择控制信号产生器包括：
第一比较器，用于对所述多模分频器的第n级输出信号和第(n-1)级输出信号进行比较并将比较结果输出；以及
第一采样器，由所述分频比控制信号触发，用于对所述第一比较器的所述比较结果进行采样，并将采样后的所述比较结果作为所述第一选择信号提供至所述第一选择器。
3.根据权利要求2所述的多模分频装置，其特征在于，所述第一比较器是异或门电路。
4.根据权利要求2所述的多模分频装置，其特征在于，所述第一采样器是D触发器。
5.根据权利要求1所述的多模分频装置，其特征在于，所述第二选择控制信号产生器包括：
第二采样器，由所述多模分频器的第(n-1)级输出信号的反相信号触发，用于对所述分频比控制信号进行采样，并将采样后的所述分频比控制信号输出至或运算单元；
延迟单元，用于延迟所述分频比控制信号，并将延迟后的分频比控制信号输出到所述或运算单元；以及
所述或运算单元，用于对由所述第二采样器输出的所述分频比控制信号和由所述延迟单元输出的所述分频比控制信号进行或运算，并将运算结果作为所述第二选择控制信号输出至所述第二选择器。
6.根据权利要求5所述的多模分频装置，其特征在于，所述第二采样器是D触发器。
7.根据权利要求5所述的多模分频装置，其特征在于，所述或运算单元由或非门电路和第一反相器组成。
8.根据权利要求5所述的多模分频装置，其特征在于，所述延迟单元包括：
第二反相器，用于对来自外部的所述分频比控制信号进行反相，并将反相后所述分频比控制信号输出至电容器的一端；
所述电容器，用于对经所述第二反相器反相后的分频比控制信号进行延迟；以及
第三反相器，用于对经所述电容器延迟后的所述分频比控制信号进行反相并作为所述第二选择控制信号输出至所述第二选择器。
9.一种用于根据权利要求1-8中任一项所述的多模分频装置的扩展分频范围的方法，其特征在于，包括：
将所述多模分频器的第n级输出信号与第(n-1)级输出信号进行比较，并根据比较结果和所述分频比控制信号来产生第一选择控制信号；
根据所述第一选择控制信号来选择输出所述多模分频器的第n级输出信号或所述第n级输出信号的反相信号；
根据所述多模分频器的第(n-1)级输出信号和所述分频比控制信号来产生第二选择控制信号；以及
根据所述第二选择控制信号来选择输出所述多模分频器的第(n-1)级输出信号或由所述第一选择器输出的信号。
10.根据权利要求9所述的方法，其特征在于，所述产生第一选择控制信号的步骤包括：
对所述多模分频器的第n级输出信号和第(n-1)级输出信号进行比较并将比较结果输出到所述第一采样器；以及
根据所述分频比控制信号来触发，对所述比较结果进行采样，并将采样后的所述比较结果输出到所述第一选择器的控制端。
11.根据权利要求9所述的方法，其特征在于，所述产生第二选择控制信号的步骤包括：
根据所述多模分频器的第(n-1)级输出信号的反相信号来触发，对所述分频比控制信号进行采样以使所述分频比控制信号与所述多模分频器的第(n-1)级输出信号的反相信号同步后，将采样后的所述分频比控制信号输出到或运算单元的第一输入端；
延迟所述分频比控制信号，并将延迟后的分频比控制信号输出到所述或运算单元的第二输入端；以及
对由所述第二触发器输出的所述分频比控制信号和由所述延迟单元延迟后的所述分频比控制信号进行或运算，并将所述或运算后的结果输出至所述第二选择器的控制端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810227250 CN101409555B (zh) | 2008-11-25 | 2008-11-25 | 多模分频装置及用于扩展多模分频器分频范围的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810227250 CN101409555B (zh) | 2008-11-25 | 2008-11-25 | 多模分频装置及用于扩展多模分频器分频范围的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101409555A true CN101409555A (zh) | 2009-04-15 |
| CN101409555B CN101409555B (zh) | 2011-01-19 |
Family
ID=40572380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810227250 Expired - Fee Related CN101409555B (zh) | 2008-11-25 | 2008-11-25 | 多模分频装置及用于扩展多模分频器分频范围的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101409555B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015172372A1 (en) * | 2014-05-16 | 2015-11-19 | Lattice Semiconductor Corporation | Fractional-n phase locked loop circuit |
| CN105915216A (zh) * | 2016-04-06 | 2016-08-31 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
| CN106537785B (zh) * | 2014-05-16 | 2018-08-31 | 美国莱迪思半导体公司 | 分数n型锁相回路电路 |
| CN110784210A (zh) * | 2019-09-11 | 2020-02-11 | 芯创智（北京）微电子有限公司 | 一种分频比为11的电路 |
| WO2020244158A1 (en) * | 2019-06-05 | 2020-12-10 | Shenzhen GOODIX Technology Co., Ltd. | Fractional divider for modulated phase-lock loop circuits |
| CN116527045A (zh) * | 2023-07-03 | 2023-08-01 | 麦斯塔微电子(深圳)有限公司 | 应用于多模分频器的分频控制电路及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU1411595A (en) * | 1994-01-24 | 1995-08-08 | Baldwin, Douglas R. | Adjustable frequency synthesizer |
| JP3917592B2 (ja) * | 2004-01-26 | 2007-05-23 | 松下電器産業株式会社 | 周波数シンセサイザ |
| CN201004621Y (zh) * | 2007-02-12 | 2008-01-09 | 北京朗波芯微技术有限公司 | 小数分频锁相环电路装置 |
| CN101060330B (zh) * | 2007-03-22 | 2011-06-22 | 郑尧 | 一种小数分频频率合成器 |
| CN201332394Y (zh) * | 2008-11-25 | 2009-10-21 | 北京朗波芯微技术有限公司 | 多模分频装置 |
-
2008
- 2008-11-25 CN CN 200810227250 patent/CN101409555B/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015172372A1 (en) * | 2014-05-16 | 2015-11-19 | Lattice Semiconductor Corporation | Fractional-n phase locked loop circuit |
| US9484939B2 (en) | 2014-05-16 | 2016-11-01 | Lattice Semiconductor Corporation | Techniques for fractional-N phase locked loops |
| CN106537785A (zh) * | 2014-05-16 | 2017-03-22 | 美国莱迪思半导体公司 | 分数n型锁相回路电路 |
| CN106537785B (zh) * | 2014-05-16 | 2018-08-31 | 美国莱迪思半导体公司 | 分数n型锁相回路电路 |
| CN105915216A (zh) * | 2016-04-06 | 2016-08-31 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
| CN105915216B (zh) * | 2016-04-06 | 2019-01-25 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
| WO2020244158A1 (en) * | 2019-06-05 | 2020-12-10 | Shenzhen GOODIX Technology Co., Ltd. | Fractional divider for modulated phase-lock loop circuits |
| US10879916B1 (en) | 2019-06-05 | 2020-12-29 | Shenzhen GOODIX Technology Co., Ltd. | Fractional divider for modulated phase-lock loop circuits |
| CN110784210A (zh) * | 2019-09-11 | 2020-02-11 | 芯创智（北京）微电子有限公司 | 一种分频比为11的电路 |
| CN116527045A (zh) * | 2023-07-03 | 2023-08-01 | 麦斯塔微电子(深圳)有限公司 | 应用于多模分频器的分频控制电路及方法 |
| CN116527045B (zh) * | 2023-07-03 | 2023-10-20 | 麦斯塔微电子(深圳)有限公司 | 应用于多模分频器的分频控制电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101409555B (zh) | 2011-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101098220B (zh) | 一种基于数字锁相环的时钟同步方法及其系统 | |
| CN101409555B (zh) | 多模分频装置及用于扩展多模分频器分频范围的方法 | |
| EP2757692A2 (en) | Synthesizer with lock detector and method of operation thereof | |
| CN102158221B (zh) | 锁相环及其快速锁定装置 | |
| CN103312319B (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
| CN101419483B (zh) | 基于锁相环的时钟发生器及时钟发生方法 | |
| US8125253B2 (en) | System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes | |
| CN104753499B (zh) | 占空比校准电路 | |
| CN102868399A (zh) | 锁相环频率综合器和锁相环失锁检测及调节方法 | |
| CN101371439A (zh) | 相位比较电路及使用该相位比较电路的pll频率合成器 | |
| CN101667830B (zh) | 锁相环频率综合器 | |
| CN105634443A (zh) | 时钟产生装置与其小数分频器 | |
| CN113839668A (zh) | 双模锁相环电路、振荡电路及振荡电路的控制方法 | |
| CN105391447A (zh) | 一种相位插值扩频时钟产生方法 | |
| CN101588177A (zh) | 数字锁定指示器、锁相环频率综合器及无线收发机 | |
| US9602115B1 (en) | Method and apparatus for multi-rate clock generation | |
| CN101527564B (zh) | 非整数分频器及其方法 | |
| CN100417024C (zh) | 低稳态误差的锁相回路及其校正电路 | |
| CN201332394Y (zh) | 多模分频装置 | |
| CN101309082B (zh) | 基于时钟借用频率控制的相位切换多模分频方法及分频器 | |
| US11437985B1 (en) | Duty cycle correction circuit | |
| CN113114237B (zh) | 一种能够实现快速频率锁定的环路系统 | |
| CN214045599U (zh) | 应用于锁相环的n倍脉宽扩展电路及其锁相环 | |
| CN100353673C (zh) | 锁相环频率合成器 | |
| US20030042948A1 (en) | PLL circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20090415 Assignee: JIANGSU HONGJIA ELECTRONIC TECHNOLOGY CO., LTD. Assignor: Beijing Langbo Xinwei Technology Co., Ltd. Contract record no.: 2014120000079 Denomination of invention: Multi-mode frequency-dividing apparatus and method for expanding frequency-dividing range of multi-mode frequency divider Granted publication date: 20110119 License type: Common License Record date: 20140928 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110119 Termination date: 20181125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |