CN201004621Y

CN201004621Y - 小数分频锁相环电路装置

Info

Publication number: CN201004621Y
Application number: CNU2007200035877U
Authority: CN
Inventors: 孙卫罡; 马槐楠; 王文申
Original assignee: BEIJING LANGBO XINWEI TECHNOLOGY Co Ltd
Current assignee: Tianjin Langbo Microelectronic Co., Ltd.
Priority date: 2007-02-12
Filing date: 2007-02-12
Publication date: 2008-01-09
Anticipated expiration: 2017-02-12

Abstract

本实用新型公开了一种小数分频锁相环电路装置，其包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、分数调制器和参考源，其特征在于，所述小数分频锁相环电路装置还包括至少一个高次谐波消除电路，所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间或被连接在所述分频器和所述鉴频鉴相器之间。本实用新型通过在小数分频锁相环电路中加设高次谐波消除电路，可以有效地抑制小数杂散。本实用新型电路简单、切实可行。

Description

小数分频锁相环电路装置

技术领域

本实用新型涉及射频微波通讯领域，尤其涉及小数分频锁相环电路装置。

背景技术

越来越多的射频微波收发器开始使用小数分频锁相环。相比于整数分频锁相环，小数分频锁相环根本性的拆分了频率合成精细度和锁相环环路带宽之间的联系。它带来以下的三点好处：一，小数分频锁相环不再对晶体振荡器的参考频率有所限制。比如说需要综合一个信道间隔为300kHz的本振信号，整数分频锁相环就会要求晶振振在300kHz的整数倍数频率上，而小数分频锁相环就不再有这个限制，于是对晶振就可以有比较大的选择余地。二，小数分频锁相环可以有很精细的频率综合能力。一般情况下，整数分频锁相环的频率综合精度就是鉴频鉴相器电路的更新频率，而小数分频电路的频率综合精度是鉴频鉴相器电路的更新频率除以分频调制的模，可以达到几十赫兹到几赫兹的精度。三，在同等条件下，小数分频锁相环可以有更快的锁定时间。因为频率合成精细度和环路带宽之间的固定比例关系不再存在，所以在电路速度、相位噪声、杂散允许的范围内，可以采取比较宽的环路带宽，从而得到比较快的锁定时间。

如图1所示，小数分频锁相电路一般包括鉴频鉴相器(PFD)、电荷泵(CP)、由电阻电容构成的环路滤波器(LPF)、分频器(Divider)、分数调制器(Modulator)、压控振荡器(VCO)，以及参考源(Reference，一般包括晶体振荡器和参考频率处理电路)。其中，鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器依次连接成环路，参考源被输入鉴频鉴相器的输入端。其中，所述分频器受分数调制器的控制，对压控振荡器的输出作二模或多模分频。各个模块的功能简述如下：参考源产生锁相环的基础频率，压控振荡器的输出频率为参考源频率的整数或分数倍。鉴频鉴相器鉴别锁相环回路中的参考源与压控振荡器经由分频器的反馈输出之间的频率和相位差别。鉴频鉴相器输出对电荷泵进行控制，以使其对环路滤波器进行充电或放电操作。环路滤波器经过滤波的电压控制压控振荡器将其锁定到特定频道。分频器经由分数调制器的控制，对压控振荡器的输出作分数分频，反馈回鉴频鉴相器，从而形成一个相位的负反馈回路。

如图2所示，现有的用于图1所示的小数分频锁相环电路的鉴频鉴相器是由两个带有复位端的D触发器和一个负责将D触发器的输出端进行逻辑操作，在两个D触发器的输出为全一或全零时对D触发器进行复位的逻辑电路。在此例子中为全零复位，故表示为一个或非门，如果是全一复位它的形式也可以是一个与门。D触发器在电路构成上有静态电路和动态电路两种，实现功能是一致的。两个D触发器的正负端输出分别控制电荷泵的充电支路的打开关闭和放电支路的打开和关闭。

由于鉴频鉴相器是一个非线性器件，所以它的输出可以有输入所没有的频率分量，也就是它可以对输入信号以及其谐波进行频域上的加减操作。其根本原因在于鉴频鉴相器的D触发器的翻转是根据输入电压有没有穿越门槛电压值。而输入电压在门槛电压值附近的变化可能是由于需要检测的信号的变化引起的，也有可能是由于检测信号的谐波信号或者是其他干扰信号的变化引起的。这些干扰信号在鉴频鉴相器的参考源更新频率的采样作用下，就会有一些合成频率分量落在锁相环的环路带宽之内，进而出现在压控振荡器的输出频谱中。这就造成了过滤不掉的小数杂散，这种现象在分频比为整数倍的上下附近的时候(比如20.1或19.9)尤为严重。

以一个例子对这种情况作进一步的说明。比如说晶振直接输出到鉴频鉴相器，它的频率是20MHz。我们需要一个1001MHz的本振信号。这样分频器的小数分频比就应该是1001/20＝50.05。不论使用什么样的分频器，在它的输出端必然会存在一个1001MHz的分量。鉴频鉴相器的20MHz的采样作用会把这个1001的分量下变频到1MHz。如果环路带宽不比1MHz小很多的话，这个1MHz的分量就得不到充分的抑制而出现在本振信号的输出端，进而影响系统性能。

小数杂散的问题普遍存在于现有的小数分频锁相环电路中。小数杂散是在本振信号中心频率两侧对称分布的频率分量，频率分量间隔为参考频率的小数倍。如果小数杂散离本振信号中心频率的间隔不是远大于环路滤波器的带宽时(＜10)，这些杂散分量就不能得到有效的抑制，这样就会造成收发器的接受邻道选择指标和发射邻道功率抑制指标变坏甚至不满足系统要求。

实用新型内容

本实用新型的目的是解决现有的小数分频锁相环电路中普遍存在的小数杂散的问题，提出一种可以有效抑制小数杂散的小数分频锁相环电路装置。

本实用新型的技术方案如下：

一种小数分频锁相环电路装置，其包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、分数调制器和参考源；其中，所述鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器依次连接成环路，所述参考源连接所述鉴频鉴相器的第一输入端，所述分频器连接所述鉴频鉴相器的第二输入端；所述分数调制器与所述分频器相连接，使所述分频器经所述分数调制器的控制，对所述压控振荡器的输出作分频，其特征在于，所述小数分频锁相环电路装置还包括至少一个高次谐波消除电路，所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间或被连接在所述分频器和所述鉴频鉴相器之间

其中，所述高次谐波消除电路包括连接在所述参考源和所述鉴频鉴相器之间的第一高次谐波消除电路和连接在所述分频器和所述鉴频鉴相器之间的第二高次谐波消除电路。

其中，所述高次谐波消除电路为低通滤波电路或带通滤波器。

其中，所述第一高次谐波消除电路和/或第二高次谐波消除电路为低通滤波电路或带通滤波器。

其中，所述低通滤波电路为电阻电容滤波电路。

其中，所述电阻电容滤波电路为一阶。

其中，所述一阶电阻电容滤波电路包括一个电阻和一个电容，当所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间时，所述电阻的第一端口接所述参考源，所述电阻的第二端口接所述鉴频鉴相器的第一输入端以及所述电容的第一端口，所述电容的第二端口接地；当所述高次谐波消除电路被连接在所述分频器和所述鉴频鉴相器之间时，所述电阻的第一端口接所述分频器的输出端，所述电阻的第二端口接所述鉴频鉴相器的第二输入端以及所述电容的第一端口，所述电容的第二端口接地。

其中，所述电阻电容滤波电路是由N组一阶电阻电容滤波电路级联而成的N阶电阻电容滤波电路，其中，N等于或大于2。

其中，当所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间时，所述N阶电阻电容滤波电路中的第一电阻的第一端口接所述参考源，所述第N电阻的第二端口接所述鉴频鉴相器的所述第一输入端以及所述第N电容的第一端口，所述N个电容的第二端口全部接地；当所述高次谐波消除电路被连接在所述分频器和所述鉴频鉴相器之间时，所述N阶电阻电容滤波电路中的第一电阻的第一端口接所述分频器输出端，所述第N电阻的第二端口接所述鉴频鉴相器的所述第二输入端以及所述第N电容的第一端口，所述N个电容的第二端口全部接地。

本实用新型通过在小数分频锁相环电路中加设高次谐波消除电路，可以有效地抑制小数杂散。本实用新型电路简单、切实可行。

附图说明

图1为现有的小数分频锁相环电路的电路框图。

图2是用于图1所示的小数分频锁相环电路的现有的鉴频鉴相器的模块结构图。

图3是根据本实用新型的一个实施例的小数分频锁相环电路装置的电路原理框图。

图4是用于图3所示的小数分频锁相环电路装置的高次谐波消除电路的一阶电路实现图。

图5是用于图3所示的小数分频锁相环电路装置的高次谐波消除电路的N阶电路实现图。

具体实施方式

下面结合附图和实例进一步说明本实用新型。

如图3所示，在本实用新型的一个实施例中，小数分频锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、分数调制器、第一高次谐波消除电路LPF1、第二高次谐波消除电路LPF2和参考源。其中，所述鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器依次连接成环路。所述分数调制器与所述分频器相连接，所述分频器受分数调制器的控制，对压控振荡器的输出作二模或多模分频。所述第一高次谐波消除电路被连接在参考源输出端和鉴频鉴相器的第一输入端之间。所述第二高次谐波消除电路被连接在分频器输出端和鉴频鉴相器的第二输入端之间。

其中，所述第一高次谐波消除电路和第二高次谐波消除电路的作用是抑制参考源输出中和分频器输出中比较高频的成分，并且使有用信号无损耗或低损耗通过。目的是减少鉴频鉴相器的D触发器的翻转门限电压附近的高次谐波带来的扰动，特别是分频器输出中压控振荡器的频率分量。其中，所述第一高次谐波消除电路和第二高次谐波消除电路可以同时存在，也可以按照系统要求和电路特性选择其一使用。

高次谐波消除电路的可以是低通滤波器或是带通滤波器，目的都是为了实现对高次谐波的抑制。电路实现方式可以是电阻电容滤波电路。一个典型的实现方式如图4所示，是一个由电阻电容构成的低通滤波电路。当高次谐波消除电路被连接在参考源和鉴频鉴相器之间时，电阻的第一端口接参考源，电阻的第二端口接鉴频鉴相器的第一输入端以及电容的第一端口，电容的第二端口接地；当高次谐波消除电路被连接在分频器和鉴频鉴相器之间时，电阻的第一端口接分频器的输出端，电阻的第二端口接鉴频鉴相器的第二输入端以及电容的第一端口，电容的第二端口接地。在图4中所示是一阶低通滤波电路，当然也可以根据谐波的严重性和系统要求使用二阶、三阶或更高阶电路实现。如图5所示的电阻电容滤波电路是由N组一阶电阻电容滤波电路级联而成的N阶电阻电容滤波电路，其中，N等于或大于2；当高次谐波消除电路被连接在参考源和鉴频鉴相器之间时，N阶电阻电容滤波电路中的第一电阻的第一端口接参考源，第N电阻的第二端口接鉴频鉴相器的第一输入端以及第N电容的第一端口，N个电容的第二端口全部接地；当高次谐波消除电路被连接在分频器和鉴频鉴相器之间时，N阶电阻电容滤波电路中的第一电阻的第一端口接分频器输出端，第N电阻的第二端口接鉴频鉴相器的第二输入端以及第N电容的第一端口，N个电容的第二端口全部接地。低通滤波的带宽可以根据系统要求和鉴频鉴相器的触发条件进行相应调整，同时也应该保证对高阶谐波，特别是压控振荡器的频率分量的充分抑制。

Claims

1.一种小数分频锁相环电路装置，其包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、分数调制器和参考源；其中，所述鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器依次连接成环路，所述参考源连接所述鉴频鉴相器的第一输入端，所述分频器连接所述鉴频鉴相器的第二输入端；所述分数调制器与所述分频器相连接，使所述分频器经所述分数调制器的控制，对所述压控振荡器的输出作分频，其特征在于，所述小数分频锁相环电路装置还包括至少一个高次谐波消除电路，所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间或被连接在所述分频器和所述鉴频鉴相器之间。

2.根据权利要求1所述的小数分频锁相环电路装置，其特征在于，所述高次谐波消除电路包括连接在参考源和所述鉴频鉴相器之间的第一高次谐波消除电路和连接在所述分频器和所述鉴频鉴相器之间的第二高次谐波消除电路。

3.根据权利要求1所述的小数分频锁相环电路装置，其特征在于，所述高次谐波消除电路为低通滤波电路或带通滤波器。

4.根据权利要求2所述的小数分频锁相环电路装置，其特征在于，所述第一高次谐波消除电路和/或第二高次谐波消除电路为低通滤波电路或带通滤波器。

5.根据权利要求3或4所述的小数分频锁相环电路装置，其特征在于，所述低通滤波电路为电阻电容滤波电路。

6.根据权利要求5所述的小数分频锁相环电路装置，其特征在于，所述电阻电容滤波电路为一阶。

7.根据权利要求6所述的小数分频锁相环电路装置，其特征在于，所述一阶电阻电容滤波电路包括一个电阻和一个电容，当所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间时，所述电阻的第一端口接所述参考源，所述电阻的第二端口接所述鉴频鉴相器的第一输入端以及所述电容的第一端口，所述电容的第二端口接地；当所述高次谐波消除电路被连接在所述分频器和所述鉴频鉴相器之间时，所述电阻的第一端口接所述分频器的输出端，所述电阻的第二端口接所述鉴频鉴相器的第二输入端以及所述电容的第一端口，所述电容的第二端口接地。

8.根据权利要求4所述的小数分频锁相环电路装置，其特征在于，所述电阻电容滤波电路是由N组一阶电阻电容滤波电路级联而成的N阶电阻电容滤波电路，其中，N等于或大于2。

9.根据权利要求8所述的小数分频锁相环电路装置，其特征在于，当所述高次谐波消除电路被连接在所述参考源和所述鉴频鉴相器之间时，所述N阶电阻电容滤波电路中的第一电阻的第一端口接所述参考源，所述第N电阻的第二端口接所述鉴频鉴相器的所述第一输入端以及所述第N电容的第一端口，所述N个电容的第二端口全部接地；当所述高次谐波消除电路被连接在所述分频器和所述鉴频鉴相器之间时，所述N阶电阻电容滤波电路中的第一电阻的第一端口接所述分频器输出端，所述第N电阻的第二端口接所述鉴频鉴相器的所述第二输入端以及所述第N电容的第一端口，所述N个电容的第二端口全部接地。