CN101409274A - Cof基板 - Google Patents

Cof基板 Download PDF

Info

Publication number
CN101409274A
CN101409274A CNA200810166512XA CN200810166512A CN101409274A CN 101409274 A CN101409274 A CN 101409274A CN A200810166512X A CNA200810166512X A CN A200810166512XA CN 200810166512 A CN200810166512 A CN 200810166512A CN 101409274 A CN101409274 A CN 101409274A
Authority
CN
China
Prior art keywords
lead
wire
long side
side direction
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200810166512XA
Other languages
English (en)
Inventor
石丸康人
江部宏史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101409274A publication Critical patent/CN101409274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

COF基板具备绝缘层、和形成于绝缘层上的与电子零部件电连接的端子部。端子部具备：在长边方向上延伸的第1引线；和在长边方向上延伸的、与第1引线的长边方向长度相比其长边方向长度要短的第2引线。第1引线在与长边方向正交的方向上隔开间隔配置多个。第2引线在与长边方向正交的方向上，在相邻的第1引线之间配置多个，使相邻的第1引线在相邻方向投影时，形成第2引线重叠的重复部分和第2引线不重叠的不重复部分。在不重复部分设有空引线。

Description

COF基板
相关申请
这里引用2007年10月10日提出申请的日本专利申请No.2007-264797的说明书、权利要求书、附图以及摘要的全部内容作为本发明的说明书的揭示。
技术领域
本发明涉及COF基板，具体地说，涉及用于安装电子零部件的COF基板。
背景技术
在COF基板上，利用COF(Chip on film)的方法，将半导体元件(IC芯片等)等电子零部件不放置在封装内，而是直接进行裸片安装(裸芯片安装)，COF基板被安装于各种电子设备上。该COF基板，通常具备基底绝缘层、和在这之上形成的用于与电子零部件的连接端子连接的端子部。
另外，近年来，随着电子设备的轻薄化与短小化，要求电子零部件高密度化，同时也要求COF基板的端子部的高密度化。
为满足这些要求，例如，有提案形成一种端子部，该端子部在布线电路基板的带状导体的端部，具备：沿带状导体的延伸方向延伸的、在与该延伸方向正交的方向(宽度方向)上隔开间隔配置的多个短引线；和在相邻的短引线之间在宽度方向上隔开间隔配置的、比短引线延伸得要长的多个长引线(例如，参照特开2005-183465号公报)。并且，特开2005-183465号公报的端子部的短引线终端的短终端部和长引线终端的长终端部，沿宽度方向形成交错状(2列交错的图样)。
发明内容
然而，COF基板的端子部，有时是利用加成法等，浸渍于电镀液中进行电镀，析出金属而形成的。
但是，对于特开2005-183465号公报中提案的布线电路基板，在其端子部的形成中，对长终端部的电镀液的布图密度，要低于对除去短终端部和长终端部的长引线的电镀液的布图密度。也就是，由于对电镀液的引线产生了疏密，长终端部附近的电镀液的金属离子浓度，要高于短终端部附近的电镀液的金属离子浓度。因此，长终端部上的金属要比短终端部析出得多，长终端部的厚度要比短终端部的厚度厚。所以，如果在这样的端子部上安装半导体元件，则厚度较薄的短终端部与半导体元件的连接端子之间会有容易产生空隙、产生接触不良、降低连接的可靠性等不好的情况。
本发明的目的是提供一种能够实现高密度化、同时又具有高连接可靠性的COF基板。
本发明的COF基板，其特征在于，具备：绝缘层；和形成于上述绝缘层上的与电子零部件电连接的端子部，上述端子部具备：在长边方向上延伸的第1引线；和在长边方向上延伸的、与上述第1引线的长边方向长度相比其长边方向长度较短的第2引线，上述第1引线在与上述长边方向正交的方向隔开间隔配置多个，上述第2引线在与上述长边方向正交的方向上，在相邻的上述第1引线之间配置多个，使相邻的上述第1引线在相邻方向上投影时，形成上述第2引线重叠的重复部分和上述第2引线不重叠的不重复部分，在上述不重复部分设置有空引线。
另外，本发明的COF基板中，上述端子部最好用电镀形成
另外，本发明的COF基板中，上述空引线的与上述长边方向正交的方向的长度，最好比上述第2引线的与上述长边方向正交的方向的长度要短，或者和上述第2引线的与上述长边方向正交的方向的长度相同。
另外，本发明的COF基板中，上述空引线的上述长边方向的长度，最好比上述空引线和上述第2引线在上述长边方向上的间隔要长。
本发明的COF基板中，端子部具备：第1引线；和与第1引线的长边方向长度相比、其长边方向的长度要短的第2引线，第1引线在与长边方向正交的方向上隔开间隔配置多个，第2引线在与长边方向正交的方向上，在相邻的第1引线之间配置多个，使相邻的第1引线在相邻方向投影时形成第2引线重叠的重复部分和第2引线不重叠的不重复部分。因此，在第1引线与第2引线之间，由于沿与长边方向正交的方向形成阶梯差，从而可以实现端子部的高密度化。
另一方面，该COF基板中，在不重复部分设有空引线。所以，利用电镀形成端子部时，对电解液可以防止产生第1引线与第2引线的疏密，能够使得第1引线附近的电镀液的金属离子浓度、与空引线及第2引线的重复部分附近的电镀液的金属离子浓度大致相等。因此，能够使第1引线与第2引线的厚度相等，该结果使端子部的厚度均匀，从而可以获得优异的连接可靠性。
此外，该COF基板中，因为在不重复部分设有空引线，因此在安装电子零部件时，可以加强COF基板。
附图说明
图1所示为本发明COF基板的一个实施形态的部分平面图。
图2为图1中所示的COF基板的配线部的平面放大图。
图3为图1中所示的配线部的内部引线的平面放大图。
图4为图1中所示的COF基板的部分底面图。
图5为图1中所示的COF基板的制造方法工序图，是图2中沿线A-A的剖面图。
(a)表示准备加强层的工序。
(b)表示在加强层上形成基底绝缘层的工序。
(c)表示形成导体布图及空引线的工序。
(d)表示在基底绝缘层上形成被覆绝缘层的工序。
(e)表示对加强层形成开口部的工序。
具体实施方式
图1表示本发明COF基板的一个实施形态的部分平面图，图2表示图1中所示的COF基板的配线部的平面放大图，图3表示图1中所示的配线部的内部引线的平面放大图，图4表示图1中所示的COF基板的部分底面图，图5则表示图1中所示的COF基板的制造方法的工序图，是图2中沿线A-A的剖面图。
图1中，该COF基板1安装了未图示的IC芯片，并安装于液晶显示器(液晶电视等)等各种电子设备上。COF基板1具备：作为在长边方向上连续延伸的带状绝缘层的基底绝缘层2；形成于该基底绝缘层2上的、设有导体布图6的多个配线部3；以及形成于该基底绝缘层2的下方的加强层4(参照图4)。
配线部3在基底绝缘层2的表面，在基底绝缘层2的长边方向(与COF基板的长边方向相同，以下有时只称为“长边方向”。)上，相互隔开间隔并连续地设置多个。
在各配线部3上，如图2中所示，其中间设有用于安装(放置)未图示的IC芯片等电子零部件的、俯视图为近似矩形形状的安装部5。另外，在安装部5的长边方向的两侧，分别形成导体布图6。
导体布图6在基底绝缘层2表面，由相互隔开间隔配置的多个配线7形成，各配线7具备作为与电子零部件电连接的端子部的内部引线8以及外部引线9、和中间连接引线10，形成一体。
内部引线8面对安装部5内部，在COF基板1的宽度方向(与长边方向正交的方向。以下有时只称为“宽度方向”)上并排配置。内部引线8如图2与图3所示，具备作为第1引线的第1内部引线12、和作为第2引线的第2内部引线13。
第1内部引线12形成为沿长边方向延伸的、俯视图为近似矩形形状，在宽度方向上隔开间隔配置多个。
第2内部引线13形成为沿长边方向延伸的、俯视图为近似矩形形状，在宽度方向上，在相邻的第1内部引线12之间配置多个。另外，第2内部引线13配置多个，使得在宽度方向(相邻的第1内部引线12的相邻方向)上投影时，形成第2内部引线13重叠的重复部分14、和第2内部引线13不重叠的不重复部分15。亦即，第1内部引线12与第2内部引线13在长边方向上，它们的底端部(图3中的左端部，安装部5的周边端部)设置于同一位置，相对于第1内部引线12的自由端部(图3中的右端部，与虚线所示的后述IC芯片连接端子的凸点18接触的部分)，第2内部引线13的自由端部(图3中的右端部，与虚线所示的后述IC芯片连接端子的凸点18接触的部分)配置在更靠近安装部5的外侧(安装部5的周边端部侧)的位置。也就是，形成第2内部引线13，使得第2内部引线13的长边方向的长度L4要比第1内部引线12的长边方向的长度L3短。
由此，将第2内部引线13的底端部到第2内部引线13的自由端部在宽度方向上的投影部分形成重复部分14，将第2内部引线13的自由端部到第1内部引线12的自由端部在宽度方向上的投影部分形成不重复部分15。而且，第1内部引线12的自由端部与第2内部引线13的自由端部，沿宽度方向形成交错状。
另外，对不重复部分15设有空引线16。
空引线16形成为沿长边方向延伸的、俯视为近似矩形，在不重复部分15，配置在相邻的第1内部引线12之间，同时与各第2内部引线13相对应而形成。另外，各空引线16与各第2内部引线13在长边方向上以间隔SD隔开，在安装部5的内侧而对向配置。另外，空引线16的自由端面(图3中的右端面)与第1内部引线12的自由端面(图3中的右端面)，在宽度方向上配置为同一平面。
各第1内部引线12的宽度(宽度方向的长度)W1与各第2内部引线13的宽度(宽度方向的长度)W2可以相同，也可以不同，如5～25μm，最好是10～20μm。另外，相邻的第1内部引线12与第2内部引线13之间的长度(宽度方向上的间隔)S1，例如为5～35μm，最好是10～20μm。另外，各内部引线8的间距(即，一个第1内部引线12的宽度W1或一个第2内部引线13的宽度W2、以及相邻的第1内部引线12与第2内部引线13之间的长度(宽度方向上的间隔)S1的总长)IP，例如为50μm以下，最好是35μm以下，通常是在15μm以上。
另外，第1内部引线12的长度(底端部到自由端部的长边方向的长度)L3，例如为150～300μm，最好是200～250μm，第2内部引线13的长度(底端部到自由端部的长边方向的长度)L4，例如为100～250μm，最好是150～200μm。
另外，空引线16的宽度WD，设定为短于后述IC芯片的连接端子的凸点18的宽度W4。亦即，空引线16的宽度WD设定为满足下式(1)的关系。
WD＜W4………………(1)
若空引线16的宽度WD在上述范围内，则能充分确保空引线16和与之相邻的第2内部引线13之间的间隔(空间)，可以实现内部引线8的高密度化。
另外，空引线16的宽度WD，例如为比第2内部引线13的宽度W2要短，或者与第2内部引线13的宽度W2相等，亦即设定为满足下式(2)的关系。
WD≤W2………………(2)
若空引线16的宽度WD在上述范围内，则能充分确保空引线16和与之相邻的第2内部引线13之间的间隔(空间)，可以实现内部引线8的高密度化。
更具体地说，各空引线16的宽度WD，例如为8μm以上，最好是10μm以上，通常是在15μm以下。
空引线16与第2内部引线13之间的长度(长边方向上的间隔)SD设定为满足例如下式(3)、最好是下式(4)的关系。
0μm＜SD≤2×(不重复部分的长度L1)…………(3)
20μm≤SD≤0.5×(不重复部分的长度L1)…………(4)
若空引线16与第2内部引线13之间的长度SD设定在上述范围内，则更能降低配线的偏差。
另外，空引线16的长度(长边方向长度)LD最好是设定为长于空引线16与第2内部引线13之间的长度SD。
另外，空引线16的长度LD，设定为空引线16的面积(＝空引线16的长度LD×空引线16的宽度WD)VD满足下式(5)的关系。
0.5×V1≤VD≤2.0×V1………………(5)
(V1＝(不重复部分15的长度L1)×(第2内部引线13的宽度W2)
亦即，V1相当于不重复部分15中、将第2内部引线13延长到安装部5的内侧(图3右侧)的延长部分的面积。)
具体地说，空引线16的长度LD，例如为50～200μm，最好是50～150μm。
若将空引线16的长度LD设定在上述范围内，则可以使得内部引线8的厚度均匀。
各外部引线9如图2所示，面对配线部3的长边方向的两端部，沿长边方向延伸，互相隔开间隔在宽度方向上并排配置。各外部引线9的间距(亦即，一个外部引线9的宽度(宽度方向长度)、与两个外部引线9之间的长度(宽度方向上的间隔)的总长)0P，相对于各内部引线8的间距IP，设定为例如100～1000％左右。亦即，各外部引线9的间距OP可以设定为比各内部引线8的间距IP要宽，也可以设定为与各内部引线8的间距IP同宽。
各中间连接引线10将各内部引线8与各外部引线9进行中间连接，使得各内部引线8与各外部引线9相连续，当各外部引线9的间距OP设定为比各内部引线8的间距IP要宽时，从间距较窄的内部引线8一侧向间距较宽的外部引线9一侧，逐渐沿宽度方向增宽而呈放射状配置。
另外，在配置有各中间连接引线10的部分，设有抗镀剂等的被覆绝缘层11。亦即，被覆绝缘层11围绕安装部5那样设置，使得俯视图为近似矩形形状，被覆所有中间连接引线10。
还有，导体布图6与空引线16利用加成法形成时，如图5(e)所示，在基底绝缘层2与导体布图6以及空引线16之间，夹入了金属薄膜17。
另外，对于从被覆绝缘层11露出的内部引线8与外部引线9，形成未图示的金属镀层。
加强层4如图4所示，层叠在基底绝缘层2的背面。对加强层4，如图1和图4所示，在与各配线部3对向的位置上形成开口部19。各开口部19与各配线部3相对应，通过将加强层4进行开口成仰视图为近似矩形形状而形成。该加强层4从下侧来加强基底绝缘层2。
下面，参照图5说明该COF基板1的制造方法。
本方法中，首先，如图5(a)所示，准备加强层4。作为形成加强层4的加强材料，采用如铜、或不锈钢等金属材料，最好是用不锈钢。加强层4的厚度，例如为3～100μm，最好是5～30μm。
然后，按图5(b)所示，在加强层4上形成生成基底绝缘层2。
作为形成基底绝缘层2的绝缘材料，使用如聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二酯、聚氯乙烯等合成树脂。在这些选材中，以用感光性的合成树脂为佳，更好的是用感光性聚酰亚胺。
为了形成基底绝缘层2，在加强层4的整个表面上，涂敷例如感光性的合成树脂，干燥后，以上述布图进行曝光并显影，根据需要使其硬化。
另外，基底绝缘层2的形成也可以是在加强层4的整个表面上，均匀涂敷上述合成树脂的溶液后，进行干燥，然后根据需要加热使之硬化，之后利用刻蚀等形成上述布图。此外，基底绝缘层2的形成，也可以例如将合成树脂预先形成上述布图的薄膜，将该薄膜用现有的粘合剂层粘贴到加强层4的表面上。
这样形成的基底绝缘层2的厚度，例如为50μm以下，最好是30μm以下，通常是在3μm以上。
然后，在本方法中，如图5(c)所示，同时形成导体布图6以及空引线16。
形成导体布图6和空引线16的材料，采用如铜、镍、金、焊锡、或者是这些材料的合金等金属材料(导体材料)，最好是用铜。
为了形成导体布图6和空引线16，采用如加成法、减成法等现有的图形制作法，最好是用电镀的加成法。
在加成法中，例如，首先在基底绝缘层2的整个表面上用溅射法等形成金属薄膜17，然后在该金属薄膜17之上，以导体布图6与空引线16的反转布图形成抗镀剂。之后，通过将制造过程中的COF基板1浸渍于上述金属材料的电镀液中，并通电进行电镀，从而在从抗镀剂露出的金属薄膜17上，同时形成导体布图6和空引线16。之后，除去抗镀剂以及该抗镀剂形成的部分的金属薄膜17。
上述电镀中，由于在相邻的第1内部引线12之间形成了空引线16，所以可以使第1内部引线12附近的电镀液的金属离子浓度、与空引线16以及第2内部引线13的重复部分14附近的电镀液的金属离子浓度大致相等，因此可以将后述的第1内部引线12的厚度与第2内部引线13的厚度之差设定在2.0μm以下。
由此，形成了导体布图6，该导体布图6是由内部引线8、外部引线9以及中间连接引线10形成为一体的配线7的布图，同时，在不重复部分15形成了空引线16。
这样形成的导体布图6及空引线16的厚度，例如为5μm以上，最好是8～15μm。另外，第1内部引线12的厚度与第2内部引线13的厚度，通常相等或者稍有不同，对于稍有不同的情况，它们之差例如为2.0μm以下，最好是1.0μm以下。如果第1内部引线12的厚度与第2内部引线13的厚度之差超过2.0μm时，则在与IC芯片的连接端子的连接上，有时会产生接触不良。
然后，在本方法中，如图5(d)所示，在基底绝缘层2上形成被覆绝缘层11，以被覆中间连接引线10。作为形成被覆绝缘层11的绝缘材料，使用如抗镀剂等的合成树脂。为了形成被覆绝缘层11，是通过利用如将感光性抗镀剂进行曝光并显影的现有的方法来形成的。这样形成的被覆绝缘层11的厚度，例如为5～30μm，最好是5～20μm。
然后，在本方法中，虽然未图示，但在各配线7的内部引线8以及外部引线9的表面形成金属镀层。作为形成金属镀层的金属材料，使用如镍、金等。金属镀层可以通过如化学镀而形成。
然后，在本方法中，如图5(e)所示，对加强层4形成开口部19。
为了对加强层4形成开口部19，是将加强层4的与配线部3对向的部分，利用如化学刻蚀(湿法刻蚀)等现有的方法进行开口。
由此，可以得到COF基板1。
然后，说明在上述得到的COF基板1上安装(放置)IC芯片的方法。
首先，准备IC芯片。虽然未图示，但在IC芯片的下表面设有用于与内部引线8及外部引线9电连接的连接端子和在连接端子表面上形成的凸点18(图3中的虚线)。特别是用于连接内部引线8的连接端子，如参照图3那样，是以与第1内部引线12的自由端部(虚线)及第2内部引线13的自由端部(虚线)的交错状相对应的布图(配置)形成的。另外，与内部引线8相对应的连接端子的凸点18的宽度W4，例如为10～25μm，最好是15～20μm。
然后，将IC芯片放置于COF基板1的安装部5，同时将IC芯片的连接端子通过凸点18与内部引线8及外部引线9电连接。
这样，在COF基板1上完成了IC芯片的安装。
因此，在该COF基板1上，由于第1内部引线12与第2内部引线13沿宽度方向形成交错状，从而可以实现内部引线8的高密度化。
另一方面，在该COF基板1的不重复部分15设置有空引线16。因此，在加成法等中利用电镀生成内部引线8时，对于电镀液可以防止产生内部引线8的疏密，能够使第1内部引线12附近的电镀液的金属离子浓度、与空引线16以及第2内部引线13的重复部分14附近的电镀液的金属离子浓度相等。所以，可以使得第1内部引线12与第2内部引线13的厚度相等，该结果使得内部引线8的厚度均匀，从而在COF基板1上可以获得优异的连接可靠性。
而且，该COF基板1上，由于在不重复部分15设置有空引线16，因此在安装IC芯片时，可以加强安装部5。
还有，上述说明中，是在内部引线8中形成了第1内部引线12与第2内部引线13，在由第2内部引线13形成的不重复部分15设有空引线16，但是，例如，虽然未图示，却也可以除了内部引线8，还对外部引线9形成第1外部引线与第2外部引线，在由第2外部引线形成的不重复部分，设置空引线。
另外，上述说明中，是将空引线16对应多个第2内部引线13而形成多个，但是，例如，虽然未图示，却也可以将空引线16不与多个第2内部引线13相对应，而是以比第2内部引线13的数量少的数量(至少一个以上)而形成。这种情况下，将在相邻的第1内部引线12之间配置空引线16的部分与没有配置的部分，沿宽度方向有规则地或者不规则地排列。
而且还有，上述说明中，是对COF基板1形成了加强层4，但是，例如，虽然未图示，却也可以不形成加强层4来制造COF基板1。另外，在对COF基板1不形成加强层4的情况下，是在现有的剥离片上，层叠基底绝缘层2、导体布图6以及被覆绝缘层11后，除去剥离片，通过这样形成COF基板1。
实施例
以下列举实施例和比较例，更具体地说明本发明。
实施例1
准备厚度为20μm的由不锈钢箔形成的加强层(参照图5(a))，然后，在加强层的整个表面上涂敷聚酰胺酸树脂的溶液，干燥后进行曝光及显影后，通过加热使之硬化，形成厚度为25μm的由聚酰亚胺树脂形成的基底绝缘层(参照图5(b))。
然后，利用加成法同时形成导体布图和空引线。
亦即，首先，在基底绝缘层的整个表面上，利用溅射法依次形成厚度为30nm的铬膜与厚度为200nm的铜膜，从而形成金属薄膜。然后，在金属薄膜之上，以导体布图及空引线的反转布图，形成由干膜抗蚀剂形成的抗镀剂，之后通过电镀铜，在从抗镀剂露出的金属薄膜上，形成导体布图及空引线。
然后，通过除去抗镀剂以及该抗镀剂层叠的部分的金属薄膜，形成导体布图，该导体布图是由内部引线、外部引线及中间连接引线形成为一体的配线的图形，与此同时，在不重复部分形成空引线(厚度为10μm，参照图5(c))。内部引线的间距为30μm，外部引线的间距为100μm。另外，第1内部引线的长度为300μm，第2内部引线的长度为150μm。此外，其他内部引线及空引线的尺寸如下表1所示。
然后，在规定的布图上形成感光性抗镀剂后，通过曝光及显影，以被覆中间连接引线的布图形成被覆绝缘层。
之后，将加强层的与配线部对向的部分用化学刻蚀进行开口，从而对加强层形成开口部。由此，得到COF基板。
实施例2～5
在导体布图的形成上，除如下表1中那样除改变内部引线与空引线的尺寸以外，其他与实施例1相同，由此各自得到实施例2～5的COF基板。
比较例1
在导体布图的形成上，除不形成空引线以外，其他与实施例1相同，由此得到各COF基板。
Figure A20081016651200141
(评价)
(连接试验)
准备具有上述连接端子以及在其表面形成的凸点的IC芯片。另外，与内部引线对应的连接端子的凸点的宽度(W4)为20μm。
然后，将该IC芯片放置到由各实施例与比较例获得的COF基板的安装部上，同时将IC芯片的连接端子通过凸点与内部引线及外部引线电连接。
其结果为，实施例1～5中的内部引线和外部引线两者的连接都良好。
另一方面，比较例1中，内部引线的第2内部引线上，发生接触不良。
此外，虽然上述说明提供了本发明示例的实施形态，但这只不过是示例，并不能限定性地进行解释。该技术领域的从业人员所了解的本发明的变形例包含于后述的权利要求范围内。

Claims (4)

1.一种COF基板，其特征在于，具备：
绝缘层；以及
形成于所述绝缘层上的与电子零部件电连接的端子部，
所述端子部具备：沿长边方向延伸的第1引线；以及沿长边方向延伸的、长边方向长度比所述第1引线的长边方向长度短的第2引线，
所述第1引线在与所述长边方向正交的方向上隔开间隔地配置多个，
所述第2引线在与所述长边方向正交的方向上，在相邻的所述第1引线之间配置多个，使得相邻的所述第1引线在相邻方向投影时，形成所述第2引线重叠的重复部分和所述第2引线不重叠的不重复部分，
在所述不重复部分设置有空引线。
2.如权利要求1所述的COF基板，其特征在于，
所述端子部由电镀形成。
3.如权利要求1所述的COF基板，其特征在于，
所述空引线的与所述长边方向正交方向的长度，比所述第2引线的与所述长边方向正交方向的长度要短，或者和所述第2引线的与所述长边方向正交方向的长度相同。
4.如权利要求1所述的COF基板，其特征在于，
所述空引线的所述长边方向的长度，比所述空引线和所述第2引线在所述长边方向上的间隔要长。
CNA200810166512XA 2007-10-10 2008-10-09 Cof基板 Pending CN101409274A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007264797 2007-10-10
JP2007264797A JP2009094361A (ja) 2007-10-10 2007-10-10 Ｃｏｆ基板

Publications (1)

Publication Number Publication Date
CN101409274A true CN101409274A (zh) 2009-04-15

Family

ID=40291264

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200810166512XA Pending CN101409274A (zh) 2007-10-10 2008-10-09 Cof基板

Country Status (6)

Country Link
US (1) US7659605B2 (zh)
EP (1) EP2048922A3 (zh)
JP (1) JP2009094361A (zh)
KR (1) KR20090037333A (zh)
CN (1) CN101409274A (zh)
TW (1) TW200917427A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102510675A (zh) * 2011-10-25 2012-06-20 深南电路有限公司 载板表面电镀的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
KR101680115B1 (ko) * 2010-02-26 2016-11-29 삼성전자 주식회사 반도체칩, 필름 및 그를 포함하는 탭 패키지
KR101146987B1 (ko) 2010-05-03 2012-05-23 삼성모바일디스플레이주식회사 표시장치 및 표시장치에 구비된 구동칩실장용필름소자
US20120007235A1 (en) * 2010-07-08 2012-01-12 Chao-Chih Hsiao Chip Fanning Out Method and Chip-on-Film Device
JP2012156309A (ja) * 2011-01-26 2012-08-16 Nitto Denko Corp 配線回路基板およびその製造方法ならびに燃料電池
KR101983374B1 (ko) * 2012-11-06 2019-08-29 삼성디스플레이 주식회사 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
KR102059942B1 (ko) 2013-07-24 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
JP6970230B2 (ja) * 2020-03-24 2021-11-24 日東電工株式会社 配線回路基板集合体シート

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197070B2 (ja) * 1999-04-01 2008-12-17 イビデン株式会社 多層ビルドアップ配線板
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2002204055A (ja) * 2000-12-28 2002-07-19 Airex Inc プリント基板製造方法
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
TWI233714B (en) * 2003-12-23 2005-06-01 Himax Tech Inc Electrical connection structure
JP4651367B2 (ja) * 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP2007035869A (ja) * 2005-07-26 2007-02-08 Nitto Denko Corp Ｔａｂ用テープキャリア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102510675A (zh) * 2011-10-25 2012-06-20 深南电路有限公司 载板表面电镀的方法

Also Published As

Publication number Publication date
TW200917427A (en) 2009-04-16
EP2048922A2 (en) 2009-04-15
JP2009094361A (ja) 2009-04-30
US7659605B2 (en) 2010-02-09
KR20090037333A (ko) 2009-04-15
EP2048922A3 (en) 2010-04-21
US20090096069A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101409274A (zh) Cof基板
US7271347B2 (en) Wired circuit board
US7569773B2 (en) Wired circuit board
US20090084583A1 (en) Multilayer printed wiring board and method for fabrication thereof
US20090020320A1 (en) Gold finger of circuit board and fabricating method thereof
US20070023876A1 (en) Tab tape carrier
CN103493610A (zh) 刚性柔性基板及其制造方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
CN101022699B (zh) 布线电路基板及其制造方法
US6808866B2 (en) Process for massively producing tape type flexible printed circuits
CN109561602A (zh) 电路板及其制作方法
CN109429442B (zh) 电路板及其制作方法
CN108024442B (zh) 布线电路基板及其制造方法
US20110132651A1 (en) Circuit board and method of manufacturing the same
CN103098565B (zh) 元器件内置基板
CN115190701A (zh) 一种埋入式线路封装基板及其加工方法
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
JP2006013160A (ja) 配線回路基板および半導体装置
US11606862B2 (en) Circuit board, method for manufacturing the same
JP2006253253A (ja) フレキシブル回路基板の製造方法
CN102458047B (zh) 布线电路板
JP2018148156A (ja) 半導体装置用ｔａｂテープ及びその製造方法
JP2006049559A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板、ならびにそれらの製造方法
JPS63284829A (ja) テ−プキヤリア
JP2006108553A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090415