CN101364767A - 半导体电路和开关电源装置 - Google Patents

半导体电路和开关电源装置 Download PDF

Info

Publication number
CN101364767A
CN101364767A CNA2008101315747A CN200810131574A CN101364767A CN 101364767 A CN101364767 A CN 101364767A CN A2008101315747 A CNA2008101315747 A CN A2008101315747A CN 200810131574 A CN200810131574 A CN 200810131574A CN 101364767 A CN101364767 A CN 101364767A
Authority
CN
China
Prior art keywords
voltage
circuit
supply unit
output
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101315747A
Other languages
English (en)
Inventor
工藤良太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101364767A publication Critical patent/CN101364767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明的目的是提供一种在低功耗情况下实现高速响应、稳定操作以及低输出纹波的电源装置。第一级开关调节器接收输入电压并形成第一电压。第二级开关调节器接收该第一电压并形成第二电压。第二级开关调节器包括N相(N为2或更多)开关调节器，并且第一电压被设置为该第二电压的目标值的N倍。该输入电压被设置为高于该第一电压。

Description

半导体电路和开关电源装置
相关申请的交叉引用
本申请要求于2007年8月8日提交的日本专利申请No.2007-206074的优先权，其内容在此通过参考而引入在本申请中。
技术领域
本发明涉及电源装置，并且涉及一种应用于开关电源装置以将较高电压变换成较低电压时有效的技术。
背景技术
在日本未经审查专利公开No.2005-168106(专利文献1)中，公开了一种用于降低多相DC/DC变换器的输出纹波电流/电压用途的技术。该多相电源装置包括：多相PWM控制DC/DC变换器电源单元，其并行耦合有N个DC/DC变换器；检测装置，用于检测来自多相PWM控制DC/DC变换器电源单元的输出功率的电压值；功率供应装置，用于向该多相PWM控制DC/DC变换器电源单元供应功率；以及控制装置，用于将来自该功率供应装置的输出功率的电压值控制为所述检测装置所检测的电压值的N倍。
发明内容
近来，为了提高安装在PC(个人计算机)和服务器中的系统控制单元(存储器、CPU和GPU)等的处理能力，操作频率一直在逐年增加，并且其电源电压也一直在降低。由于操作频率较高，所以电流消耗一直在增加，并且因低电压而导致的泄漏电流也一直在增加。因此，期望电源装置在电源电压方面具有高精度，具有高速响应以防止负载突然改变时的电源电压降，并具有稳定的操作。
上述专利文献1的电源装置旨在降低纹波电流/电压，结果导致牺牲稳定性来抵抗负载突然改变时电源电压的下降或者上升。即，针对负载突然改变时的输出电压的下降(上升)，上述电源装置进行操作，以使得输入电压改变值变成输出电压改变值的N倍，以便使得提供给多相PWM控制DC/DC变换器电源单元的输入电压跟随上述输出电压改变，并且上述电源装置进行控制以使得将作为输出电压N倍的输入电压提供给多相PWM控制DC/DC变换器电源单元。然而，该多相PWM控制DC/DC变换器电源单元检测负载突然改变时电源电压的下降(上升)，并试图通过改变PWM脉冲占空比来得到原始输出电压。因此，上述电压供应装置降低(或者增加)了输入电压，结果防止了多相PWM控制DC/DC变换器电源单元中的输出电压返回到原始电压。诸如CPU等的上述负载使用如上所述较低的电源电压，并且具有尤其抵抗电压降的小裕量。尽管这种电压降可能会引起CPU等的操作中的错误，并且要求快速恢复电源电压，但是专利文献1中的上述电源装置不能满足该需求。
专利文献1通过对晶体管1的导通电阻的控制，由电源形成了N倍的电压值。例如，当电源电压是12V并且在两相互补PWM控制DC/DC变换器电源单元中由12V形成1V时，上述功率供应装置需要形成2V的电压。在这种情况下，组成功率供应装置的晶体管1在其集电极和发射极之间具有10V那么大的电压差。当使用20V用于该电源时，该电压差进一步增加。在电源的输出电流变为100A那么大的可能情况下，晶体管1中的功率损耗可能变得巨大，这也是个问题。
本发明的目的是提供一种在低功耗的情况下实现高速响应、稳定操作以及低输出纹波的电源装置。通过对本说明书和附图的描述，本发明的上述目的、其他目的及新颖的特征都将显而易见。
本申请所公开的电源装置的实施方式如下。第一级开关调节器通过接收输入电压形成第一电压。第二级开关调节器通过接收该第一电压形成第二电压。第二级开关调节器通过N相(N为2或更多)开关调节器来配置，并且将第一电压设置为第二电压的目标值的N倍。该输入电压被设置为高于第一电压。
由于第一级开关调节器和第二级开关调节器受PWM控制以便具有为各个开关调节器设置的输出电压，因此可以在低功耗的情况下实现高响应时间、稳定操作以及低输出纹波。
附图说明
图1是根据本发明的电源装置的一个实施方式的方框图。
图2是用于说明根据本发明的第二级DC-DC变换器COV2的操作的示意电路图。
图3是分别流经图1所示电感器L10和L20的电流IL10和IL20以及输出电流Iout的波形图。
图4是示出了根据本发明的第二级DC-DC变换器COV2中分别流经电感器L10和L20的电流IL10和IL20以及输出电流Iout的实例的波形图。
图5是用于说明本发明的特性图。
图6是示出了当根据本发明通过三相DC-DC变换器来配置第二级DC-DC变换器COV2时流经各个电感器的电流的波形图。
图7是图1所示PWM控制电路的实施方式的方框图。
图8是图1所示PWM控制电路的另一实施方式的方框图。
图9是可以用于根据本发明的电源装置的半导体器件的一个实施方式的配置图。
图10是图9所示半导体器件的一个实施方式的整体电路图。
图11是可以用于本发明的半导体器件的另一实施方式的整体电路图。
具体实施方式
图1示出了根据本发明的电源装置的一个实施方式的方框图。在该实施方式中，组合了第一级DC-DC变换器COV1和第二级DC-DC变换器COV2。第一级DC-DC变换器COV1包括驱动电路DV1、输出MOSFET Q1和Q2以及电感器L1和电容器C1。第一级DC-DC变换器COV1接收输入电压Vin并形成输入电压Va，该输入电压Va设置用于减少第二级DC-DC变换器COV2中的纹波。第二级DC-DC变换器COV2通过接收输入电压Va的多相DC-DC变换器来配置。在该实施方式中，第二级DC-DC变换器COV2通过具有第一相电路PHS1和第二相电路PHS2的两相电路来配置。第一相电路PHS1包括驱动电路DV10、输出MOSFET Q11和Q12以及电感器L10。第二相电路PHS2包括驱动电路DV20、输出MOSFET Q21和Q22以及电感器L20。然后，在第二级DC-DC变换器COV2中，将电容器Co共同地提供给电感器L10和L20，以形成输出电压Vout。
为第一级DC-DC变换器COV1和第二级DC-DC变换器COV2配备有PWM控制电路PWMC。该PWM控制电路PWMC从第一级DC-DC变换器COV1接收输出电压Va作为反馈信号FB1，并形成PWM脉冲PWM1，以便使得电压Va变成目标电压，并将PWM脉冲PWM1提供给第一级DC-DC变换器COV1。该PWM控制电路PWMC还从第二级DC-DC变换器COV2接收输出电压Vout作为反馈信号FBo，并形成PWM脉冲PWM10和PWM20，以便使得输出电压Vout变为目标电压，并且将PWM脉冲PWM10和PWM20分别提供到第二级DC-DC变换器COV2中的第一相电路PHS1和第二相电路PHS2。
虽然对输入电压Vin和输出电压Vout的值没有任何特别限制，但该实施方式例如将输入电压Vin设置为20V并将输出电压Vout设置为1V。当第二级DC-DC变换器COV2通过如上所述的两相电路来配置时，将输入电压Va设置为2xVout＝2V。即，PWM控制电路PWMC形成PWM脉冲PWM1，使得在第一级DC-DC变换器COV1中由20v的输入电压Vin形成2V的输出电压Va。
该实施方式假设：由输出电压Vout驱动的负载电路LD是安装在PC(个人计算机)或者服务器中的系统控制单元(CPU)。该CPU配备有用于指定操作电压的VID码输出功能。对应地，该实施方式的电源装置可以在PWM控制电路PWMC中配备有VID码输入电路和解码电路。通过该解码电路，在第二级DC-DC变换器COV2中将输出电压Vout自动设置为1V，并且在第一级DC-DC变换器COV1中将输出电压Va自动设置为2V。
图2示出了用于说明根据本发明的第二级DC-DC变换器COV2的操作的示意电路图。在第一相电路PHS1中，经过电感器L10将电流IL10提供至电容器Co，在第二相电路PHS2中，经过电感器L20将电流IL20提供至电容器Co。以这种方式，该电容器Co通过两个电流IL10和IL20来充电，电容Co通过在负载电路LD中流动的负载电流Iout来放电。根据这种对电容Co的充电/放电来确定输出电压Vout。
图3示出了分别流经电感器L10和L20的电流IL10和IL20以及输出电流Iout的波形图。当与PWM脉冲的高电平对应，输出MOSFET Q11变为导通状态而输出MOSFET 12变为截止状态时，流经电感器L10的电流IL10改变，增加了来自输入电压Va的电流。当PWM脉冲改变为低电平时，输出MOSFET Q11变为截止状态而输出MOSFET 12变为导通状态，然后电流IL10改变为降低，而在电感器L10中存储的能量(反电动势)的排放起作用以维持该电流IL10。此外，在电感器L20，电流IL20与流经该电感器L10的电流IL10表现类似，尽管其相位彼此相差180度。在输出电流Iout的恒流状态下，如图中所示电流IL10或者IL20中增加的电流量和减少的电流量对于1/Fs周期(Fs是PWM频率)是相同的，电流IL10或者IL20增加的幅度和降低的幅度导致输出电压中的纹波。
图4示出了根据本发明的第二级DC-DC变换器COV2中分别流经电感器L10和L20的电流IL10和IL20以及输出电流Iout的波形图。当如上所述输入电压Va被设置成输出电压Vout的两倍，诸如2V，以用于在上述第二级DC-DC变换器COV2中形成1V的输出电压Vout时，对于输出电流Iout的恒流情况，如图所示，电流IL10和IL20的增加的电流量以及降低的电流量对于1/Fs周期(Fs是PWM频率)是相同的。即，在1/Fs周期中，电流IL10和IL20的增加时间和降低时间同等地变为该周期的一半。另外，由于电流IL10和IL20具有的相位如图所示彼此相差180度，因此组合电流IL10+IL20总是为Iout(恒定)，并且可以使电流纹波为零。
图5示出了用于说明本发明的特性图。该图示出了DC-DC变换器的输出电流中的纹波电流与占空比之间的关系。占空比表示图4中电流降低时间与电流增加时间之比，其对应于输出电压与输入电压之比，并且当输出电流Iout恒定时，该占空比变得与PWM脉冲占空比相同。在附图中，当输出电压为1V、Fs＝500KHz以及L10(L20)＝1μH时，通过对占空比的计算机模拟计算电流纹波。此处，假设输出MOSFET Q11(Q21)等的导通电阻以及电感器L10(L20)等并不具有寄生电阻。
从图5的特性图可以明显看出，当占空比在0.1左右时，尤其是在输入电压为20V时，输出电压为1V，当占空比为0.05时，在单相DC-DC变换器配置和两相DC-DC变换器配置之间存在很少差异。当占空比为0.5和1.0时，纹波电流降低。对于0.5的占空比，可以从IL10和IL20的组合电流变为Iout(恒定)中得到理解，这在图4中是显而易见的。此处，1.0的占空比表示如图1所示的DC-DC变换器COV2中的MOSFET Q11(Q21)维持在导通状态并且输入电压Va经由电感器L10(L20)直接输出为输出电压Vout的状态，其并不表示DC-DC变换器的操作。
图6示出了当通过三相DC-DC变换器来配置根据本发明的第二级DC-DC变换器COV2时流经电感器的电流的波形图。该三相变换器配备有对应于图1所示电路的第三相电路，包括驱动电路DV10(DV20)、输出MOSFET Q11和Q12(Q21和Q22)以及电感器L10(L20)。第三相电路中的电感器由L30指示，并且该图示出了流经电感器L30的电流IL30。
当第二级DC-DC变换器COV2通过如上所述的三相电路来配置以形成1V的输出电压Vout时，将输入电压Va设置为输出电压Vout的三倍，诸如3V。对于输出电流Iout的恒流情况，电流IL10、IL20或IL30中降低的电流量与增加的电流量的比值对于1/Fs周期(Fs是PWM频率)变为1：2。即，在1/Fs周期中，电流IL10、IL20或者IL30的增加时间变为该周期的三分之一，并且其降低时间变为该周期的三分之二。另外，由于电流IL10、IL20和IL30的相位如图所示彼此相差120度，所以组合电流IL10+IL20+IL30总是为Iout(恒定)，并且可以使电流纹波为零。
图7示出了图1所示PWM控制电路的实施方式的方框图。来自第一级DC-DC变换器COV1的输出电压Va由电阻器R1和R2分压，(Va×R2/(R1+R2))。第一误差放大器EA1将分压电压(Va×R2/(R1+R2))与参考电压Vref1比较，并将误差电压输入到单相PWM调制器中。该单相PWM调制器通过使用三角波或时钟来生成PWM脉冲PWM1，使得分压电压(Va×R2/(R1+R2))和参考电压Vref1变得相同，并将PWM脉冲PWM1提供给第一DC-DC变换器COV1的驱动电路DV1。
来自第二级DC-DC变换器COV2的输出电压Vout由电阻器R10和R20分压(Vout×R20/(R10+R20))。第二误差放大器EA2将分压电压(Vout×R20/(R10+R20))与参考电压Vref2比较，并将误差电压输入到两相PWM调制器中。该两相PWM调制器通过使用三角波或时钟来生成PWM脉冲PWM10和PWM20，使得分压电压(Vout×R20/(R10+R20))和参考电压Vref2变得相同，并将PWM脉冲PWM10和PWM20分别提供给第二级DC-DC变换器COV2的驱动电路DV10和DV20。该两相PWM调制器通过使用具有180度相差的三角波或时钟使得PWM脉冲PWM10和PWM20之间的相位差为180度。
在该实施方式中，PWM控制电路包括VID解码器，该VID解码器从其负载的CPU接收VID码。VID解码器对VID码进行解译，并根据输出电压Vout的设置和第二级DC-DC变换器COV2的相位数量来设置第一级DC-DC变换器COV1的输出电压Va。为了设置这种输出电压Vout和输出电压Va，分别控制参考电压Vref2和参考电压Vref1。
例如，当电阻器R10和R20的分压比是1/2且输出电压Vout被设置成1V时，参考电压Vref2被控制为0.5V。那么，当电阻器R1和R2的分压比是1/4且输出电压Va被设置成2V(其是输出电压Vout的两倍)时，参考电压Vref1也被控制为0.5V。
图8示出了图7的PWM控制电路的另一实施方式的方框图。在该实施方式中，来自VID解码器的输出信号控制分压电阻器R2和R20的电阻，而不是参考电压Vref1和Vref2。即，通过使参考电压Vref1和Vref2成为固定电压并且控制分压电压(Va×R2/(R1+R2))以及分压电压(Vout×R20/(R10+R20))，可以以与图7所示相同的方式根据来自CPU等的VID码来自动设置输出电压Vout(Va)。
图9示出了可以应用于根据本发明的电源装置的半导体器件的实施方式的配置。该图示例性地示出了根据实际半导体器件的引脚分配和内部配置。该实施方式是在一个封装中安装三个半导体芯片的SIP(系统级封装)或者多芯片模块(MCM)集成电路。该三个芯片包括将在下面描述的高端(高电势侧)MOSFET Q1、低端(低电势侧)MOSFET Q2以及控制IC。该控制IC包括用于驱动高端MOSFET(Q1)和低端MOSFET(Q2)的驱动器DV1和DV2以及逻辑电路LGC。
安装衬底的芯片安装表面被近似划分成两半，在其一侧上，并排布置了高端MOSFET(Q1)和控制IC的两个半导体芯片，而在其另一侧上，布置了低端MOSFET(Q2)的半导体芯片。尽管没有对于引脚数量的特别限制，但该实施方式中的半导体器件在芯片的外围总共配备有56个外部端子，并且为每个外部端子提供有信号或者电压，如图中所示。对应于外部端子，以半色调示出了在安装衬底上的电路图案。尽管在图中没有示出，但是半导体器件的背侧配备有用于诸如输入端子VIN、输出端子SW和PGND的薄片焊盘(tabpad)。
感测MOSFET(Q0)与高端MOSFET(Q1)集成，具有流经高端MOSFET(Q1)的电流的1/N的电流。控制IC包括形成PWM信号的各种电路，以便通过使用从感测MOSFET(Q0)检测到的电流得到的反馈信号和输出DC电压的反馈信号，来切换高端MOSFET(Q1)和低端MOSFET(Q2)。因此，控制IC在芯片外围具有大量信号焊盘。对于将要连接到控制IC中设置的焊盘的半导体器件外部端子，在控制IC的邻近设置的外部端子的数量不够，在高端MOSFET(Q1)和低端MOSFET(Q2)周围的安装衬底的外围上设置的端子BOOT、VCIN、SYNC和ON/OFF也耦合到控制IC中设置的焊盘。
该实施方式提供了包括在如上所述的一个半导体芯片中的感测MOSFET(Q0)，该感测MOSFET(Q0)具有与高端MOSFET(Q1)相同的结构并且具有其电流的1/N的电流，使用了高耐压性和高效率的垂直结构的MOSFET，从而使得可以将制作工艺中导致的两个MOSFET(Q1和Q0)的导通电阻比和阈值电压Vth比的差异抑制到最小值。而且，在高端MOSFET(Q1)和感测MOSFET(Q0)中因温度上升而引起的导通电阻的改变是相同的，从而使得感测电流具有较小的温度依赖性。因此，就可以通过使用这些MOSFET(Q0和Q1)来准确地控制峰值电流。
在图9中，粗实线和细实线示出了用于控制IC和MOSFET(Q0和Q1)以及(Q2)的相互连接及其到外部端子的连接的键合导线。外部端子SW是电路图中连接到MOSFET(Q1)和(Q2)的相互连接节点以及用于与将在下面描述的电感器的连接的输出端子。对于用于与电感器连接的外部端子SW，利用了从安装低端MOSFET(Q2)的安装衬底的电路图案延伸的多个外部端子SW。除了这样的多个外部端子SW外，还配备了与高端MOSFET(Q1)的源极耦合的外部端子SW，用于与将在下面描述的自举(bootstrap)电容CB的连接。
低端MOSFET(Q2)的漏极和高端MOSFET(Q1)的源极通过以粗实线示出的键合导线来连接，高端MOSFET(Q1)的源极与用于连接到自举电容CB的外部端子SW通过两条细实线示出的键合导线来连接。通过提供专用于连接到自举电容的这种外部端子SW，可以如图所示布置邻近地连接到自举电容CB的外部端子SW和BOOT，并可以实现有效的自举操作。例如，当自举电容CB连接在外部端子BOOT和与电感器连接的外部端子SW之间时，自举电容CB通过较长的布线路径连接，并且受到其布线电阻等的负面影响。
图10示出了图9所示半导体器件的实施方式的整体电路图。虽然并未严格限定，但粗虚线所包围的附图部分示出了具有如图9所示多芯片配置的半导体器件。即，以点划线示出的两个功率MOSFETGH(Q0和Q1)以及GL(Q2)和其他电路的控制IC分别形成在半导体芯片上，并且安装在一个封装内。半导体芯片GH由高端MOSFET Q1和感测MOSFET Q0组成。MOSFET Q1和MOSFET Q0的面积比(电流比)被设置为17000:1。半导体芯片GL由低端MOSFET Q2组成。该半导体芯片GL在低端MOSFET Q2的源极和漏极之间配备有肖特基二极管SBD1。然后，低端MOSFET Q2的源极连接至独立的外部端子PGND，用于降低开关噪声的影响。
当该半导体器件用于如图1所示的第一级DC-DC变换器COV1时，诸如近似20V的输入电压Vin由电源端子VIN提供。将电源端子VIN处的电压提供至MOSFET Q0和Q1的漏极。尽管并非总是需要，但是可以提供电源端子VCIN。该端子VCIN与VIN在外部连接，并且向该端子VCIN提供输入电压Vin。将该输入电压Vin提供至电压检测电路UVLOC、电源电路REG1和REG2以及参考电流生成电路RCG(在附图中并未示出)。电压检测电路UVLOC检测输入电压等于或者高于预定电压，并形成检测信号UVLO。当检测信号UVLO指示输入电压等于或者高于预定电压时，电源电路REG1和REG2以及逻辑电路LGC的操作变为激活。
电源电路REG1和REG2接收诸如20V的输入电压Vin并形成大约5V的内部电压(分别为REG5和DRV5)。外部端子REG5和DRV5分别与电容器C4和C5连接，用于稳定内部电压(REG5和DRV5)。内部电压(REG5)是将在下面描述的误差放大器EA、振荡器电路OSC、脉冲发生电路PG、电压比较器电路VC1至VC3等的操作电压。内部电压(DRV5)是逻辑电路LGC以及驱动器DV2的操作电压，其中逻辑电路LGC用于为高端MOSFET Q0和Q1以及低端MOSFET Q2形成开关控制信号，驱动器DV2用于形成提供至低端MOSFET Q2的栅极的驱动信号。
尽管内部电压REG5和DRV5都是5V的相同电压，但在该配置中提供了两个电源电路REG1和REG2。其原因如下。当如上所述设置了这种大额定输出电流时，高端MOSFET(Q1)和低端MOSFET(Q2)的尺寸不可避免地变大，如图9所示。特别是，由于为了效率需要低导通电阻，因此低端MOSFET(Q2)的尺寸变为高端MOSFET(Q1)尺寸的1.5倍那么大。结果，其栅极电容变大。
在控制IC或者形成其输入信号的逻辑IC中提供的驱动器DV2需要流过大电流，以用于以高速驱动上述大负载电容或者自举电容CB。可以在配置有CMOS电路的控制IC中实现的电源电路REG在其电流供应能力方面受到限制，并且在MOSFET(Q2)的开关控制和自举电容CB的预充电时，输出电压显著改变。控制IC包括模拟电路，诸如误差放大器EA、电压比较器电路VC1至VC3以及振荡器电路OSC。这些模拟电路对于电源电压的改变很敏感。因此，当形成在控制IC上的驱动器DV2、逻辑电路LGC、模拟电路EA和VC1至VC3由于需要相同的电压而利用同一电源电路进行操作时，就难以实现如下所述的具有高精度、稳定电压变换操作的PWM控制。因此，将控制IC中设置的电路划分成对于电源电压改变敏感的电路和需要大电流供应的电路，并且分别为这些电路提供电源电路REG1和REG2。
将内部电压(DRV5)提供到组成升压电路的肖特基二极管SBD2并经由端子BOOT提供到自举电容CB的一端。自举电容CB的另一端连接到外部端子SW。外部端子SW连接到MOSFET Q1的源极和MOSFET Q2的漏极，还连接到电感器L1的输入侧。在图9的半导体器件中，如上所述提供了专用的外部端子SW，并且外部端子BOOT布置成与该外部端子SW邻近。电容器C1提供在电感器L1的另一端和电路的地电势之间，在此处形成诸如2V的输出电压Va，以便成为第二级DC-DC变换器COV2的输入电压。
MOSFET Q0的源极以及MOSFET Q1的源极连接至差分放大器AMP的输入端子(+)和(-)。该差分放大器AMP进行操作以便通过为MOSFET Q0和Q1提供相同的源极电势而获得高精度的感测电流。其中流动着MOSFET Q1形成的感测电流的MOSFET Q3通过LD-MOSFET来配置。MOSFET Q3的漏极经由消隐电路BK连接至外部端子CS，此处连接电阻器Rs用于变换成电压信号。
在外部端子CS处生成的电压信号用于反馈信号CS。在电压比较器电路VC2中，将电阻器Rs上形成的电压与对应于限幅器电流的参考电压VR进行比较，电压比较器电路VC2的输出经由OR门G1来设置触发器电路FF，以便使得PWM信号呈低电平，该低电平将高端MOSFET Q0和Q1切换至截止状态。由于在MOSFET Q0中形成的感测电流在切换时产生噪声，提供消隐电路BK对感测电流检测消隐几十纳秒，以防止误操作。
输出电压Vout被电阻器R1和R2分压，并且输入到外部端子FB。将输入到外部端子FB的分压电压作为反馈信号VF输入到误差放大器EA中。误差放大器EA得出该分压电压与参考电压Vref的差值。在通过提供在外部端子EO处的电阻器R4和电容器C2所组成的补偿电路消除了其噪声分量后，误差放大器EA的输出信号被传送到电压比较器电路VC1。提供在外部端子TRK处的电阻器R3和电容器C1形成了软启动信号并将该信号传送给误差放大器EA。即，对输出电压Vout进行控制，以便在接通电源后立即根据软启动信号使输出电压Vout逐渐上升。振荡器电路OSC利用连接至外部端子CT的电容C3和恒定电流执行频率设置，并且设置PWM信号的频率。将在该振荡器电路OSC中形成的脉冲提供至脉冲生成电路PG，以形成触发器电路FF的复位信号RES以及最大占空比信号MXD作为强制设置信号。
在峰值电流控制方法中，由振荡器电路OSC形成的复位信号RES对触发器电路FF进行复位，并为从其反相输出/Q得到的PWM信号提供了上升。因此，高端MOSFET Q1导通，MOSFET Q0检测到其感测电流IL/17000，以将其变成电压信号。然后，在电压比较器电路VC1中，将电压信号与差分输出EO进行比较，该差分输出EO由误差放大器EA根据分压的输出电压Vout和参考电压Vref而形成。当对应于感测电流IL/170000的电压达到电压EO时，使得设置触发器电路FF以便改变PWM信号，使其呈低电平。因此，高端MOSFET Q0和Q1截止，而低端MOSFET Q2切换至导通状态。
逻辑电路LGC配备有：设置死区时间的电路，以使得高端MOSFET Q1和低端MOSFET Q2不同时变为导通状态；以及电平转换电路，用于将待传送到高端MOSFET Q0和Q1的控制电压变换成与升压电压对应的信号电平。
当开关电源并联连接时，通过将误差放大器EA的输出彼此连接，将该实施方式中的半导体器件设计为应用于高精度的电流共享。对于电流共享，误差放大器EA的输出经由二极管(晶体管T1的基极和发射极)连接至外部端子ISH。例如，组成两个开关电源的半导体器件的外部端子ISH可以彼此连接。通过以这种方式互相连接外部端子ISH，来彼此共享两个开关电源中的误差放大器EA的输出电压，并且误差放大器EA进行操作以形成类似的输出电压Vout，从而共享变得可以使输出电流的供给能力增加两倍。即，如在下文中所述，当并行操作多个开关电源时，一个重要要求是分配输出电流使得在各个开关电源中流动的电流IL变得相同，以便防止特定的开关电源经受大电流而导致热崩溃(thermal runaway)。
在这种实施方式中，虽然并不是总是需要，但是可以提供如下的监视器电路。该监视器电路包括：电压检测电路UVLOC，用于监视输入电压VIN变为等于或者小于预定电压(附图中，省略了其信号路径)；以及监视电路OCPC，用于使用反馈信号CS来监视输出电流变为等于或者大于预定电流(过电流)。来自这些监视器信号的检测信号UVLO和OCP输入到逻辑电路LGC中，并强制截止输出MOSFET Q0、Q1和Q2，而与PWM信号无关。此外，将这些信号UVLO和OCP以及开关电源的操作控制信号ON/OFF输入到OR门电路G2并使MOSFET Q14导通，以使得外部端子TRK变为低电平。从而，将其设计成使误差放大器的输出停止。
参考电流生成电路RCG具有公知的带隙电路。将在该带隙电路中形成的恒定电压施加至连接到外部端子IREF的电阻器R5，以便形成参考电流。基于该参考电流，形成参考电压Vref、VR1和VR2或者内部电路需要的恒定电流源Ib、Ib1以及I1至I4。
图1中示出的单相DC-DC变换器COV1可以通过如图10所示的半导体器件和外部部件来配置。然后，图1中示出的两相DC-DC变换器COV2可以利用如下连接的图10的两个半导体器件来配置。在如图10所示的一个半导体器件中，经由电阻器R将电源电压REG5施加到外部端子CT。因此，在半导体器件中，通过振荡器电路OSC和电压判定电路VD的操作使同步端子SYNC变为输入模式。然后，输入由其他半导体器件中的振荡器电路OSC形成的脉冲，并使其反相，以将其提供到脉冲生成电路PG，该脉冲生成电路PG执行同步操作，提供与其他半导体器件相差180度的相位。由此，两个半导体器件具有彼此反相180度的时钟相位，并且执行两相操作。
图11示出了可以用于本发明的半导体器件的另一实施方式的整体电路图。图中粗虚线所包围的部分示出了具有图9所示多芯片配置的半导体器件。该实施方式除去了与从图10所示配置生成PWM脉冲的部分相关的电路。这可以使得控制IC更加简单，并且该半导体器件可以用于如图1所示的第一级DC-DC变换器COV1，也可以应用于第二级DC-DC变换器COV2中的第一相电路PHS1和第二相电路PHS2。通过提供与上述三个半导体器件共用的PWM控制电路PWMC，可以避免生成PWM脉冲的部分的重复，使得整个电路更加简单。
由于在第二级DC-DC变换器COV2中对各相电路中的纹波电流的相位进行了移位，所以该实施方式可以消除纹波电流。第一级DC-DC变换器COV1的输出电压Va不受第二级变换器COV2的输出电压改变(负载改变)的影响，因此可以配置稳定的高速电源。其优点在于，因为第二级变换器COV2的输入电压Va是2V那么低，所以通过增加第二级变换器COV2的开关频率，不会很多地增加开关损耗。另外，因为在输入电压和输出电压之间具有大差值的第一级DC-DC变换器COV1被配置成开关调节器，所以可以降低功率损耗。
例如，在第二级变换器COV2中，PWM信号频率会增加到大约2MHz。与第二级变换器COV2相比，在诸如200KHz的低开关频率操作第一级变换器COV1是有利的，因为第一级变换器COV1具有高输入电压并且具有大开关损耗。增加第二级变换器COV2的开关频率有两个优点。可以使用具有低电感值的扼流线圈并可以实现高速负载响应，因为可以使得变换器自身的带宽变得更宽。
在上文中，已经根据实施方式具体地描述了本发明人所实现的发明。然而，本发明并不仅限于上述实施方式，而是可以在不脱离本发明的精神的情况下对本发明进行各种修改。例如，第二级DC-DC变换器COV2可以利用四相或者更多相来配置。可以使第一级变换器COV1和第二级变换器COV2的PWM信号频率同步，或者不使其同步。总之，优选的是，使得第二级变换器COV2中的频率高于第一级变换器COV1中的频率。对于第一级DC-DC变换器COV1以及第二级DC-DC变换器COV2中的第一和第二相电路PHS1和PHS2，其具体配置并不仅限于这些实施方式，而是可以具有各种不同的实施方式。例如，输出MOSFET Q1和Q2中任何一个都可以配置成单个元件并在组成电源装置的安装板上与电感器或者电容器一起组装成外部元件。
本发明可以广泛应用于电源装置。

Claims (11)

1.一种电源装置，包括：
第一开关调节器，用于接收输入电压并形成第一电压；以及
第二开关调节器，用于接收所述第一电压并形成第二电压，
其中，所述第二开关调节器包括具有N个输出电路的N相(N为2或更多)开关调节器；
其中，所述第一电压被设置成所述第二电压的目标值的N倍；以及
其中，所述输入电压被设置为高于所述第一电压。
2.根据权利要求1所述的电源装置，
其中，所述第一开关调节器是由第一PWM脉冲操作的单相开关调节器。
3.根据权利要求2所述的电源装置，
其中，所述第二开关调节器包括：
所述N个输出电路；
N个电感器，每个电感器的一端耦合至所述N个输出电路中每个的输出端子；和
电容器，共同耦合到所述N个电感器的另一端，并且形成所述第二电压；以及
其中，为所述N个输出电路提供有N相第二PWM脉冲，所述N相第二PWM脉冲每个具有与360度/N对应的相位差。
4.根据权利要求3所述的电源装置，
其中，所述N相第二PWM脉冲通过接收三角波或时钟信号的N相PWM调制器来形成。
5.根据权利要求4所述的电源装置，
其中，所述第一PWM脉冲的频率被设置成低于所述第二PWM脉冲的频率。
6.根据权利要求5所述的电源装置，进一步包括VID解码器：
其中，所述第一电压根据所述VID解码器的第一控制信号来设置；以及
其中，所述第二电压根据所述VID解码器的第二控制信号来设置。
7.根据权利要求6所述的电源装置，
其中，提供至组成所述第一开关调节器的第一误差放大器的第一参考电压由所述VID解码器的第一控制信号来控制，以便设置所述第一电压；以及
其中，提供至组成所述第二开关调节器的第二误差放大器的第二参考电压由所述VID解码器的第二控制信号来控制，以便设置所述第二电压。
8.根据权利要求6所述的电源装置，
其中，所述第一开关调节器根据第一误差放大器的输出信号形成所述第一电压，该第一误差放大器接收第一参考电压和所述第一电压的第一分压电压，所述第一分压电压受到所述VID解码器的第一控制信号的控制，以便设置所述第一电压；以及
其中，所述第二开关调节器根据第二误差放大器的输出信号形成所述第二电压，该第二误差放大器接收第二参考电压和所述第二电压的第二分压电压，所述第二分压电压受到所述VID解码器的第二控制信号的控制，以便设置所述第二电压。
9.根据权利要求5所述的电源装置，
其中，所述第一开关调节器包括第一半导体器件，该第一半导体器件在一个封装中具有用于接收所述第一PWM脉冲的第一驱动电路和由此驱动的输出MOSFET电路；
其中，所述第二开关调节器包括N相第二半导体器件，该N相第二半导体器件在一个封装中具有分别用于接收具有N相的第二PWM脉冲的N个驱动电路，以及由此驱动的N个输出MOSFET电路；以及
其中，所述电源装置进一步包括：
第三半导体器件，其与所述第一半导体器件和所述N个第二半导体器件共同提供，并形成所述第一PWM脉冲和具有N相的所述第二PWM脉冲。
10.根据权利要求9所述的电源装置，
其中，所述第三半导体器件进一步包括VID解码器；
其中，所述第一电压根据所述VID解码器的第一控制信号来设置；以及
其中，所述第二电压根据所述VID解码器的第二控制信号来设置。
11.根据权利要求10所述的电源装置，
其中，所述第一和第二半导体器件中每个均包括第一、第二和第三半导体芯片；
其中，所述第一半导体芯片形成所述驱动电路；
其中，所述第二半导体芯片形成所述输出MOSFET电路的一个输出MOSFET，并且是具有垂直MOS结构的第一功率MOSFET，其中电流在该半导体芯片的垂直方向中流动；以及
其中，所述第三半导体芯片形成所述输出MOSFET电路的另一输出MOSFET，并且是具有垂直MOS结构的第二功率MOSFET，其中电流在该半导体芯片的垂直方向中流动。
CNA2008101315747A 2007-08-08 2008-07-17 半导体电路和开关电源装置 Pending CN101364767A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007206074 2007-08-08
JP2007206074A JP2009044831A (ja) 2007-08-08 2007-08-08 電源装置

Publications (1)

Publication Number Publication Date
CN101364767A true CN101364767A (zh) 2009-02-11

Family

ID=40345851

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101315747A Pending CN101364767A (zh) 2007-08-08 2008-07-17 半导体电路和开关电源装置

Country Status (4)

Country Link
US (4) US7737672B2 (zh)
JP (1) JP2009044831A (zh)
CN (1) CN101364767A (zh)
TW (1) TW200922088A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931386A (zh) * 2009-06-19 2010-12-29 鸿富锦精密工业（深圳）有限公司 脉宽调制控制系统
CN101989813A (zh) * 2009-07-30 2011-03-23 通用汽车环球科技运作公司 多相dc/dc升压变换器
CN102176806A (zh) * 2011-03-15 2011-09-07 谢俊国 一种多通道多相驱动的led电源
CN103490629A (zh) * 2012-06-13 2014-01-01 英特尔移动通信有限责任公司 开关模式电源和两阶段dc到dc转换器
CN104456844A (zh) * 2014-11-19 2015-03-25 珠海格力电器股份有限公司 空调机组控制方法和装置
CN105099182A (zh) * 2014-04-16 2015-11-25 钰太芯微电子科技（上海）有限公司 实现电流快速检测的开关电源转换器
CN106374741A (zh) * 2016-11-04 2017-02-01 南京航空航天大学 一种基于纹波对消的电感型dc‑dc转换器输出纹波消除技术
CN107706917A (zh) * 2017-10-31 2018-02-16 北京建筑大学 一种交直流微网混合电源
CN107749713A (zh) * 2017-10-16 2018-03-02 成都芯源系统有限公司 负载响应改善单元、开关型功率变换器及其控制方法
CN109728788A (zh) * 2018-12-28 2019-05-07 广州市合和音响实业有限公司 移频式采样方法、功率放大方法及数字功放

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044831A (ja) * 2007-08-08 2009-02-26 Renesas Technology Corp 電源装置
EP2088667A1 (fr) * 2008-02-06 2009-08-12 EM Microelectronic-Marin SA Convertisseur DC-DC pour circuit électronique à faible puissance
CN101651403A (zh) * 2008-08-13 2010-02-17 鸿富锦精密工业（深圳）有限公司 供电设备，用电设备，供用电系统以及供电方法，用电方法
US7741983B1 (en) 2008-12-05 2010-06-22 Google Inc. Auto-measurement and calibration of DC resistance in current sensing applications
CN101872227B (zh) * 2009-04-21 2013-07-03 鸿富锦精密工业（深圳）有限公司 供电电路
US8378650B2 (en) * 2009-06-16 2013-02-19 Intersil Americas Inc. Way out of balance (WOB) current correction for use with a multi-phase DC-DC converter
CN101931321B (zh) * 2009-06-23 2012-11-21 鸿富锦精密工业（深圳）有限公司 电源转换电路
JP5481161B2 (ja) * 2009-10-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
JP5507216B2 (ja) * 2009-11-20 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
US8471542B2 (en) * 2010-05-20 2013-06-25 Google Inc. Adaptive gate drive power control systems and methods
TWI456882B (zh) * 2010-06-25 2014-10-11 Richtek Technology Corp 電源供應電路、及其控制電路與方法
US20110320835A1 (en) * 2010-06-29 2011-12-29 Browning David W System and method for dynamically managing power in an electronic device
JP2012055104A (ja) 2010-09-02 2012-03-15 Toshiba Corp Ｄｃ−ｄｃコンバータ、および、半導体チップ
JP5690545B2 (ja) * 2010-10-06 2015-03-25 ルネサスエレクトロニクス株式会社 電源装置
TWI432951B (zh) * 2010-12-01 2014-04-01 Delta Electronics Inc 電源供應器以及具有複數個電源供應器之供電系統
JP2012186987A (ja) * 2011-02-17 2012-09-27 Ricoh Co Ltd スイッチング電源装置、ａｃ電源装置、及び画像形成装置
US20120319478A1 (en) * 2011-06-20 2012-12-20 Volterra Semiconductor Corporation Dc to dc converter with ripple cancellation
US8896280B2 (en) * 2011-07-29 2014-11-25 Infineon Technologies Austria Ag Switching regulator with increased light load efficiency
TW201308841A (zh) * 2011-08-03 2013-02-16 Yue-Mei Qiu 電源轉換器脈寬調變控制電路及其控制方法
JP2013070263A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
JP5901926B2 (ja) 2011-10-05 2016-04-13 ルネサスエレクトロニクス株式会社 Ｐｗｍ出力装置及びモータ駆動装置
CN103105917A (zh) * 2011-11-11 2013-05-15 鸿富锦精密工业（深圳）有限公司 电源装置
US9531271B2 (en) * 2011-11-29 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Spread spectrum power converter
US8723491B2 (en) 2011-12-19 2014-05-13 Arctic Sand Technologies, Inc. Control of power converters with capacitive energy transfer
JP5990979B2 (ja) 2012-03-30 2016-09-14 ブラザー工業株式会社 画像形成装置
US20130293210A1 (en) * 2012-05-07 2013-11-07 Apple Inc. Coupled voltage converters
US9035627B2 (en) 2012-06-13 2015-05-19 Intel Mobile Communications GmbH Switched mode power supply employing first and second feedback signals and a method of operating thereof
US9048730B2 (en) 2012-06-13 2015-06-02 Intel Mobile Communications GmbH Switched mode power supply and a method for operating a switched mode power supply
CN103515958B (zh) * 2012-06-29 2015-11-25 台达电子工业股份有限公司 一种电能质量设备及其控制装置
US9178421B2 (en) * 2012-10-30 2015-11-03 Nvidia Corporation Multi-stage power supply with fast transient response
US9086707B2 (en) * 2013-01-09 2015-07-21 Nvidia Corporation System and method for modulating a duty cycle of a switching mode power supply
US9484818B2 (en) * 2013-01-31 2016-11-01 Panasonic Intellectual Property Management Co., Ltd. DC-DC converter
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
CN104345852A (zh) * 2013-07-26 2015-02-11 鸿富锦精密电子(天津)有限公司 Cpu供电电路
JP2015106370A (ja) * 2013-12-02 2015-06-08 株式会社東芝 半導体記憶装置
WO2015118601A1 (ja) * 2014-02-05 2015-08-13 株式会社Ｊｏｌｅｄ 表示装置
US10693368B2 (en) 2014-03-14 2020-06-23 Psemi Corporation Charge pump stability control
KR102581009B1 (ko) 2014-03-14 2023-09-21 피세미 코포레이션 전하 펌프 안정성 제어
KR102464220B1 (ko) 2014-03-14 2022-11-04 아크틱 샌드 테크놀로지스, 인크. 전하 밸런싱된 전하 펌프 제어
US9906128B2 (en) * 2014-10-29 2018-02-27 Infineon Technologies Austria Ag Intermediate voltage bus converter with power saving modes
DE102015200716A1 (de) * 2015-01-19 2016-07-21 Efficient Energy Gmbh Schaltnetzteil
DE102015221098A1 (de) * 2015-10-28 2017-05-04 Dialog Semiconductor (Uk) Limited Schaltleistungsumsetzer mit konfigurierbarer Parallel-/Reihen- Induktoranordnung
TWI586063B (zh) * 2015-12-17 2017-06-01 華碩電腦股份有限公司 電源供應裝置
CN105978315B (zh) * 2016-06-16 2019-03-22 成都芯源系统有限公司 供电电源及其控制方法
US9917510B2 (en) * 2016-07-21 2018-03-13 Dialog Semiconductor (Uk) Limited Multi-staged buck converter with efficient low power operation
CN107317468B (zh) * 2017-08-31 2019-10-22 鲁东大学 一种通过同步减小电源输出端纹波的系统
CN111464002A (zh) * 2019-01-18 2020-07-28 南京博兰得电子科技有限公司 一种电压调节装置
US10686367B1 (en) 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps
CN110247539A (zh) * 2019-06-21 2019-09-17 广州宝善电子科技有限公司 一种降低开关电源待机能耗的方法
US11422617B2 (en) * 2019-09-03 2022-08-23 Dell Products L.P. Systems and methods for providing peak current assistance to a voltage regulator using a switched capacitor converter
WO2021152688A1 (ja) * 2020-01-28 2021-08-05 三菱電機株式会社 電力変換装置
CN114460992A (zh) * 2020-11-09 2022-05-10 扬智科技股份有限公司 电压调整器
US11594956B2 (en) 2021-01-19 2023-02-28 Analog Devices, Inc. Dual-phase hybrid converter
US11581796B2 (en) 2021-01-19 2023-02-14 Analog Devices, Inc. Pulse width modulation controllers for hybrid converters
US11601049B2 (en) 2021-01-19 2023-03-07 Analog Devices, Inc. Multi-phase hybrid converter
JP7348667B2 (ja) * 2021-02-19 2023-09-21 株式会社エディックシステムズ スイッチング電源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003274649A (ja) * 2002-03-18 2003-09-26 Nissan Motor Co Ltd Ｄｃ／ｄｃコンバータ
JP2004080985A (ja) * 2002-06-17 2004-03-11 Hitachi Ltd 電源装置及びそれを用いたハードディスク装置，ｉｃ
JP2005168106A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 電源装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805096A (en) * 1973-01-22 1974-04-16 W Hamilton Coded touch multifunction touch control switch circuitry
US5808453A (en) * 1996-08-21 1998-09-15 Siliconix Incorporated Synchronous current sharing pulse width modulator
WO2002069068A1 (en) * 2001-02-22 2002-09-06 Virginia Tech Intellectual Properties, Inc. Multiphase clamp coupled-buck converter and magnetic integration
US7262628B2 (en) * 2004-07-02 2007-08-28 Primarion, Inc. Digital calibration with lossless current sensing in a multiphase switched power converter
DE60322789D1 (de) * 2002-06-17 2008-09-25 Hitachi Ltd Stromversorgungseinrichtung
JP4212551B2 (ja) * 2003-12-18 2009-01-21 株式会社東芝 半導体集積回路装置
US7071660B2 (en) * 2004-02-20 2006-07-04 Virginia Tech Intellectual Properties, Inc. Two-stage voltage regulators with adjustable intermediate bus voltage, adjustable switching frequency, and adjustable number of active phases
US7268527B2 (en) * 2004-03-11 2007-09-11 Semtech Corporation Method and apparatus for determining load current in a CPU core voltage regulator
US7456620B2 (en) * 2004-12-03 2008-11-25 The Regents Of The University Of Colorado Determining dead times in switched-mode DC-DC converters
KR100787231B1 (ko) * 2005-04-23 2007-12-21 삼성전자주식회사 고전압 발생장치, 고전압 발생방법 및 asic 칩
US7548047B1 (en) * 2005-05-03 2009-06-16 Marvell International Ltd. Pulse width modulated buck voltage regulator with stable feedback control loop
JP4418788B2 (ja) * 2005-10-19 2010-02-24 キヤノン株式会社 スイッチング電源及び該スイッチング電源を含む電子機器、並びにスイッチング電源の制御方法
JP2009044831A (ja) * 2007-08-08 2009-02-26 Renesas Technology Corp 電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003274649A (ja) * 2002-03-18 2003-09-26 Nissan Motor Co Ltd Ｄｃ／ｄｃコンバータ
JP2004080985A (ja) * 2002-06-17 2004-03-11 Hitachi Ltd 電源装置及びそれを用いたハードディスク装置，ｉｃ
JP2005168106A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 電源装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931386A (zh) * 2009-06-19 2010-12-29 鸿富锦精密工业（深圳）有限公司 脉宽调制控制系统
CN101931386B (zh) * 2009-06-19 2014-03-26 鸿富锦精密工业（深圳）有限公司 脉宽调制控制系统
CN101989813A (zh) * 2009-07-30 2011-03-23 通用汽车环球科技运作公司 多相dc/dc升压变换器
CN101989813B (zh) * 2009-07-30 2013-11-13 通用汽车环球科技运作公司 多相dc/dc升压变换器
CN102176806A (zh) * 2011-03-15 2011-09-07 谢俊国 一种多通道多相驱动的led电源
CN102176806B (zh) * 2011-03-15 2014-03-05 谢俊国 一种多通道多相驱动的led电源
CN103490629A (zh) * 2012-06-13 2014-01-01 英特尔移动通信有限责任公司 开关模式电源和两阶段dc到dc转换器
CN103490629B (zh) * 2012-06-13 2017-03-01 英特尔德国有限责任公司 开关模式电源和两阶段dc到dc转换器
CN105099182A (zh) * 2014-04-16 2015-11-25 钰太芯微电子科技（上海）有限公司 实现电流快速检测的开关电源转换器
CN105099182B (zh) * 2014-04-16 2017-11-07 钰太芯微电子科技（上海）有限公司 实现电流快速检测的开关电源转换器
CN104456844A (zh) * 2014-11-19 2015-03-25 珠海格力电器股份有限公司 空调机组控制方法和装置
CN104456844B (zh) * 2014-11-19 2017-10-27 珠海格力电器股份有限公司 空调机组控制方法和装置
CN106374741A (zh) * 2016-11-04 2017-02-01 南京航空航天大学 一种基于纹波对消的电感型dc‑dc转换器输出纹波消除技术
CN107749713A (zh) * 2017-10-16 2018-03-02 成都芯源系统有限公司 负载响应改善单元、开关型功率变换器及其控制方法
CN107749713B (zh) * 2017-10-16 2020-01-21 成都芯源系统有限公司 负载响应改善单元、开关型功率变换器及其控制方法
CN107706917A (zh) * 2017-10-31 2018-02-16 北京建筑大学 一种交直流微网混合电源
CN107706917B (zh) * 2017-10-31 2023-07-21 北京建筑大学 一种交直流微网混合电源
CN109728788A (zh) * 2018-12-28 2019-05-07 广州市合和音响实业有限公司 移频式采样方法、功率放大方法及数字功放

Also Published As

Publication number Publication date
TW200922088A (en) 2009-05-16
US20090039843A1 (en) 2009-02-12
US20110204858A1 (en) 2011-08-25
JP2009044831A (ja) 2009-02-26
US20120217942A1 (en) 2012-08-30
US7737672B2 (en) 2010-06-15
US7969129B2 (en) 2011-06-28
US20100176782A1 (en) 2010-07-15
US8222875B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
CN101364767A (zh) 半导体电路和开关电源装置
US8461815B1 (en) Fast transient buck regulator with dynamic charge/discharge capability
US8193853B2 (en) Efficiency and thermal improvement of a charge pump by mixing different input voltages
US8000117B2 (en) Buck boost function based on a capacitor bootstrap input buck converter
KR100516083B1 (ko) Ｄｃ-ｄｃ 컨버터
US7656143B2 (en) DC-DC converter
CN101552556B (zh) Dc-dc转换器、dc-dc转换器控制方法和电子设备
Liu et al. A new design of power supplies for pocket computer systems
CN101572479A (zh) 用于电源的电子部件和电源装置
CN102158077A (zh) 半导体器件和电源器件
Lee et al. Interleaving energy-conservation mode (IECM) control in single-inductor dual-output (SIDO) step-down converters with 91% peak efficiency
CN111614238B (zh) 多相直流对直流电源转换器及其驱动方法
US9225246B2 (en) DC-DC buck circuit
Marconi et al. A novel integrated step-up hybrid converter with wide conversion ratio
US9209691B2 (en) Fast transient buck regulator with dynamic charge/discharge capability
CN109845081B (zh) 用于dc/dc转换器的自举电路
Moon et al. 60-V non-inverting four-mode buck–boost converter with bootstrap sharing for non-switching power transistors
CN109217679B (zh) 一种控制器ic及其应用
CN103560669A (zh) 升压/降压型直流-直流变换器及其控制电路和控制方法
US9071138B2 (en) Adaptive digital pulse width modulation generator for buck converters
WO2023274236A1 (zh) 电压变换电路和电子设备
Brown Addressing the topologies, converters, and switching devices for intermediate bus architectures
CN101099121A (zh) 高效率dc-dc同步降压转换器
CN113992011B (zh) 多相开关变换器级联系统及其电压变换电路
JP7001840B2 (ja) 電源管理回路および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100916

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100916

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090211