CN101099121A - 高效率dc-dc同步降压转换器 - Google Patents

Abstract

本发明揭示一种效率得到提高的DC-DC功率调节器电路，例如同步降压DC-DC转换器电路(80)。提供功率级，其具有用于接收DC输入电压的输入端口并具有用于提供经调节的DC输出电压的输出端口。所述功率级包括控制FET晶体管(Q1)，所述控制FET晶体管(Q1)具有第一端子、第二端子和栅极，第一端子连接至所述输入端口。储能元件(Lo)具有连接至控制FET输出端子的第一端子和连接至所述输出端口的第二端子。被驱动的FET晶体管(Q2)具有连接至地的第一端子、连接至所述储能元件的第一端子的第二端子、以及栅极。驱动器电路(81)具有适于接收控制信号的输入端，并向控制FET栅极提供第一驱动器信号以及向被驱动的FET栅极提供第二驱动器输出信号。驱动器电路具有用于接收电能以给驱动器电路供电的电源节点，所述电源节点连接至转换器电路外部的电源。驱动器供电电路经布置以从储能元件的第一端子获得电能，并在转换器电路的初始运行周期之后将电能提供至驱动器电路的电源节点。

Description

高效率DC-DC同步降压转换器

技术领域

更具体而言，本发明涉及包含半桥配置形式的半导体开关并由互补驱动信号控制的DC-DC电源，例如同步降压DC-DC转换器。

背景技术

大多数低压电子系统仅具有几个不同的DC电源电压向各种电子功能块提供经调节的功率。通常采用开关电源调节器电路，因为其具有高效率。最常见的开关电源调整器电路类型之一(例如将输入DC电压转换成用于功能电路的较低电平输出电压)是DC-DC同步降压转换器。(降压转换器或步降开关式电源也可称为开关式调节器。)

DC-DC转换器的效率根据在其功率级和其驱动器及控制器电路中所耗用的功率来确定。驱动器电路可单独实施为一专用IC，或其可与控制器电路集成到一个封装中。采用互补模式进行开关的功率MOSFET是在DC-DC同步降压转换器功率级中用作的开关的常用装置。这种MOSFET将DC输入电压转换成周期性脉冲，这些周期性脉冲在由低通滤波器滤波后，形成处于由工作循环确定的较低电平的DC输出电压。图1中显示此种转换器电路的实例10。电路10具有功率级12，其包括控制MOSFET 13、同步MOSFET 14、控制电路15和驱动电路16。

在转换器电路10中，在经驱动器电路16控制下用作开关的控制MOSFET 13的控制之下，输入电压V_入间歇地施加于提供储能功能的电感器L。控制电路15向驱动器电路16提供一脉冲输入，且驱动器电路16又分别向功率MOSFET、控制FET 13和同步FET 14施加两组互补的栅极驱动脉冲。在控制FET 13的“关”时间中，同步MOSFET 14关闭电路回路，从而允许电感器L释放在控制FET 13的“开”时间中储存的能量。输入电容器C_入通过旁通高频分量(例如作为对DC输入电压V_入的“斩波”作用的结果而产生的尖脉冲)来提供过滤功能。输出电容器C_出提供滤波功能以使输出电压V_出变平滑，所提供的该输出电压V_出的电平低于V_入。

由功率级MOSFET的驱动器电路16输出的脉冲组均具有振幅Vdr。用于控制MOSFET 13的脉冲具有工作循环D，而用于同步MOSFET 14的脉冲具有工作循环(1-D)，如图2中所示。工作循环D由控制电路15设定，从而以所需电平来调节输出电压V_出。

在多相配置中，根据相的数量来增加功率级12和驱动器电路16，同时一个控制电路将经过移相的控制脉冲分布至每一相中的驱动器，从而分别通过输入和输出滤波电容器C_入和C_出实现变低的尖脉冲和纹波电流。图3中显示这种类型的多相同步降压DC-DC转换器30的示意图。转换器30可从市售的IC构建而成。图中所示的特定芯片组支持多达四个DC-DC转换器，为了清楚起见仅显示两个。引脚指示按常规进行，例如PWMn(n＝1、2、3、4)指控制电路IC 31的脉宽调制脉冲输出，PWM指用于驱动器电路IC 32和33的脉宽调制脉冲输入，UGATE和LGATE指分别用于“上部”(即控制)MOSFET和“下部”(即同步)MOSFET的栅极驱动脉冲，且CS指用于辅助控制电路(未示出)(例如限流)的电流传感信号。

DC-DC转换器的效率是电路设计者需要解决的一个重要问题。如上文所提及，DC-DC转换器的效率通过在其功率级(例如转换器10的级12)及在驱动和控制电路(例如分别为转换器10的单元16和15)中消耗的功率来确定。通常，功率级的功率消耗Pcond受到开关(例如转换器10的MOSFET 13和14)的电阻R_ds(开)的影响。

具体而言：

Pcond＝1rms²×Rds(on)    方程式(1)

其中Irms是通过开关的均方根电流。MOSFET在其“开”状态中的漏极-源极电阻R_ds(开)与其驱动(即栅极-源极)电压Vgs成反比。因此，驱动电压越高，会使转换器的功率级消耗的功率越少。图4中显示典型的曲线，其图解说明功率MOSFET的R_ds(开)如何随施加在其栅极与源极之间的驱动电压而变化。

更详细地考察这一点，可用方程式的形式来表示由驱动电路16消耗的功率Pdr。施加于MOSFET栅极上的电压取决于传递至栅极的电荷。图5中用曲线图显示了这种相关性。对于给定的驱动(栅极-源极)电压Vgs，由驱动器电路损耗的功率与MOSFET的驱动电压、MOSFET的栅极电荷Qgs以及开关频率Fsw成正比：

Pdr＝Vgs×Qgs×Fsw。    方程式(2)

以下方程式给出MSOFET的栅极电荷：

Qgs＝Cgs×Vgs，    方程式(3)

其中Cgs是MOSFET的栅极-源极电容。因此，驱动器损耗与栅极-源极电压的平方成正比：

Pdr＝Cgs×Vgs²×Fsw。    方程式(4)

比较MOSFET导电损耗Pcond的方程式(1)与驱动器损耗Pdr的方程式(4)，可以看出存在一最佳驱动电压，其可为在选定负载电流范围中的同步降压转换器提供最低的功率损耗和最高的效率。针对三种不同的栅极-源极(驱动)电压-5V、7V和12V在图6中以曲线图形式对此进行图解说明，其中该曲线图是转换器效率(百分比形式)-负载电流的关系曲线。驱动电压为7V的曲线在较宽的电流负载范围中提供最高的效率，并在曲线图中以O标记。

在典型配电系统中随处可得到的输入电源电压是标准的，且其不用作最高效率驱动电压。例如，在曲线图中用菱形图案标注的5V驱动电压在最大负载电流时得到较低的效率。另一方面，在曲线图中用垂直斜线标注的12V驱动电压在中等范围至轻负载时具有低效率。此外，在较高的驱动电压(例如12V)时，随着开关频率和被驱动的MOSFET数量的增加，驱动器IC消耗增大的且显著数量的功率。这可导致驱动器IC内部的温度过应力。在一些应用中，可获得的输入电压在较宽的范围上变化，因此不能将其直接用作驱动器电路的电源电压，因为其可超过驱动器的安全运行范围，或降低转换器的整体效率。

因此，需要在较宽的负载电流范围上提高DC-DC同步降压转换器的整体效率，以降低在这些转换器中的驱动器电路所消耗的功率，并增加这种驱动器电路的可靠性，而不牺牲在较宽的负载电流范围上的效率。当然，还需要使任何满足这些目的的解决方案简单且廉价。

可具有满足这些目的的直截了当的方法，包括添加一额外电源以从可用的输入电源电压产生所需的最佳驱动电压。如果使用高效率开关DC-DC转换器来解决该问题，则成本是昂贵的。更常见且成本相对较低的解决方案之一是使用线性电源，并在图7中显示了该方案。

图7中所示电路70可提供于驱动器IC外部的IC中。然而，在许多情况下，为了方便起见，在驱动器IC的内部布置一更加复杂的集成型线性调节器。然而，这种解决方案具有若干缺陷。首先，其消耗额外的功率，假如容易获得最佳驱动电压，则可节省约50％的功率。第二，其要求输入电源电压高于最佳驱动电压，这可能是一个不可接受的限制。第三，在将线性调节器集成到驱动器IC中的情况中，额外消耗的功率限制了转换器的开关频率以及可驱动的MOSFET的数量。最后，由于所消耗功率增加、在芯片内部要使用更高电压的装置、以及需要为线性调节器的输入和输出添加额外的引脚的原因，该集成型线性调节器需要为驱动器IC使用更加昂贵的封装。

一替代方法是使用效率更高的DC-DC转换器以产生经优化的驱动电压。基本上，这涉及复制图1中所示电路，但对其加以设计来得到比主DC-DC转换器低得多的功率。然而，这种方法是昂贵的。

发明内容

本发明提供一种效率得到提高的DC-DC功率调节器电路。提供功率级，其具有用于接收DC输入电压的输入端口和用于提供经调节的DC输出电压的输出端口。功率级包括控制FET晶体管，所述控制FET晶体管具有第一端子、第二端子、以及栅极，第一端子连接至所述输入端口。储能元件具有连接至控制FET输出端子的第一端子和连接至所述输出端口的第二端子。被驱动的FET晶体管具有连接至地的第一端子、连接至所述储能元件的第一端子的第二端子、以及栅极。驱动器电路具有适于接收控制信号的输入，并向控制FET栅极提供第一驱动器信号，且向被驱动的FET栅极提供第二驱动器输出信号。驱动器电路具有用于接收电能以给驱动器电路供电的电源节点，所述电源节点连接至在转换器电路外部的电源。驱动器供电电路经布置以从储能元件的第一端子获得电能，并在转换器电路的初始运行周期之后将电能提供至驱动器电路的电源节点。

结合附图阅读下文对本发明的详细说明，所属技术领域的技术人员将易知本发明的这些与其他方面和特点。

附图说明

图1是现有技术的实例性同步降压DC-DC转换器电路的图式。

图2是图1所示驱动电路16的输出脉冲的电压-时间曲线图。

图3是现有技术的实例性多相式同步降压DC-DC转换器电路的图式。

图4是一典型功率MOSFET的Rdson与Vgs的关系曲线图。

图5是一典型功率MOSFET的栅极-源极电压与栅极电荷的关系曲线图。

图6是在不同驱动(栅极至源极)电压下一典型同步降压DC-DC转换器电路的效率与其负载电流的关系曲线图。

图7是与同步降压DC-DC转换器电路一同使用的现有技术实例性线性电源的图式。

图8是根据本发明的两相同步降压DC-DC转换器电路的第一实施例的图式。

图9是在图8所示转换器电路的运行期间产生的几个信号的曲线图。

图10是根据本发明的两相同步降压DC-DC转换器电路的第二实施例的图式。

图11是根据本发明的同步降压DC-DC转换器电路的驱动电压与输出和输入电压的关系曲线图。

具体实施方式

大体而言，本发明提供DC-DC功率调节器电路，其使用功率级的相位节点处的脉冲电压来产生所需的最佳驱动电压。在较佳实施例中，其包括一小电感器，该小电感器的一端连接至所述相位节点，第二端连接至二极管的阳极。该二极管的阴极连接至驱动电路的电源引脚。通过这种方式，转换器一启动并产生脉冲，就能够为自身的驱动器提供最佳电源电压。在一些较佳实施例中，需要以一种使流经电感器的电流为断续电流的方式来选择所添加的电感器的电感。此便允许使用在功率级的相位节点处的相同脉宽调制(PWM)脉冲来产生主输出DC电压和驱动电路的额外电压，在大多数情况下，额外电压与主输出处于不同电平。在本发明中，标准输入电压对于驱动而言可能不是最佳的，仅在转换器启动期间才使用，且然后在两个功率MOSFET均关闭时在停机期间作为备用。

图8中显示根据本发明的单相同步降压转换器80的第一实例性实施方案，其用于驱动负载Ro。与图1中所示的转换器类似，在转换器80中提供控制MOSFET Q1和同步MOSFET Q2，如同如图所示连接的储能电感器Lo和输入电容器C_入以及输出电容器C_出。传统控制电路(图中未显示)向驱动器电路81提供脉宽调制脉冲流，此类似于现有技术。同样与现有技术中一样，控制MOSFET Q1的脉冲具有工作循环D，而同步MOSFET Q2的脉冲与控制脉冲互补并具有工作循环(1-D)。因此，控制脉冲的持续时间是D×Ts，而同步脉冲的持续时间是(1-D)×Ts，其中Ts是开关循环的周期。

然而，在转换器80中还提供串联连接在相位节点P(即MOSFET Q1和Q2的共享节点)与驱动器电路81的Vg电源引脚之间的额外电感器Ladd和二极管Dadd，二极管Dadd的阴极连接至Vg电源引脚，且其阳极连接至电感器Ladd。还提供串联连接在输入与地之间的偏置电阻器R_偏置和驱动器电容器Cdr，电阻器R_偏置的一个端子连接至输入，且电容器Cdr的一个极板连接至地。电阻器R_偏置和电容器Cdr的公共连接被连接至驱动器电路81的Vg电源引脚。

在运行中，使用相位节点P处的脉冲电压Vph来产生所需的最佳驱动电压Vg。首先，可经过电阻器R_偏置向驱动器提供能量，以对电容器Cdr充电。转换器一启动并在相位节点P处产生第一脉冲，就通过电感器Ladd和二极管Dadd向驱动器电路81提供电源电压。根据本发明的原理，选择电感器Ladd的电感值，以确保通过电感器Ladd传递的功率足以将驱动电压Vg维持在其最佳电平。电感器Ladd的电感值不应高于根据以下方程式针对最差情形确定的值：

$\mathrm{Ladd}\≤\frac{{\mathrm{Vo}\min }^2\×(1-\frac{\mathrm{Vg}\min }{\mathrm{Vin}\min })\×{\mathrm{Ts}\min }^2}{2\×\mathrm{Cgs}\max \×{\mathrm{Vg}\min }^2},$ 方程式(5)

其中，Vomin是最小输出电压V_出，Vgmin是最小驱动电压Vg，Vinmin是最小输入电压V_入，Tsmin是开关循环Ts的最小周期，及Cgsmax是MOSFET Q1的最大栅极-源极电容Cgs。方程式(5)确定的经过电感器Ladd的电流是断续的。此便允许使用相位节点P处的相同脉冲来既产生主DC输出电压V_出，又为驱动器电路81的驱动电压Vg电源引脚产生额外的电压Vg，该额外的电压Vg高于主输出电压V_出。因此，图8所示实施例尤其适于V_出小于5V的转换器。

图9是一定时图，其针对图8所示电路显示时间上垂直对齐的输入脉冲Vpwm、相关的相位节点电压Vph以及经过主电感器ILo和额外电感器ILa的电流。注意，尽管ILo的AC分量的上升时间与ILa的上升时间相同，即D×Ts，但两个电流的下降时间不同。ILo的AC分量的下降时间是(1-D)×Ts，但是，由于通过Ladd的电流是断续的，所以其下降时间是D1×Ts，其中D1略小于(1-D)。较佳地，选择电阻器R_偏置的值R_偏置，使流经该电阻器的偏置电流很小以将功率损耗最小化。然而，所选择的偏置电流应足够大以提供驱动器81的静态电流Iqsc，并足够快速地向电容器Cdr充电以满足电路80的启动定时要求。例如，在静态电流Iqsc和启动时间T_启动给定的情况下，可使用以下方程式(6)和(7)来估计R_偏置：

$\mathrm{Rbias}\≤\frac{\mathrm{Vin}\min -\mathrm{Vg}}{\mathrm{lqsc}}$ 及    方程式(6)

$\mathrm{Rbias}\≤\frac{\mathrm{Tstart}}{3\×\mathrm{Cdr}}$ 方程式(7)

偏置电流仅用于转换器80的启动期间，并且当两个功率MOSFET均关闭且在脉冲节点P处没有脉冲时在停机之后作为备用。

在多相同步转换器(例如图3所示转换器30)的情况中，在例如在图8中所示应用本发明的原理时，可为每一相位在驱动器电路中复制电感器Ladd和二极管Dadd，或者，替代方案为，可仅使用一个相位的电感器Ladd和二极管Dadd来为每一相位提供驱动电压。后一方法需要较大的电感器Ladd和二极管Dadd。此外，在后一方法中，为了向驱动电路提供所需功率，与其他相位相比，所选的用于提供驱动电压的相位吸取一定的额外电流。

在许多情况下，额外电源电压可用于初始偏置电压，但是其比最佳电压低。对于这些应用而言，可从主电源拆除R_偏置电阻器，且通过二极管向驱动器电路提供额外电源电压。图10中显示了这一实施例，其中将额外电源提供V_偏置时所经过的二极管标注为Dst。在运行中，在几个初始相位节点脉冲之后，Vg电压升高到高于V_偏置。因此，在正常运行期间，没有来自额外电源电压的功耗。只有额外电感器Ladd和二极管Dadd可向以高效开关模式且功耗最低的方式工作的驱动器电路提供电源电压。

可得到一个方程式，其显示驱动电压Vg如何随输入电压V_入和输出电压V_出而变化。首先，考虑驱动器电路作为驱动器电源电压的负载的行为。在此重复上文的方程式(4)，其规定了由驱动器电路消耗的功率：

Pdr＝Cgs×Vgs²×Fsw。    方程式(4)

假设Vg≈Vgs、Cgs＝Cgs1+Cgs2，在图8中显示为其各自MOSFET的虚线电容器符号，且Fsw＝1/Ts，驱动功率Pg可表示为：

$\mathrm{Pg}=\frac{(\mathrm{Cgs}1+\mathrm{Cgs}2)\×{\mathrm{Vg}}^2}{\mathrm{Ts}}$ 方程式(8)

由电感器Ladd向驱动器电路提供的功率Pladd可表示为：

$\mathrm{Pladd}=\frac{\mathrm{Ladd}\×{\mathrm{lp}}^2}{2\×\mathrm{Ts}}+\frac{\mathrm{Vg}\×\mathrm{lp}\×D}{2},$ 方程式(9)

其中，Ip是经过电感器Ladd的峰值电流。下式可代入方程式(9)中：

$\mathrm{lp}=\frac{(\mathrm{Vin}-\mathrm{Vg})\×D\×\mathrm{Ts}}{\mathrm{Ladd}},$ 方程式(10)

及

$D=\frac{\mathrm{Vout}}{\mathrm{Vin}},$ 方程式(11)

得到：

$\mathrm{Vg}=\frac{\sqrt{A\×(A+4\×{\mathrm{Vin}}^2)}-A}{2\×\mathrm{Vin}},$ 方程式(12)

其中

$A=\frac{{(\mathrm{Vout}\×\mathrm{Ts})}^2}{2\×\mathrm{Ladd}\×\mathrm{Cgs}}.$ 方程式(13)

在开关期间，因为驱动器电路消耗几乎恒定的电流，因此Vg电压调节无需太精确。驱动器电路电流与开关频率和被驱动的功率FET的数量成正比。在最佳驱动器电压范围中一在许多应用中为自约6V至8V，效率几乎没有变化。图11中显示在450kHz至550kHz的开关频率范围和11V至13V的输入电压范围情况下典型Vg电压随主输出电压V_出的变化，图11是Vg-V_出的关系曲线图。450kHz的曲线标有菱形图案，而550kHz的曲线标有“X”。从图中可以看出，即使在这两种最差情形容差和较宽的输出电压变化情况下，驱动电压变化仍处于最佳范围之内。

已经显示本发明各实施例提供在较宽的负载电流范围内具有高总体效率的同步降压DC-DC转换器。这些实施例具有低驱动功率损耗，此允许较高的开关频率运行。这些实施例的驱动电路仅从输入驱动电压消耗最小的偏置电流功率，并且在一些条件下根本不消耗功率，例如在依靠主功率级和输入电压来提供驱动电流和电压的正常运行期间。驱动器IC内部的低消耗功率消除了存在于现有技术方法中的热过应力，并允许使用具有更少引脚数量的、更便宜、更小的封装。可在最佳驱动电压周围设计驱动IC，由此节省硅面积和成本。此外，无需将驱动器设计成能够接受所有标准输入Vdd电压，这些电压可能比所需电压高得多。本发明各实施例仅需要较少数量的低成本部件，而提供与现有技术的布置相同的效率，这与使用额外备用开关调节器来提供最佳驱动电压的“解决方案”相反。与具有一额外线性调节器的常用解决方案相比，本发明各实施例节省多达在驱动电路中消耗功率的50％。在多相配置中，本发明各实施例每相能够驱动更多的功率MOSFET，由此减少相数和用于相同所需负载电流的整个系统的成本。

尽管已详细说明本发明及其优点，但应了解，在不脱离本发明范围情况下，可进行各种修改、替换和改变。例如，可根据本发明使用两个开关的任何半桥配置，所述两个开关以互补模式进行开关并具有可接受的工作循环范围以确保启动之后的Ladd的断续运行。

Claims (6)

1、一种DC-DC功率调节器电路，其包括：

功率级，其具有用于接收DC输入电压的输入端口并具有用于提供经调节的DC输出电压的输出端口，所述功率级包括

控制FET晶体管，其具有第一端子、第二端子、和栅极，所述第一端子连接至所述输入端口，

储能元件，其具有连接至所述控制FET输出端子的第一端子及连接至所述输出端口的第二端子，及

被驱动的FET晶体管，其具有连接至地的第一端子、连接至所述储能元件的第一端子的第二端子、和栅极；

驱动器电路，其具有适于接收控制信号的输入端，并向所述控制FET栅极提供第一驱动器信号，且向所述被驱动的FET栅极提供第二驱动器输出信号，所述驱动器电路具有用于接收电能以向所述驱动器电路供电的电源节点，所述电源节点连接至所述转换器电路外部的电源；及

驱动器供电电路，其经布置以从所述储能元件的第一端子获得电能，并在所述转换器电路的初始运行周期之后将所述电能提供至所述驱动器电路的电源节点。

2、如权利要求1所述的电路，其呈同步降压DC-DC转换器电路的形式，其中所述被驱动的FET晶体管包括同步FET晶体管。

3、如权利要求2所述的电路，其进一步包括控制电路，所述控制电路具有连接至所述输出端口的输入端和输出端。

4、如权利要求1至3中任一权利要求所述的电路，其中所述驱动器供电电路包括串联连接在所述储能元件的第一端子与所述驱动器电路的电源节点之间的电感器和二极管。

5、如权利要求1至4中任一权利要求所述的电路，其中所述转换器电路外部的所述电源的电压低于由所述驱动器供电电路产生的电压。

6、如权利要求5所述的电路，其中来自所述转换器电路外部的所述电源的电能通过二极管提供至所述驱动器电路的电源节点。

Images