CN101355030B - 制造记忆体的方法、记忆装置及操作存取记忆装置的方法 - Google Patents
制造记忆体的方法、记忆装置及操作存取记忆装置的方法 Download PDFInfo
- Publication number
- CN101355030B CN101355030B CN2008101004362A CN200810100436A CN101355030B CN 101355030 B CN101355030 B CN 101355030B CN 2008101004362 A CN2008101004362 A CN 2008101004362A CN 200810100436 A CN200810100436 A CN 200810100436A CN 101355030 B CN101355030 B CN 101355030B
- Authority
- CN
- China
- Prior art keywords
- electric charge
- mnemon
- charge storage
- level
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000002800 charge carrier Substances 0.000 claims abstract description 13
- 230000005055 memory storage Effects 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229910052732 germanium Inorganic materials 0.000 claims description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 claims description 5
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000003376 silicon Chemical class 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 oxygen ion Chemical class 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是有关于一种制造记忆体的方法、记忆装置及操作存取记忆装置的方法，是揭露一种具有至少一多阶记忆单元的记忆装置，以及每一多阶记忆单元被组设来储存n个位元(而n是一整数)，其中该复数位元是储存至一电荷储存层，而藉由施加一电压来设定或重置该记忆单元的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。每一记忆单元可以写入至一复数个2n个电平之一，其中n代表n个位元。本发明的制造记忆体的方法，尤其可以用来制造挥发性记忆体。本发明的新的记忆装置，尤其可以利用于挥发性记忆体。本发明的操作存取记忆装置的方法，可以用来操作上述的记忆装置，能够达成在记忆单元中储存多位元的方法。
Description
技术领域
本发明涉及一种记忆体的结构与其制造方法和操作方法，特别是涉及一种制造记忆体的方法、记忆装置及操作存取记忆装置的方法。
背景技术
动态随机存取记忆体(dynamic random access memory，DRAM，即动态随机存取内存)是一主要半导体产品，其是应用在电脑核心记忆体与许多其他电子消费装置中。动态随机存取记忆体记忆单元中两种常使用的布局设计是平面记忆单元与堆叠记忆单元。在一平面记忆单元(本文中的单元，即为胞，即记忆体的每一个储存单元称做记忆元或记忆胞(Cell)，胞即为单元，以下均称为单元)结构中，该记忆单元是由该基板开始建构。该记忆单元的电容是由位在该多晶硅记忆单元板与该基板之间的一介电二氧化硅层所形成。在一堆叠记忆细单元结构中，该记忆单元如同该平面记忆单元是由该基板开始建构。而该介电层是部分夹于两层多晶硅之间，以产生一大面积的电容表面。
请参阅图1所示，是一现有传统的平面电容动态随机存取记忆体的结构示意图，是绘示现有习知技术的具有1位元记忆单元的一平面电容动态随机存取记忆体100的示意图。该记忆体结构100，包含一金氧半(MOS)电晶体101与一电容103。该记忆体结构100包含具有n+杂质扩散区域105的一p-型基板102。一通道氧化物层104是形成在p-型基板102作为MOS电晶体101的一源极105a与一漏极105b的n+杂质区域105之上。一多晶硅层106是形成在该通道氧化物层104之上。该多晶硅层的一第一部位106a作为MOS电晶体101的一控制栅极(栅极即为闸极，本文均称为栅极)之用。而该多晶硅层的一第二部位106b形成该储存电容103的部分。该记忆结构可被配置在一个或多个阵列中。在此等配置中，每一电容103功能为可储存一记忆位元的一记忆元件。每一MOS电晶体101通过字元线、位元线及感测放大器(未示)来控制该记忆储存元件的写入、擦除及读取，就如同本领域技术人员所熟知。因为消费性电子产品密度增加的需求，记忆装置有必要在记忆晶片中占更少的空间。然而，为了维持资料侦测和保留，在该储存电容的大小上能有较少的着墨点，使得采用传统的动态随机存取记忆体要增加密度是非常的困难。
请参阅图2所示，是绘示一现有传统的绝缘层上覆硅(SOI)捕捉动态随机存取记忆体的结构示意图，是绘示现有习知技术的具有1位元记忆单元的一无电容绝缘层上覆硅(SOI)捕捉动态随机存取记忆体200的示意图。该记忆结构200，包含一p-型基板202。一氧化物层204(例如：二氧化硅)形成于该p-型基板202之上，以及一硅层206形成于该氧化物层204之上，已完成该绝缘层上覆硅(SOI)(硅-绝缘-硅)多层结构。该硅层包含n+杂质扩散区域205，而做为一源极205a与一漏极(本文中的漏极，即为汲极，以下均称为漏极)205b之用。一氧化物层208形成于该硅层206之上，以及一栅极氧化物层210形成于该氧化物层208之上。而该栅极氧化物层210做为一控制栅极之用。在操作上，施加控制电压于该控制栅极、源极和漏极，而从该硅层206注射或移除电荷载子。该电荷是被“捕捉”在该硅层206，而不是被储存在一储存电容。该硅层206(或称浮动体)做为一电荷储存层之用。举例来说，记忆装置200的该绝缘层上覆硅多层结构可以使用一氧气离子束布植制程来形成一埋入的二氧化硅层。替代的方式，可以使用晶圆接合制程或其他在现有习知技术中所熟知的方法之一来达成。该无电容绝缘层上覆硅结构200比起图1所示的平面电容动态随机存取记忆体100需要更少的空间，但仍是需要一种更简单的记忆结构制程。此外也因为消费性电子产品密度增加的需求，需要对每一记忆单元可储存超过1位元资料的记忆装置。
请参阅图3所示，是绘示一快闪记忆装置的结构示意图，是绘示现有习知技术的具有1位元记忆单元浮动栅极电性可擦除写入只读记忆体(EEPROM)快闪记忆体的一金属-氧化物-氮化物-氮化物-硅(MONNS)记忆结构300的示意图。该记忆结构300，包含具有n+杂质扩散区域303的一p-型基板302，而该n+杂质扩散区域303做为一源极303a与一漏极303b之用。一第一氮化物层304(例如：氮化硅)形成在该p-型基板302之上。一第二氮化物层306(例如：氮化硅)形成在该第一氮化物层304之上。一氧化物层308形成在该第二氮化物层306之上。一金属层310形成在该氧化物层308之上。在操作上，该第二氮化物层306做为电荷捕捉及储存层之用，而该第一氮化物层304仅做为一低阻障高度介电层之用。比起图2所示的无电容绝缘层上覆硅(SOI)捕捉动态随机存取记忆体200，该MONNS快闪记忆体结构300具有一更简单的制程。然而，却不适用于高速记忆体应用，例如：动态随机存取记忆体。此外，也因为消费性电子产品密度增加的需求，需要对每一记忆单元可储存超过1位元资料的记忆装置。
发明内容
本发明的目的在于提供一种新的制造记忆体的方法，所要解决的技术问题是使其尤其应用于挥发性记忆体，例如是动态随机记忆体，非常适于实用。
本发明的另一目的在于提供一种新型结构的记忆装置，所要解决的技术问题是使其尤其可以利用于挥发性记忆体，非常适于实用。
本发明的还一目的在于，提供一种新的操作存取记忆装置的方法，所要解决的技术问题是使其可以用来操作上述的新的记忆体，能够达成在记忆单元中储存多位元的方法，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造记忆体的方法，其包括以下步骤：提供一基板；在该基板之上形成一电荷储存层，该电荷储存层与该基板直接接触；在该电荷储存层之上形成一绝缘层；以及在该绝缘层之上形成一多晶硅层。其中，所述的形成该电荷储存层包含由硅丰氮化物、硅丰氮氧化硅、硅丰氧化硅、锗丰氮化锗、锗丰氧化锗及锗丰氮氧化锗之一所形成。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制造记忆体的方法，其中所述的电荷储存层储存n个位元，而n是一整数，该电荷储存层藉由施加一电压来设定或重置该记忆体的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。
前述的制造记忆体的方法，其中所述多晶硅层是做为一控制栅极之用。
前述的制造记忆体的方法，其中所述的绝缘层是做为防止电荷由该电荷储存层流失之用。
前述的制造记忆体的方法，其中所述的形成该绝缘层是包含由二氧化硅、氮化硅、氧化铝及氧化铪之一层所形成。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种记忆装置，其包含：一电荷储存层，形成于一导电性材料的基板之上，并与导电性材料直接接触；一绝缘层，形成于该电荷储存层之上；以及一多晶硅层，形成于该绝缘层之上。其中，所述的电荷储存层包含硅丰氮化物、硅丰氮氧化硅、硅丰氧化硅、锗丰氮化锗、锗丰氧化锗及锗丰氮氧化锗之一。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆装置，其中所述的电荷储存层储存n个位元，而n是一个整数，该电荷储存层藉由施加一电压来设定或重置该记忆装置的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。
前述的记忆装置，其中所述的多晶硅层是做为一控制栅极之用。
前述的记忆装置，其中所述的绝缘层是做为防止电荷由该电荷储存层流失之用。
前述的记忆装置，其中所述的绝缘层包含二氧化硅、氮化硅、氧化铝及氧化铪之一。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种操作存取记忆装置的方法，该记忆装置包含一基板；一电荷储存层，形成于该基板之上与该基板直接接触；一绝缘层，形成于该电荷储存层之上；以及一多晶硅层，形成于该绝缘层之上；该电荷储存层中储存n个位元，而n是一整数，该电荷储存层藉由施加一第一电压至该控制栅极来设定或重置该记忆单元的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子，而该记忆单元被一多晶硅控制栅极所控制，其中，该操作存取记忆装置的方法包括以下步骤：藉由施加该第一电压至该控制栅极，电子由该漏极区域被注射至该电荷储存层以被捕捉，以此来写入该记忆单元至代表复数位元之一的第一电平，该第一电平为2n复数个电平之一；以及经过一段时间后更新该记忆单元，来重新写入该记忆单元至该第一电平。以及经过一段时间后更新该记忆单元，来重新写入该记忆单元至该第一电平。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的操作存取记忆装置的方法，其更包含：藉由施加一第二电压至该控制栅极，空穴由该漏极区域被注射至该电荷储存层以被捕捉，以此来擦除该记忆单元至代表该记忆单元的一擦除状态的一第二电平，该第二电平为2n复数个电平之一。
前述的操作存取记忆装置的方法，其中所述的擦除该记忆单元发生于重新写入该记忆单元之前。
前述的操作存取记忆装置的方法，其中所述的擦除该记忆单元发生于重新写入该记忆单元之后以储存新的n个位元。
前述的操作存取记忆装置的方法，其更包含：藉由施加一第三电压至该控制栅极，电子由该漏极区域被注射至该电荷储存层以被捕捉，以此来写入该记忆单元至代表n个位元的一第三电平，该第三电平为2n复数个电平之一。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
本发明提供了一种包含至少一多阶记忆单元的一捕捉动态存取记忆装置。每一多阶记忆单元被组态来储存n个位元(而n是一整数)，其中该复数位元是藉由在一电荷储存层捕捉电荷载子被储存，而该电荷载子是藉由施加一电压来设定或重置该记忆单元的临界电压Vt至2n个电平之一。
本发明另揭露了一种包含复数个多阶记忆单元的一捕捉动态存取记忆装置。每一多阶记忆单元具有一控制栅极及一电荷储存层还储存n个位元(而n是一整数)，而该电荷储存层藉由施加一电压来设定或重置该记忆单元的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。该记忆装置更包含复数个耦合于该记忆单元的该控制栅极和该电荷储存层的字元线及位元线。
本发明再提供了一种制造一多阶记忆单元捕捉动态存取记忆装置。其在一基板上形成源极与漏极区域。一电荷储存层形成于该基板之上。一绝缘层形成于该电荷储存层之上。一多晶硅层形成于该绝缘层之上。
本发明还提供了一种写入、擦除、及重新写入一捕捉动态随机储存记忆装置，而其具有一多阶记忆单元被组态来储存n个位元(而n是一整数)，而该电荷储存层藉由施加一电压来设定或重置该记忆单元的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子，而该记忆单元被一多晶硅控制栅极所控制。藉由施加一第一电压至该控制栅极，来写入该记忆单元至代表n个位元的一第一2n复数个电平。经过一段时间后更新该记忆单元，来重新写入该记忆单元至该第一2n复数个电平。藉由施加一第二电压至该控制栅极，来擦除该写入的记忆单元至代表该记忆单元的一擦除状态的一第二电平，该第二电平为2n复数个电平之一。而为了储存n个位元，擦除该记忆单元可发生在重新写入该记忆单元之前，或可发生在重新写入该记忆单元之后。
借由上述技术方案，本发明制造记忆体的方法、记忆装置及操作存取记忆装置的方法至少具有下列优点及有益效果：
1、本发明的新的制造记忆体的方法，尤其可以用来制造挥发性记忆体。
2、本发明的一种新的记忆装置，尤其可以利用于挥发性记忆体。
3、本发明的操作存取记忆装置的方法，可以用来操作以上所述的新的记忆装置，能够达成在记忆单元中储存多位元的方法。
综上所述，本发明是有关于一种制造记忆体的方法、记忆装置及操作存取记忆装置的方法，是揭露一种具有至少一多阶记忆单元的记忆装置，以及每一多阶记忆单元被组态来储存n个位元(而n是一整数)，其中该复数位元是储存至一电荷储存层，而藉由施加一电压来设定或重置该记忆单元的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。每一记忆单元可以写入至一复数个2n个电平之一，其中每一个电平代表n个位元。本发明具有上述诸多优点及实用价值，其不论在方法、产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，从而更加适于实用，诚为一新颖、进步、实用的新设计。
前述的发明内容与接下来的具体实施方式，应当参照附加的相关例示性图式时会有更佳的理解。然而，可以理解的是，本发明并不局限于图式中所呈现的布置排列与构造。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是绘示一现有传统的平面电容动态随机存取记忆体的结构示意图。
图2是绘示一现有传统的绝缘层上覆硅(SOI)捕捉动态随机存取记忆体的结构示意图。
图3是绘示一快闪记忆装置的结构示意图。
图4是绘示一多阶记忆单元(MLC)捕捉动态随机存取记忆体(TDRAM)的一实施例的示意图。
图5A至图5B是绘示写入与擦除一单阶记忆单元捕捉动态随机存取记忆体的记忆装置实施例的示意图。
图6A至图6D是绘示写入与擦除一多阶记忆单元捕捉动态随机存取记忆体的记忆装置实施例的示意图。
图7是绘示在一多阶记忆单元捕捉动态随机存取记忆体中，写入、更新与擦除资料的方法的一流程图。
图8是绘示在一多阶记忆单元捕捉动态随机存取记忆体中，写入、更新与擦除资料的方法的一流程图。
100：电容动态随机存取记忆体 101：MOS电晶体
103：电容 104：通道氧化物层
105、205：n+杂质扩散区域 105a、205a、303a：源极
105b、205b、303b：漏极 106：多晶硅层
106a：多晶硅层的第一部位 106b：多晶硅层的第二部位
200：无电容绝缘层上覆硅捕捉动态随机存取记忆体
202、302、402：p-型基板 204、208、406：氧化物层
206：硅层 210：栅极氧化物层
300：金属-氧化物-氮化物-氮化物-硅记忆结构
303、403：n+杂质扩散区域 304：第一氮化物层
306：第二氮化物层 308：金属层
400：多阶记忆单元捕捉动态随机存取记忆体
403a、503a、603a：源极 403b、503b、603b：漏极
404、504、604：氮化物层 408：多晶栅极层
502、602：基板
具体实施方式
为了更进一步阐述本发明为达成预定发明目的所采取的技术手段及其功效，以下结合附图及较佳实施例，对依据本发明提出的制造记忆体的方法、记忆装置及操作存取记忆装置的方法其具体实施方式、方法步骤、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
本发明的例示性实施例可参照所揭露实施例的相关图式做为参考。若可能，各图式间若为相同元件则使用相同的元件标号。以下实施例是藉由使用一多阶记忆单元结构、一简单的制程、以及在写入与擦除操作上更快的反应时间，而提供一可储存高密度位元的更密集记忆单元结构，来克服在先前现有技术中记忆装置的缺点。
请参阅图4所示，是绘示一多阶记忆单元(MLC)捕捉动态随机存取记忆体(TDRAM)的一实施例的示意图。该记忆结构400，包含具有n+杂质扩散区域403的一p-型基板402，而该n+杂质扩散区域403是做为一源极403a与一漏极403b之用。一电荷储存层，在此所示是为氮化物层404(例如氮化硅)形成在该p-型基板402之上。举例来说，该电荷储存层可以包含硅丰氮化物、硅丰氮化硅、硅丰氮氧化硅、硅丰氧化硅、锗丰氮化锗、锗丰氧化锗、及锗丰氮氧化锗的一层。一绝缘层，在此所示为氧化物层406，形成在该氮化物层404之上。该氧化物层406可包含例如：二氧化硅、氮化硅、氧化铝、氧化铪或其他高介电常数的阻障材料。一多晶栅极层408形成在该氧化物层406之上，其是做为一控制栅极之用。在操作上，该氮化物层404做为电荷捕捉和储存层之用。
接下来，将描述具有一多阶记忆单元捕捉动态随机存取记忆体的记忆装置的各种操作。请参阅图5A至图5B所示，是绘示写入及擦除一单阶记忆单元捕捉动态随机存取记忆体的记忆装置实施例的示意图。在此等实施例中，一记忆装置中每一记忆单元储存1位元，而对应至两种不同的状态：0和1。在图5A中，藉由施加一控制栅极电压(Vg＝18V)配合着一源极503a电压(Vs＝0V)、一漏极503b电压(Vd＝0V)和一基板502电压(Vsub＝0V)，来进行写入将一资料位元储存在该记忆单元中(例如，将该记忆单元写入至0状态)。如此，电子将由该漏极503b区域被注射至该电荷储存层(在此所示为氮化物层504)以及被捕捉。该氧化物层506做为一绝缘层之用。电子注射至该氮化物层504提高该记忆单元的临界电压Vt并写入该记忆单元。
在图5B中，藉由施加一控制栅极电压(Vg＝-18V)配合着一源极503a电压(Vs＝0V)、一漏极503b电压(Vd＝0V)和一基板502电压(Vsub＝0V)，而擦除该资料位元(例如，将该记忆单元擦除至1状态)。如此，空穴(本文中的空穴，即为电洞，以下均称为空穴)将由该漏极503b区域被注射至该氮化物层504(例如：移除电子)。如此降低该记忆单元的临界电压并擦除该记忆单元。
请参阅图6A至图6D所示，是绘示写入及擦除一多阶记忆单元捕捉动态随机存取记忆体的记忆装置实施例的示意图。在此等实施例中，一记忆装置中每一记忆单元储存2位元，而对应至四种不同状态：00、01、10和11。在图6A中，藉由施加一控制栅极电压(Vg＝20V)配合着一源极603a电压(Vs＝0V)、一漏极603b电压(Vd＝0V)和一基板602电压(Vsub＝0V)，来写入该记忆单元至该00状态。如此，电子将由该漏极603b区域被注射至该电荷储存层(在此所示为氮化物层604)以及被捕捉。该氧化物层606做为一绝缘物之用。电子注射至该氮化物层604提高该记忆单元的临界电压Vt至一第一电平Vt1，并写入该记忆单元至该00状态。
在图6B中，藉由施加一控制栅极电压(Vg＝18V)配合着一源极603a电压(Vs＝0V)、一漏极603b电压(Vd＝0V)和一基板602电压(Vsub＝0V)，来写入该记忆单元至该01状态。如此，电子将由该漏极603b区域被注射至该氮化物层604以及被捕捉。该氧化物层606做为一绝缘层之用。电子注射至该氮化物层604提高该记忆单元的临界电压Vt至一第二电平Vt2(较低于Vt1)，并写入该记忆单元至该01状态。
在图6C中，藉由施加一控制栅极电压(Vg＝16V)配合着一源极603a电压(Vs＝0V)、一漏极603b电压(Vd＝0V)和一基板602电压(Vsub＝0V)，来写入该记忆单元至该10状态。如此，电子将由该漏极603b区域被注射至该氮化物层604以及被捕捉。该氧化物层606做为一绝缘层之用。电子注射至该氮化物层604提高该记忆单元的临界电压Vt至一第三电平Vt3(较低于Vt1与Vt2)，并写入该记忆单元至该10状态。
在图6D中，藉由施加一控制栅极电压(Vg＝-18V)配合着一源极603a电压(Vs＝0V)、一漏极603b电压(Vd＝0V)和一基板602电压(Vsub＝0V)，来擦除该记忆单元至该11状态。如此，空穴将由该漏极603b区域被注射至该氮化物层604(例如：移除电子)。空穴注射至该氮化物层604降低该记忆单元的临界电压Vt至一第四电平Vt4(较低于Vt1、Vt2与Vt3)，并擦除该记忆单元至该11状态。
对于上述的图5A至图5B以及图6A至图6D的实施例，在写入、擦除、读取操作过程中，一动态随机存取记忆体可包含数以百万甚至是数十亿的记忆单元被安置于阵列及巨集方块中，并搭配着字元线来存取记忆单元之列，以及位元线来存取该电荷储存层和控制栅极。此外，其他电路及逻辑(图中未示)包含感测放大器可被运用在上述记忆结构中，来执行此等操作。同样地，相同的记忆结构也可以用在一非挥发静态随机存取记忆装置(SRAM)。
请参阅图7所示，是绘示对于一多阶记忆单元捕捉动态随机存取记忆体写入、更新、及擦除资料的一方法实施例的流程图。该方法700由一写入起始(步骤702)。写入该记忆单元至00、01及10电平，如图6A至图6C所示(步骤704)。当所有记忆单元被写入后，则完成写入(步骤706)。执行一确认步骤来决定是否新资料被输入(步骤708)。若是，擦除该记忆单元至该11电平，如图6D所示(步骤709)，以及该方法回复到步骤702。若否，则经过一段时间后，有一电荷流失(步骤710)。然后，此等记忆单元必须重新写入至00、01及10电平(步骤712)。然后该方法进行到步骤709并等待新资料。
请参阅图8所示，是绘示对于一多阶记忆单元捕捉动态随机存取记忆体写入、更新、及擦除资料的另一方法实施例的流程图。该方法800由一写入起始(步骤802)。写入该记忆单元至00、01及10电平，如图6A至图6C所示(步骤804)。当所有记忆单元被写入后，则完成写入(步骤806)。执行一确认步骤来决定是否新资料被输入(步骤808)。若是，擦除该记忆单元至该11电平，如图6D所示(步骤809)，以及该方法回复到步骤802。若否，则经过一段时间后，有一电荷流失(步骤810)。擦除该记忆单元至11电平(步骤811)。然后，此等记忆单元必须重新写入至00、01及10电平(步骤812)。然后该方法进行到步骤809并等待新资料。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (15)
1.一种制造记忆体的方法，其特征在于其包括以下步骤：
提供一基板；
在该基板之上形成一电荷储存层，该电荷储存层与该基板直接接触；
在该电荷储存层之上形成一绝缘层；以及
在该绝缘层之上形成一多晶硅层，
其中，所述的形成该电荷储存层包含由硅丰氮化物、硅丰氮氧化硅、硅丰氧化硅、锗丰氮化锗、锗丰氧化锗及锗丰氮氧化锗之一所形成。
2.根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的电荷储存层储存n个位元，而n是一整数，该电荷储存层藉由施加一电压来设定或重置该记忆体的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。
3.根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的多晶硅层是做为一控制栅极之用。
4.根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的绝缘层是做为防止电荷由该电荷储存层流失之用。
5.根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的形成该绝缘层包含由二氧化硅、氮化硅、氧化铝及氧化铪之一层所形成。
6.一种记忆装置，其特征在于其包含：
一电荷储存层，形成于一导电性材料的基板之上，并与导电性材料直接接触；
一绝缘层，形成于该电荷储存层之上；以及
一多晶硅层，形成于该绝缘层之上，
其中，所述的电荷储存层包含硅丰氮化物、硅丰氮氧化硅、硅丰氧化硅、锗丰氮化锗、锗丰氧化锗及锗丰氮氧化锗之一。
7.根据权利要求6所述的记忆装置，其特征在于其中所述的电荷储存层储存n个位元，而n是一整数，该电荷储存层藉由施加一电压来设定或重置该记忆装置的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子。
8.根据权利要求6所述的记忆装置，其特征在于其中所述的多晶硅层是做为一控制栅极之用。
9.根据权利要求6所述的记忆装置，其特征在于其中所述的绝缘层是做为防止电荷由该电荷储存层流失之用。
10.根据权利要求6所述的记忆装置，其特征在于其中所述的绝缘层包含二氧化硅、氮化硅、氧化铝及氧化铪之一。
11.一种操作存取记忆装置的方法，该记忆装置包含一基板；一电荷储存层，形成于该基板之上与该基板直接接触；一绝缘层，形成于该电荷储存层之上；以及一多晶硅层，形成于该绝缘层之上；该电荷储存层中储存n个位元，而n是一整数，该电荷储存层藉由施加一第一电压至该控制栅极来设定或重置该记忆装置的临界电压Vt至2n个电平之一，来捕捉注射出的电荷载子，而该记忆单元被一多晶硅控制栅极所控制，其特征在于该操作存取记忆装置的方法包括以下步骤：
藉由施加该第一电压至该控制栅极，电子由该漏极区域被注射至该电荷储存层以被捕捉，以此来写入该记忆单元至代表复数位元之一的第一电平，该第一电平为2n复数个电平之一；以及
经过一段时间后更新该记忆单元，来重新写入该记忆单元至该第一电平。
12.根据权利要求11所述的操作存取记忆装置的方法，其特征在于其更包含：藉由施加一第二电压至该控制栅极，空穴由该漏极区域被注射至该电荷储存层以被捕捉，以此来擦除该记忆单元至代表该记忆单元的一擦除状态的一第二电平，该第二电平为2n复数个电平之一。
13.根据权利要求12所述的操作存取记忆装置的方法，其特征在于其中所述的擦除该记忆单元发生于重新写入该记忆单元之前。
14.根据权利要求12所述的操作存取记忆装置的方法，其特征在于其中所述的擦除该记忆单元发生于重新写入该记忆单元之后以储存新的n个位元。
15.根据权利要求14所述的操作存取记忆装置的方法，其特征在于其更包含：藉由施加一第三电压至该控制栅极，电子由该漏极区域被注射至该电荷储存层以被捕捉，以此来写入该记忆单元至代表n个位元的一第三电平，该第三电平为2n复数个电平之一。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/761,344 | 2007-06-11 | ||
| US11/761,344 US8329535B2 (en) | 2007-06-11 | 2007-06-11 | Multi-level-cell trapping DRAM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101355030A CN101355030A (zh) | 2009-01-28 |
| CN101355030B true CN101355030B (zh) | 2010-07-21 |
Family
ID=40095743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101004362A Active CN101355030B (zh) | 2007-06-11 | 2008-06-11 | 制造记忆体的方法、记忆装置及操作存取记忆装置的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8329535B2 (zh) |
| CN (1) | CN101355030B (zh) |
| TW (1) | TWI415224B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2968132B1 (fr) | 2010-11-26 | 2012-12-28 | Commissariat Energie Atomique | Dispositif mémoire multi-niveaux |
| KR20160074826A (ko) | 2014-12-18 | 2016-06-29 | 삼성전자주식회사 | 반도체 장치 |
| CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
| CN111933795A (zh) * | 2020-08-19 | 2020-11-13 | 惠科股份有限公司 | 记忆体单元及其制造方法、记忆体阵列 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0655788B1 (en) * | 1993-11-29 | 1998-01-21 | STMicroelectronics S.A. | A volatile memory cell |
| US6754104B2 (en) * | 2000-06-22 | 2004-06-22 | Progressant Technologies, Inc. | Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET |
| US6980467B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| US7209390B2 (en) * | 2004-04-26 | 2007-04-24 | Macronix International Co., Ltd. | Operation scheme for spectrum shift in charge trapping non-volatile memory |
| KR100604871B1 (ko) * | 2004-06-17 | 2006-07-31 | 삼성전자주식회사 | 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치 |
| US7139200B2 (en) * | 2004-06-23 | 2006-11-21 | Macronix International Co., Ltd. | Method of identifying logical information in a programming and erasing cell by on-side reading scheme |
| US7209386B2 (en) * | 2004-07-06 | 2007-04-24 | Macronix International Co., Ltd. | Charge trapping non-volatile memory and method for gate-by-gate erase for same |
| EP1732081B1 (en) * | 2005-06-03 | 2010-03-10 | Imec | Method for operating a non-volatile charge-trapping memory device and method for determining programming/erase parameters |
| KR100672829B1 (ko) * | 2005-08-31 | 2007-01-22 | 삼성전자주식회사 | 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법 |
| CN101283448B (zh) * | 2005-10-03 | 2011-08-31 | 恩益禧电子股份有限公司 | 半导体存储装置及其制造方法 |
| JP4160605B2 (ja) * | 2006-05-09 | 2008-10-01 | 株式会社東芝 | 乱数発生装置 |
-
2007
- 2007-06-11 US US11/761,344 patent/US8329535B2/en active Active
-
2008
- 2008-04-02 TW TW097112051A patent/TWI415224B/zh active
- 2008-06-11 CN CN2008101004362A patent/CN101355030B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8329535B2 (en) | 2012-12-11 |
| CN101355030A (zh) | 2009-01-28 |
| TWI415224B (zh) | 2013-11-11 |
| US20080304318A1 (en) | 2008-12-11 |
| TW200849491A (en) | 2008-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108140415B (zh) | 布置在具有垂直控制栅极的堆叠的水平有源带中的多栅极nor闪存薄膜晶体管串 | |
| CN101356627B (zh) | 具有共振隧道势垒的增强的多位非易失性存储器装置 | |
| US7365388B2 (en) | Embedded trap direct tunnel non-volatile memory | |
| KR102015762B1 (ko) | 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법 | |
| CN101414479B (zh) | 在绝缘体随机存取存储器上的单一晶体管存储单元 | |
| US6370056B1 (en) | Ferroelectric memory and method of operating same | |
| US7486550B2 (en) | Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell | |
| CN101290800B (zh) | 非易失性半导体存储器件 | |
| US20220238543A1 (en) | Memory having a continuous channel | |
| CN100433333C (zh) | 鳍式场效应晶体管存储单元及其配置及其制造方法 | |
| CN1726562A (zh) | Cmis型半导体非易失存储电路 | |
| JP2002298591A (ja) | 半導体記憶装置 | |
| CN204966056U (zh) | 非易失性存储器以及在半导体芯片上的集成电路 | |
| US20140029340A1 (en) | Structures and operational methods of non-volatile dynamic random access memory devices | |
| US20210272983A1 (en) | Three-dimensional ferroelectric memory | |
| CN103000218A (zh) | 存储器电路 | |
| CN101355030B (zh) | 制造记忆体的方法、记忆装置及操作存取记忆装置的方法 | |
| CN101124672B (zh) | 非易失性半导体存储装置 | |
| CN101777572A (zh) | 一种半导体存储器结构及其控制方法 | |
| CN101777570A (zh) | 一种采用自对准工艺的半导体存储器结构及其制造方法 | |
| CN114171080A (zh) | 嵌入式半导体随机存取存储器结构及其控制方法 | |
| CN109473434B (zh) | 半导体存储装置及其驱动方法 | |
| CN102610617A (zh) | 一种多比特sonos闪存单元、阵列及操作方法 | |
| CN101800236B (zh) | 一种半导体存储器结构及其制造方法 | |
| US9362293B2 (en) | CT-NOR differential bitline sensing architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |